CN115995487A - 异质接面双载子晶体管 - Google Patents

异质接面双载子晶体管 Download PDF

Info

Publication number
CN115995487A
CN115995487A CN202111216921.8A CN202111216921A CN115995487A CN 115995487 A CN115995487 A CN 115995487A CN 202111216921 A CN202111216921 A CN 202111216921A CN 115995487 A CN115995487 A CN 115995487A
Authority
CN
China
Prior art keywords
layer
collector
emitter
thickness
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111216921.8A
Other languages
English (en)
Inventor
吴华特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202111216921.8A priority Critical patent/CN115995487A/zh
Publication of CN115995487A publication Critical patent/CN115995487A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开一种异质接面双载子晶体管,包含:一基板,其具备一第一表面及相反侧的第二表面;一子射极层,位于基板的第一表面上;一复合射极层,位于子射极层上,使子射极层及复合射极层形成一射极层;一基极层,位于复合射极层上;一集极突出边缘层,位于基极层上;一集极层,位于集极突出边缘层上;一横向氧化区,设在复合射极层的第一区域形成一电流阻挡区,且复合射极层的第一区域包围复合射极层的第二区域,使复合射极层的第二区域形成一电流孔径。

Description

异质接面双载子晶体管
技术领域
本发明有关一种异质接面双载子晶体管,尤指一种集极位于上方与射极位于底部的异质接面双载子晶体管。
背景技术
异质接面双载子晶体管(Heterojunction Bipolar Transistor,HBT)具有射极、基极及集极,通常射极位于上方,经由施加Vce电压及Vbe电压,电子先从射极注入至集极之前,传输通过基极层,且电子注入从基极进入集极,而电子从射极流向集电极期间会产生热量。增益、最大振荡频率及带宽,亦高度依赖基极-集极电容(Base-Collectorcapacitance),如何减少基极-集极电容,亦为本发明所欲解决的课题。
发明内容
因此,本发明的主要目的,在于提供一种异质接面双载子晶体管,其通过集极-基极电容(collector-base capacitance)减少,而改善大信号射频(RF)性能,亦为了射频晶体管与功率放大器有更好增益、最大振荡频率(fmax)及带宽。
本发明的又一目的,在于提供一种异质接面双载子晶体管,其改善热性能,亦由于热能减少有更好可靠性与大信号射频效能。
本发明的另一目的,在于提供一种异质接面双载子晶体管,其功率放大器尺寸减少,减少分立式射频设备和集成电路制造成本。
为达上述目的,本发明采用的技术手段包含:一基板,其具备一第一表面及相反侧的第二表面;一子射极层,位于该基板的第一表面上;一复合射极层,位于该子射极层上,使该子射极层及该复合射极层形成一射极层;一基极层,位于该复合射极层上;一集极突出边缘层,位于该基极层上;一集极层,位于该集极突出边缘层上;以及一横向氧化区,设在该复合射极层的一部分形成一电流阻挡区,且该复合射极层的第一区域包围该复合射极层的第二区域,使该复合射极层的第二区域形成一电流孔径。
依据前揭特征,该复合射极层由一第一射极层与一第二射极层所组成,且该第二射极层位于该第一射极层上。
依据前揭特征,该第一射极层包括一第一过渡层、一中间层及一第二过渡层,而该第一过渡层的材料为N-GaAs、该第二过渡层的材料为N-GaAs及该中间层的材料为高含量铝包括AlxGa1-xAs(0.80≤x≤0.98),且该横向氧化区设在该中间层及该横向氧化区为N-AlxGa1-xAs。
依据前揭特征,该第一过渡层与该中间层之间设有一第一选择层、该中间层与该第二过渡层之间设有一第二选择层,而该第一选择层的材料为N-AlGaAs、该第二选择层的材料为N-AlGaAs。
依据前揭特征,该第一过渡层的厚度为20~100nm、掺杂物种为Si及该Si掺杂浓度从4e18降至3e17cm-3;该横向氧化区的厚度为0.4~2.5nm、掺杂物种为Si及该Si掺杂浓度为0~6e18cm-3;该第二过渡层的厚度为20~100nm、掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3
依据前揭特征,该集极突出边缘层的N-InGaP材料为有序化且带隙大约在18.5eV。
依据前揭特征,该第一过渡层的厚度为50nm、掺杂物种为Si及该Si掺杂浓度从4e18降至3e17cm-3;该横向氧化区的厚度为1nm、掺杂物种为Si及该Si掺杂浓度为4e18cm-3;该第二过渡层的厚度为50nm、掺杂物种为Si及该Si掺杂浓度为3e17cm-3
依据前揭特征,还包括一基极金属,该基极金属位于该集极突出边缘层上,且该基极金属向下扩散于该集极突出边缘层进入该基极层。
依据前揭特征,还包括一基极金属,该基极金属蚀刻穿越该集极突出边缘层至该基极层,且该基极金属沉淀进入蚀刻区并连接该基极层。
依据前揭特征,该基极层的材料为P+GaAs、P+InGaAs或其组合。
依据前揭特征,还包括一集极盖层,该集极盖层,位于该集极层上。
依据前揭特征,该基板的材料为半绝缘GaAs;该子射极层的材料为N+GaAs;该第二射极层的材料为N-InGaP;该基极层的材料为P+GaAs;该集极突出边缘层的材料为N-InGaP;该集极层的材料为N-GaAs;该集极盖层的材料为N+GaAs或N+InGaAs。
依据前揭特征,该子射极层的厚度为500~1000nm,掺杂物种为Si及该Si掺杂浓度为1e18~2e19cm-3;该第二射极层的厚度为30~60nm,掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3;该基极层的厚度为40~120nm,掺杂物种为C及该C掺杂浓度为1e19~1e20cm-3;该集极突出边缘层的厚度为0.4~100nm,掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3;该集极层由一第一集极层与一第二集极层所组成,该第一集极层的厚度为300~1200nm,掺杂物种为Si及该Si掺杂浓度为1e17~2e14cm-3,该第二集极层的厚度为0~800nm,掺杂物种为Si及该Si掺杂浓度为1e16~1e17cm-3;一集极过渡层,该集极过渡层延伸至该第二集极层,该集极过渡层的厚度为20~100nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3,该集极盖层延伸至该集极过渡层,该集极盖层的厚度为20~100nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3
依据前揭特征,该子射极层的厚度为800nm,掺杂物种为Si及该Si掺杂浓度为4e18cm-3;该第二射极层的厚度为50nm,掺杂物种为Si及该Si掺杂浓度为3e17cm-3;该基极层的厚度为80nm,掺杂物种为C及该C掺杂浓度为3e19cm-3;该集极突出边缘层的厚度为5nm,掺杂物种为Si及该Si掺杂浓度为3e17cm-3;该集极层由一第一集极层与一第二集极层所组成,该第一集极层的厚度为900nm,掺杂物种为Si及该Si掺杂浓度为2e15cm-3,该第二集极层的厚度为300nm,掺杂物种为Si及该Si掺杂浓度为5e16cm-3;一集极过渡层,该集极过渡层延伸至该第二集极层,该集极过渡层的厚度为50nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3,该集极盖层延伸至该集极过渡层,该集极盖层的厚度为50nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3
依据前揭特征,在该基极层与该第二射极层的接合处,而该第二射极层的N-InGaP材料为无序化或有序化。
依据前揭特征,还包括一隔离植入区,设在该子射极层与该基板。
依据前揭特征,该隔离植入区的材料为硼、氩、氢、氦、铝或其组合。
依据前揭特征,该集极盖层及该集极层形成一第一高台,与该集极突出边缘层、该基极层及该复合射极层形成一第二高台,而该第一高台小于该第二高台;一射极金属,位于该子射极层上;一基极金属,位于该集极突出边缘层上,且该基极金属向下扩散于该集极突出边缘层进入该基极层;一集极金属,位于该集极盖层上;以此,电子流从该射极金属至该集极金属,而以该电流阻挡区阻挡电流,只允许电流通过该电流孔径。
依据前揭特征,还包括一背面金属,位于该基板的第二表面上,且在该基板与该子射极层设有一背面导通孔,使该背面金属通过该背面导通孔可电性连接至该射极金属。
依据前揭特征,还包括一选择/非必要的(optional)下凸块金属,其直接连接至该集极金属;以此,将从异质接面双载子晶体管发出的热流通过该下凸块金属传导至一凸块,该凸块可以是焊接凸块,覆晶凸块或其他凸块。
借助上揭技术手段,本发明改良现有技术的功效,如下所述:
一、具有GaAs垂直共振腔面射型激光(Vertical Cavity Surface EmittingLaser,VCSEL)技术能够精准控制该横向氧化区的距离(distance)、均匀性(uniformity)及重复性(repeatability),并在该高含量铝包括AlxGa1-xAs(0.80≤x≤0.98)的横向氧化区已经有极大改善。横向氧化技术能够精确该电流孔径控制,以防止电子被注入至该基极金属的区域外部的第一高台,避免电子被重组、困住、搜集至该基极金属而导致晶体管性能下降,并通过减少基极至集极的电容产生更好的增益、最大振荡频率、带宽、功率及效能。
二、制作该基极金属向下扩散,并通过该集极突出边缘层进入该基极层,形成良好的欧姆接触。该基极金属接触集极突出边缘层形成萧特基接触,以消耗该集极突出边缘层电量,且防止其表面电流以避免晶体管性能下降。
三、以该集极突出边缘层保护该基极层,防止电流孔径区域外的该基极层的P+GaAs材料裸露,避免电子在该基极层的表面重新组合,亦改善晶体管效能,又需要该集极突出边缘层的N-InGaP材料为有序化,以防止任何电子注入,而从该基极层进入该集极层被阻止,按顺序将InGaP与GaAs晶格匹配,或若使用该集极突出边缘层的N-InGaP材料为无序化,则传导带从该基极层的P+GaAs材料过渡至该集极突出边缘层的N-InGaP材料有一个突波(spike),亦可防止电子注入且以避免晶体管性能下降。被重组、困住、搜集在电流孔径外的电子被阻挡在突波和有序化的N-InGaP和P+GaAs之间,电子将不会被搜集至集极金属,因此,可防止晶体管性能下降。
四、该集极突出边缘层为一蚀刻停止层,所以该集极层与该集极盖层在该集极突出边缘层可被蚀刻,因此,该集极突出边缘层的N-InGaP材料相对于该集极层N-GaAs材料与该集极盖层的N+InGaAs材料的高蚀刻选择性。
附图说明
图1为本发明以第一SiN绝缘层保护半导体结构表面的示意图。
图2为本发明蚀刻第一高台的示意图。
图3为本发明蚀刻第二高台的示意图。
图4为本发明制作横向氧化区的示意图。
图5为本发明制作第二SiN绝缘层保护与蚀刻第一导通孔的示意图。
图6为本发明制作射极金属的示意图。
图7为本发明制作隔离植入区的示意图。
图8为本发明制作基极金属的示意图。
图9为本发明制作集极金属且完成异质接面双载子晶体管的示意图。
图10为本发明电子流从射极金属至集极金属的示意图。
图11A为本发明第一过渡层至第二过渡层的示意图。
图11B为本发明第一集极层至集极盖层的示意图。
图12为本发明背面金属与背面导通孔的示意图。
图13为本发明介电钝化层涂布于异质接面双载子晶体管上的示意图。
图14为本发明异质接面双载子晶体管发出的热流通过下凸块金属传导至凸块的示意图。
附图标记说明:10-异质接面双载子晶体管;101-射极金属;102-基极金属;103-集极金属;104-隔离植入区;11-基板;111-第一表面;112-第二表面;12-子射极层;13-第一射极层;131-第一过渡层;132-中间层;133-第二过渡层;134-第一选择层;135-第二选择层;14-第二射极层;15-基极层;16-集极突出边缘层;17-集极层;171-第一集极层;172-第二集极层;18-集极盖层;181-集极过渡层;19-横向氧化区;20-背面金属;21背面导通孔;30-下凸块金属;40-凸块;D1-第一绝缘层;D2-第二绝缘层;P-介电钝化层;R1-第一区域;R2-第二区域;B-电流阻挡区;E-射极层;F-复合射极层;M1-第一高台;M2-第二高台;L-电流孔径;T-导通孔;T1-第一导通孔;T2-第二导通孔;T3-第三导通孔;e-电子流。
具体实施方式
首先,请参阅图1~图14所示,本发明一种异质接面双载子晶体管10,包含:一基板11,其具备一第一表面111及相反侧的第二表面112,在本实施例中,该基板11的材料为半绝缘GaAs,且该基板11的厚度参阅国际半导体设备与材料产业协会(SemiconductorEquipment and Materials International,SEMI)标准,而单位为nm。
一子射极层12,位于该基板11的第一表面111上,在本实施例中,该子射极层12的材料为N+GaAs,且该子射极层12的厚度为500~1000nm,掺杂物种(Doping Concentration)为Si及该Si掺杂浓度为1e18~2e19cm-3,或该子射极层12的厚度为800nm,掺杂物种为Si及该Si掺杂浓度为4e18cm-3,但不限定于此。
一复合射极层F,位于该子射极层12上,使该子射极层12及该复合射极层F形成一射极层E,在本实施例中,该复合射极层F由一第一射极层13与一第二射极层14所组成,且该第二射极层14位于该第一射极层13上,该第二射极层14的材料为无序化N-InGaP,该In组成为49%,且该第二射极层14的厚度为30~60nm,掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3或该第二射极层14的厚度为50nm,掺杂物种为Si及该Si掺杂浓度为3e17cm-3,但不限定于此。
一基极层15,位于该复合射极层F上,在本实施例中,该基极层15的材料为P+GaAs、P+InGaAs或其组合,且该基极层15的厚度为40~120nm,掺杂物种为C及该C掺杂浓度为1e19~1e20cm-3,或该基极层15的厚度为80nm,掺杂物种为C及该C掺杂浓度为3e19cm-3,但不限定于此。
一集极突出边缘(collector ledge)层16,位于该基极层15上,在本实施例中,该集极突出边缘层16的材料为N-InGaP,该N-InGaP材料为有序化与该In组成为49%,且该集极突出边缘层16的厚度为0.4~100nm,掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3,或该集极突出边缘层16的厚度为5nm,掺杂物种为Si及该Si掺杂浓度为3e17cm-3,但不限定于此。
一集极层17,位于该集极突出边缘层16上,在本实施例中,该集极层17的材料为N-GaAs,且该集极层17具有优化基极-集电极电容,基极-集电极崩溃电压,柯克效应和晶体管的坚固性的功用,但不限定于此。
一集极盖层18,位于该集极层17上,在本实施例中,该集极盖层18的材料为N+GaAs或N+InGaAs,该In组成大于或等于50%,且该集极盖层18对集极金属具有形成低电阻接触的功用,但不限定于此。
如图1所示,其该基板11、该子射极层12、该复合射极层F、该基极层15、该集极突出边缘层16、该集极层17及该集极盖层18形成一半导体结构S,该半导体结构S表面涂布一第一SiN绝缘层D1
如图2所示,其蚀刻该集极盖层18及该集极层17进入该第一SiN绝缘层D1,并停止于该集极突出边缘层16,使该集极盖层18及该集极层17形成一第一高台M1
如图3所示,其蚀刻该集极突出边缘层16、该基极层15向下至该复合射极层F,使该集极突出边缘层16、该基极层15及该复合射极层F形成一第二高台M2,而该第一高台M1小于该第二高台M2
如图4所示,一横向氧化(Lateral Oxidation)区19,设在该复合射极层F的第一区域R1形成一电流阻挡区B,且该复合射极层F的第一区域R1包围该复合射极层F的第二区域R2,使该复合射极层F的第二区域R2形成一电流孔径L,因此,通过高含量铝包括AlxGa1-xAs(0.80≤x≤0.98)的横向氧化(Lateral Oxidation)形成该电流孔径L。
如图5所示,其沉积一第二SiN绝缘层D2保护该半导体结构S与该横向氧化区19,并在该第二SiN绝缘层D2蚀刻一第一导通孔T1。
如图6所示,其沉积一射极金属101于该第一导通孔T1内,使该射极金属101位于该子射极层12上,并制作该射极金属101为合金材料至该子射极层12为N+GaAs材料,形成良好的欧姆接触。
如图7所示,其一隔离植入区104注入离子进入该第二SiN绝缘层D2和该子射极层12。该隔离植入区104延伸进入该子射极层12至该基板11,该隔离植入(IsolationImplant)区104防止相邻装置之间的电流流动,在本实施例中,该隔离植入区104的材料为硼(Boron)、氩(Argon)、氢(Hydrogen)、氦(Helium)、铝(Aluminum)或其组合,但不限于此。
如图8所示,其在该第二SiN绝缘层D2蚀刻一第二导通孔T2,并沉积一基极金属102至该第二导通孔T2内,使该基极金属102位于该集极突出边缘层16上,并制作该基极金属102为合金材料向下扩散于该集极突出边缘层16为N-InGap材料进入该基极层15为P+GaAs材料,形成良好的欧姆接触,该基极金属102与该集极突出边缘层16将形成萧特基接触,或该基极金属102蚀刻穿越该集极突出边缘层16至该基极层15,且该基极金属102沉淀进入蚀刻区并连接该基极层15。
如图9所示,其在该第二SiN绝缘层D2蚀刻一第三导通孔T3,并沉积一集极金属103至该第三导通孔T3内,使该集极金属103位于该集极盖层18上,形成良好的欧姆接触,该集极盖层18的制作材料为N+InGaAs。此外,因该N+InGaAs材料为高度掺杂,也可为非合金接触,但不限于此。
如图9所示,经由图1~图9的步骤,亦完成一异质接面双载子晶体管10,又图10所示,其电子流e从该射极金属101至该集极金属103,而以该电流阻挡区B阻挡电流,只允许电流通过该电流孔径L,但其步骤不以此为限。
如图11A所示,该第一射极层13包括一第一过渡层131、一中间层132及一第二过渡层133,且该第二过渡层133具有镇流电阻的功用,以改善晶体管射频及热稳定度,而该第一过渡层131的材料为N-GaAs、该第二过渡层133的材料为N-GaAs及该中间层132的材料为高含量铝包括AlxGa1-xAs,且该横向氧化区19设在该中间层132及该横向氧化区19的材料为N-AlGaAs,该Al含量x在0.80~0.98,在本实施例中,该第一过渡层131的厚度为20~100nm、掺杂物种为Si及该Si掺杂浓度从4e18降至3e17cm-3;该横向氧化区19的厚度为0.4~2.5nm、掺杂物种为Si及该Si掺杂浓度为0~6e18cm-3;该第二过渡层133的厚度为20~100nm、掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3,或该第一过渡层131的厚度为50nm、掺杂物种为Si及该Si掺杂浓度从4e18降至3e17cm-3;该横向氧化区19的厚度为1nm、掺杂物种为Si及该Si掺杂浓度为4e18cm-3;该第二过渡层133的厚度为50nm、掺杂物种为Si及该Si掺杂浓度为3e17cm-3,但不限定于此。
承上,该第一过渡层131与该中间层132之间设有一第一选择层134、该中间层132与该第二过渡层133之间设有一第二选择层135。选择层提供了从N-GaAs过渡层到高铝含量中间层的更平顺地的传导带过度。而该第一选择层134的材料为N-AlGaAs、该第二选择层135的材料为N-AlGaAs,但不限定于此。
进一步说明,该中间层132的材料为高含量铝包括AlGaAs,亦为高度电阻,所以该中间层132需较薄而电子可隧穿。该第二射极层14被使用至注入电子进入该基极层15,并在该基极层15与该第二射极层14之间形成异质,但不限定于此。
如图11B所示,该集极层17由一第一集极层171与一第二集极层172所组成,该第一集极层171的厚度为300~1200nm,掺杂物种为Si及该Si掺杂浓度为1e17~2e14cm-3,该第二集极层172的厚度为0~800nm,掺杂物种为Si及该Si掺杂浓度为1e16~1e17cm-3;该集极盖层18厚度为20~100nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3;一集极过渡层181,该集极过渡层181延伸至该第二集极层172,该集极过渡层181的厚度为20~100nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3,或该集极层17由一第一集极层171与一第二集极层172所组成,该第一集极层171的厚度为900nm,掺杂物种为Si及该Si掺杂浓度为2e15cm-3,该第二集极层172的厚度为300nm,掺杂物种为Si及该Si掺杂浓度为5e16cm-3;该集极盖层18延伸一集极过渡层181,该集极过渡层181延伸至该第二集极层172,该集极过渡层181的厚度为50nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3,该集极过渡层181材料为N+InGaAs,该In组成为0.50,但不限定于此。该集极盖层18材料为N+InGaAs,该In组成为0.50~0.65,该集极盖层18的厚度为50nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3
如图12所示,又一实施例中,一背面金属(Back-side Metal)20,位于该基板11的第二表面112上,且在该基板11与该子射极层12设有一背面导通孔(Back-side Vias)21,使该背面金属20通过该背面导通孔21可电性连接至该射极金属101。如图13~图14所示,另一实施例中,其以一介电钝化层P涂布在该异质接面双载子晶体管10上,并在该介电钝化层P设有一导通孔T,并于该导通孔T沉积一下凸块金属(under bump metal)30,其直接连接至该集极金属103;以此,将从该异质接面双载子晶体管10发出的热流通过该下凸块金属30传导至一凸块40,在本实施例中,该凸块40沉积在该介电钝化层P与该下凸块金属30上,而该凸块40可当作热凸块,以将热能更有效拉出而改善性能与可靠性,或该凸块40可当作覆晶凸块,以组设在电路板上,或与其他模块共同组设在模块内的电路板上,或者堆叠在另一个裸晶的顶部。因此,额外该下凸块金属30可配合覆晶凸块、焊接凸块或热凸块,但不限定于此。
此外,在该基极层15与该第二射极层14的接合处,而该第二射极层14的N-InGaP材料为无序化或有序化且其带隙在1.85至1.90eV之间;在该基极层15与该集极突出边缘层16的接合处,而该集极突出边缘层16的N-InGaP材料为有序化且其带隙大约在1.85eV,但不限于此。
基于如此构成,集极位于上方的设计,而由于基极-集极区域较小,使基极-集极电容减少,且氧化射极减少电子注入电流孔径之外,而提高晶体管的性能,也减少基极-射极区域与基极-射极电容,而基极在该横向氧化区19也被保护。该集极突出边缘层16覆盖该基极层15,以保护裸露该基极层15,而避免从该基极层15的表面捕捉(trapping)与电子重组的问题,进而改善可靠性。该基极金属102向下扩散通过该集极突出边缘层16进入接触该基极层15,因此,该集极突出边缘层16可保护该基极层15。该集极突出边缘层16的N-InGaP材料需生长有序化,以便于没有传导带不连续性,亦可阻止电子从基极至集极。
上述所公开的图式、说明,仅为本发明的较佳实施例,大凡熟悉此项技艺人士,依本案精神范畴所作的修饰或等效变化,仍应包括在本申请的范围内。

Claims (20)

1.一种异质接面双载子晶体管,其特征在于,包含:
一基板,其具备一第一表面及相反侧的第二表面;
一子射极层,位于该基板的第一表面上;
一复合射极层,位于该子射极层上,使该子射极层及该复合射极层形成一射极层;
一基极层,位于该复合射极层上;
一集极突出边缘层,位于该基极层上;
一集极层,位于该集极突出边缘层上;以及
一横向氧化区,设在该复合射极层的一部分形成一电流阻挡区,且该复合射极层的第一区域包围该复合射极层的第二区域,使该复合射极层的第二区域形成一电流孔径。
2.如权利要求1所述的异质接面双载子晶体管,其特征在于,该复合射极层由一第一射极层与一第二射极层所组成,且该第二射极层位于该第一射极层上。
3.如权利要求2所述的异质接面双载子晶体管,其特征在于,该第一射极层包括一第一过渡层、一中间层及一第二过渡层,而该第一过渡层的材料为N-GaAs、该第二过渡层的材料为N-GaAs及该中间层的材料为高含量铝包括AlxGa1-xAs(0.80≤x≤0.98),且该横向氧化区设在该中间层及该横向氧化区为N-AlGaAs。
4.如权利要求3所述的异质接面双载子晶体管,其特征在于,该第一过渡层与该中间层之间设有一第一选择层、该中间层与该第二过渡层之间设有一第二选择层,而该第一选择层的材料为N-AlGaAs、该第二选择层的材料为N-AlGaAs。
5.如权利要求3所述的异质接面双载子晶体管,其特征在于,该第一过渡层的厚度为20~100nm、掺杂物种为Si及该Si掺杂浓度从4e18降至3e17cm-3;该横向氧化区的厚度为0.4~2.5nm、掺杂物种为Si及该Si掺杂浓度为0~6e18cm-3;该第二过渡层的厚度为20~100nm、掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3
6.如权利要求3所述的异质接面双载子晶体管,其特征在于,该第一过渡层的厚度为50nm、掺杂物种为Si及该Si掺杂浓度从4e18降至3e17cm-3;该横向氧化区的厚度为1nm、掺杂物种为Si及该Si掺杂浓度为4e18cm-3;该第二过渡层的厚度为50nm、掺杂物种为Si及该Si掺杂浓度为3e17cm-3
7.如权利要求1所述的异质接面双载子晶体管,其特征在于,该集极突出边缘层的N-InGaP材料为有序化且带隙大约在18.5eV。
8.如权利要求1所述的异质接面双载子晶体管,其特征在于,还包括一基极金属,该基极金属位于该集极突出边缘层上,且该基极金属向下扩散于该集极突出边缘层进入该基极层。
9.如权利要求1所述的异质接面双载子晶体管,其特征在于,还包括一基极金属,该基极金属蚀刻穿越该集极突出边缘层至该基极层,且该基极金属沉淀进入蚀刻区并连接该基极层。
10.如权利要求1所述的异质接面双载子晶体管,其特征在于,该基极层的材料为P+GaAs、P+InGaAs或P+GaAs与P+InGaAs的组合。
11.如权利要求2所述的异质接面双载子晶体管,其特征在于,还包括一集极盖层,该集极盖层,位于该集极层上。
12.如权利要求11所述的异质接面双载子晶体管,其特征在于,该基板的材料为半绝缘GaAs;该子射极层的材料为N+GaAs;该第二射极层的材料为N-InGaP;该基极层的材料为P+GaAs;该集极突出边缘层的材料为N-InGaP;该集极层的材料为N-GaAs;该集极盖层的材料为N+GaAs或N+InGaAs。
13.如权利要求12所述的异质接面双载子晶体管,其特征在于,该子射极层的厚度为500~1000nm,掺杂物种为Si及该Si掺杂浓度为1e18~2e19cm-3;该第二射极层的厚度为30~60nm,掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3;该基极层的厚度为40~120nm,掺杂物种为C及该C掺杂浓度为1e19~1e20cm-3;该集极突出边缘层的厚度为0.4~100nm,掺杂物种为Si及该Si掺杂浓度为5e16~5e17cm-3;该集极层由一第一集极层与一第二集极层所组成,该第一集极层的厚度为300~1200nm,掺杂物种为Si及该Si掺杂浓度为1e17~2e14cm-3,该第二集极层的厚度为0~800nm,掺杂物种为Si及该Si掺杂浓度为1e16~1e17cm-3;一集极过渡层,该集极过渡层延伸至该第二集极层,该集极过渡层的厚度为20~100nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3,该集极盖层延伸至该集极过渡层,该集极盖层的厚度为20~100nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3
14.如权利要求12所述的异质接面双载子晶体管,其特征在于,该子射极层的厚度为800nm,掺杂物种为Si及该Si掺杂浓度为4e18cm-3;该第二射极层的厚度为50nm,掺杂物种为Si及该Si掺杂浓度为3e17cm-3;该基极层的厚度为80nm,掺杂物种为C及该C掺杂浓度为3e19cm-3;该集极突出边缘层的厚度为5nm,掺杂物种为Si及该Si掺杂浓度为3e17cm-3;该集极层由一第一集极层与一第二集极层所组成,该第一集极层的厚度为900nm,掺杂物种为Si及该Si掺杂浓度为2e15cm-3,该第二集极层的厚度为300nm,掺杂物种为Si及该Si掺杂浓度为5e16cm-3;一集极过渡层,该集极过渡层延伸至该第二集极层,该集极过渡层的厚度为50nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3,该集极盖层延伸至该集极过渡层,该集极盖层的厚度为50nm,掺杂物种为Si及该Si掺杂浓度大于1e19cm-3
15.如权利要求12所述的异质接面双载子晶体管,其特征在于,在该基极层与该第二射极层的接合处,而该第二射极层的N-InGaP材料为无序化或有序化。
16.如权利要求1所述的异质接面双载子晶体管,其特征在于,还包括一隔离植入区,设在该子射极层与该基板。
17.如权利要求16所述的异质接面双载子晶体管,其特征在于,该隔离植入区的材料为硼、氩、氢、氦及铝或硼、氩、氢、氦及铝的组合。
18.如权利要求11所述的异质接面双载子晶体管,其特征在于,该集极盖层及该集极层形成一第一高台,与该集极突出边缘层、该基极层及该复合射极层形成一第二高台,而该第一高台小于该第二高台;一射极金属,位于该子射极层上;一基极金属,位于该集极突出边缘层上,且该基极金属向下扩散于该集极突出边缘层进入该基极层;一集极金属,位于该集极盖层上;以此,电子流从该射极金属至该集极金属,而以该电流阻挡区阻挡电流,只允许电流通过该电流孔径。
19.如权利要求18所述的异质接面双载子晶体管,其特征在于,还包括一背面金属,位于该基板的第二表面上,且在该基板与该子射极层设有一背面导通孔,使该背面金属通过该背面导通孔电性连接至该射极金属。
20.如权利要求18所述的异质接面双载子晶体管,其特征在于,还包括一下凸块金属,其直接连接至该集极金属;以此,将从异质接面双载子晶体管发出的热流通过该下凸块金属传导至一凸块。
CN202111216921.8A 2021-10-19 2021-10-19 异质接面双载子晶体管 Pending CN115995487A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111216921.8A CN115995487A (zh) 2021-10-19 2021-10-19 异质接面双载子晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111216921.8A CN115995487A (zh) 2021-10-19 2021-10-19 异质接面双载子晶体管

Publications (1)

Publication Number Publication Date
CN115995487A true CN115995487A (zh) 2023-04-21

Family

ID=85994035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111216921.8A Pending CN115995487A (zh) 2021-10-19 2021-10-19 异质接面双载子晶体管

Country Status (1)

Country Link
CN (1) CN115995487A (zh)

Similar Documents

Publication Publication Date Title
US6894362B2 (en) Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
JPH09102504A (ja) 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法
JPH11312685A (ja) 半導体装置及びその製造方法
JP2002252344A (ja) 半導体装置およびその製造方法
JP4999246B2 (ja) コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法
US20060138459A1 (en) Semiconductor device, manufacturing method of the same and electronic device
JP2000260784A (ja) へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法
TW200411927A (en) Semiconductor device
US20040041235A1 (en) Bipolar transistor and method for fabricating the same
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
US6885042B2 (en) Hetero-junction bipolar transistor and a manufacturing method of the same
EP1291923B1 (en) Heterojunction bipolar transistor and production process therefore
CN109994540B (zh) 半导体装置
US20060284282A1 (en) Heterjunction bipolar transistor with tunnelling mis emitter junction
EP0335720A2 (en) Bipolar transistor device and method of manufacturing the same
CN115995487A (zh) 异质接面双载子晶体管
US8101973B2 (en) Transistor
JP3349267B2 (ja) ヘテロバイポーラ型半導体装置とその製造方法
TWI747565B (zh) 異質接面雙載子電晶體
US5153692A (en) Semiconductor device
US11355586B2 (en) Heterojuction bipolar transistor
JPH11251328A (ja) 化合物半導体装置
CN209785942U (zh) 异质接面双极性晶体管
CN218939689U (zh) 一种hbt器件
JP4092597B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination