JPH11312685A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11312685A JPH11312685A JP10118466A JP11846698A JPH11312685A JP H11312685 A JPH11312685 A JP H11312685A JP 10118466 A JP10118466 A JP 10118466A JP 11846698 A JP11846698 A JP 11846698A JP H11312685 A JPH11312685 A JP H11312685A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- semiconductor device
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims description 429
- 238000000034 method Methods 0.000 claims description 53
- 238000000605 extraction Methods 0.000 claims description 47
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- 229910052799 carbon Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＩｎＰ／ＩｎＧａＡｓ系のヘテロバイポーラ
トランジスタにおいて、ベース抵抗を低減しうる半導体
装置の構造及び製造方法を提供する。 【解決手段】 コレクタ層１４と、コレクタ層１４上に
形成された炭素ドープのＩｎＧａＡｓ層よりなるベース
層１６と、ベース層１６上に形成されたＩｎＰ層よりな
るエミッタ層１８と、ベース層１６に電気的に接続され
た炭素ドープのＧａＡｓＳｂ層よりなるベース引き出し
層３０と、ベース引き出し層３０上に形成されたベース
電極３２とにより半導体装置を構成する。
トランジスタにおいて、ベース抵抗を低減しうる半導体
装置の構造及び製造方法を提供する。 【解決手段】 コレクタ層１４と、コレクタ層１４上に
形成された炭素ドープのＩｎＧａＡｓ層よりなるベース
層１６と、ベース層１６上に形成されたＩｎＰ層よりな
るエミッタ層１８と、ベース層１６に電気的に接続され
た炭素ドープのＧａＡｓＳｂ層よりなるベース引き出し
層３０と、ベース引き出し層３０上に形成されたベース
電極３２とにより半導体装置を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタ構造の半導体装置及びその製造方法に
関する。
ーラトランジスタ構造の半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】近年、高性能な光通信システムや移動体
通信システムが必要となっている。このため、これらシ
ステムを高性能化するために半導体装置の高性能化をも
不可欠となっている。高速素子として知られるヘテロ接
合バイポーラトランジスタ（Hetero-junction Bipolar
Transistor：以下、ＨＢＴと呼ぶ）は、その高性能化が
期待されているものの一つである。
通信システムが必要となっている。このため、これらシ
ステムを高性能化するために半導体装置の高性能化をも
不可欠となっている。高速素子として知られるヘテロ接
合バイポーラトランジスタ（Hetero-junction Bipolar
Transistor：以下、ＨＢＴと呼ぶ）は、その高性能化が
期待されているものの一つである。
【０００３】従来のＨＢＴの構造について図１１を用い
て説明する。半絶縁性ＩｎＰ基板１００上には、ｎ+−
ＩｎＧａＡｓ層よりなるコレクタコンタクト層１０２が
形成されている。コレクタコンタクト層１０２上には、
ｉ−ＩｎＧａＡｓ層よりなるコレクタ層１０４が形成さ
れている。コレクタコンタクト層１０４上には、ｐ+−
ＩｎＧａＡｓ層よりなるベース層１０６が形成されてい
る。ベース層１０６上には、ｎ−ＩｎＰ層よりなるエミ
ッタ層１０８が形成されている。エミッタ層１０８上に
は、ｎ+−ＩｎＧａＡｓ層よりなるエミッタコンタクト
層１１０が形成されている。エミッタコンタクト層１１
０上には、ＷＳｉ膜よりなるエミッタ電極１１２が形成
されている。エミッタコンタクト層１１０、エミッタ層
１０８はメサ型に加工されている。また、露出したベー
ス層１０６上には、ベース電極１１６が形成されてい
る。また、ベース層１０６、コレクタ層１０４はメサ形
状に加工されており、露出したコレクタコンタクト層１
０２上にはコレクタ電極１１８が形成されている。こう
して、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴが構成されてい
た。
て説明する。半絶縁性ＩｎＰ基板１００上には、ｎ+−
ＩｎＧａＡｓ層よりなるコレクタコンタクト層１０２が
形成されている。コレクタコンタクト層１０２上には、
ｉ−ＩｎＧａＡｓ層よりなるコレクタ層１０４が形成さ
れている。コレクタコンタクト層１０４上には、ｐ+−
ＩｎＧａＡｓ層よりなるベース層１０６が形成されてい
る。ベース層１０６上には、ｎ−ＩｎＰ層よりなるエミ
ッタ層１０８が形成されている。エミッタ層１０８上に
は、ｎ+−ＩｎＧａＡｓ層よりなるエミッタコンタクト
層１１０が形成されている。エミッタコンタクト層１１
０上には、ＷＳｉ膜よりなるエミッタ電極１１２が形成
されている。エミッタコンタクト層１１０、エミッタ層
１０８はメサ型に加工されている。また、露出したベー
ス層１０６上には、ベース電極１１６が形成されてい
る。また、ベース層１０６、コレクタ層１０４はメサ形
状に加工されており、露出したコレクタコンタクト層１
０２上にはコレクタ電極１１８が形成されている。こう
して、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴが構成されてい
た。
【０００４】ＨＢＴの高速化を図るためには、最大発信
周波数ｆmaxを向上することが必要である。最大発振周
波数ｆmaxは、最高遮断周波数をｆT、ベース抵抗を
ＲB、ベース−コレクタ間容量をＣBCとして、 ｆmax ＝ √（ｆT／（８π×ＲB×ＣBC）） と表され、ベース抵抗ＲBの平方根の逆数（１／√
（ＲB））に比例するため、最大発振周波数ｆmaxを向上
するにはベース抵抗ＲBを小さくする必要がある。
周波数ｆmaxを向上することが必要である。最大発振周
波数ｆmaxは、最高遮断周波数をｆT、ベース抵抗を
ＲB、ベース−コレクタ間容量をＣBCとして、 ｆmax ＝ √（ｆT／（８π×ＲB×ＣBC）） と表され、ベース抵抗ＲBの平方根の逆数（１／√
（ＲB））に比例するため、最大発振周波数ｆmaxを向上
するにはベース抵抗ＲBを小さくする必要がある。
【０００５】ＧａＡｓ系のＨＢＴでは、近年、信頼性確
保等の観点からベースのドーパントとして炭素（Ｃ）を
用いることが主流となっており、１×１０20ｃｍ-3を超
える高濃度のドーピング技術も開発されている。
保等の観点からベースのドーパントとして炭素（Ｃ）を
用いることが主流となっており、１×１０20ｃｍ-3を超
える高濃度のドーピング技術も開発されている。
【０００６】
【発明が解決しようとする課題】一方、図１１に示すよ
うなＩｎＰ／ＩｎＧａＡｓ系のＨＢＴにおいては、ベー
スのドーパントとして炭素を用いるドーピング技術につ
いて十分に確立されていないのが現状であり、炭素のド
ーピングによって高濃度のベース層を実現することがで
きなかった。これは、ベース層となるＩｎＧａＡｓ層を
成膜する過程で炭素が水素から解離されずに膜中にＣＨ
の形で取り込まれ、炭素がアクセプタとして働かなくな
るためと考えられている（水素パッシベーション）。特
に、キャリアガスとして水素を用い、ソースガスとして
水素を含むガスを用いるＭＯＣＶＤ法においてこの効果
は顕著であった。
うなＩｎＰ／ＩｎＧａＡｓ系のＨＢＴにおいては、ベー
スのドーパントとして炭素を用いるドーピング技術につ
いて十分に確立されていないのが現状であり、炭素のド
ーピングによって高濃度のベース層を実現することがで
きなかった。これは、ベース層となるＩｎＧａＡｓ層を
成膜する過程で炭素が水素から解離されずに膜中にＣＨ
の形で取り込まれ、炭素がアクセプタとして働かなくな
るためと考えられている（水素パッシベーション）。特
に、キャリアガスとして水素を用い、ソースガスとして
水素を含むガスを用いるＭＯＣＶＤ法においてこの効果
は顕著であった。
【０００７】このため、ＩｎＰ／ＩｎＧａＡｓ系のＨＢ
Ｔは最高遮断周波数ｆTが非常に高いにも関わらず、最
大発振周波数ｆmaxを十分に向上することができなかっ
た。本発明の目的は、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴ
においてベース抵抗を低減しうる半導体装置の構造及び
製造方法を提供することにある。
Ｔは最高遮断周波数ｆTが非常に高いにも関わらず、最
大発振周波数ｆmaxを十分に向上することができなかっ
た。本発明の目的は、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴ
においてベース抵抗を低減しうる半導体装置の構造及び
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、コレクタ層
と、前記コレクタ層に一方の面が接続された炭素ドープ
のＩｎＧａＡｓ層よりなるベース層と、前記ベース層の
他方の面に接続されたＩｎＰ層よりなるエミッタ層と、
前記ベース層に電気的に接続された炭素ドープのＧａＡ
ｓＳｂ層よりなるベース引き出し層と、前記ベース引き
出し層上に形成されたベース電極とを有することを特徴
とする半導体装置によって達成される。このようにして
半導体装置を構成することにより、ベース抵抗ＲBを大
幅に低減することができる。これにより、ＩｎＰ／Ｉｎ
ＧａＡｓ系のＨＢＴにおける最大発信周波数ｆmaxを向
上することができる。また、炭素ドープの半導体層を用
いることにより、半導体装置の信頼性を向上することが
できる。
と、前記コレクタ層に一方の面が接続された炭素ドープ
のＩｎＧａＡｓ層よりなるベース層と、前記ベース層の
他方の面に接続されたＩｎＰ層よりなるエミッタ層と、
前記ベース層に電気的に接続された炭素ドープのＧａＡ
ｓＳｂ層よりなるベース引き出し層と、前記ベース引き
出し層上に形成されたベース電極とを有することを特徴
とする半導体装置によって達成される。このようにして
半導体装置を構成することにより、ベース抵抗ＲBを大
幅に低減することができる。これにより、ＩｎＰ／Ｉｎ
ＧａＡｓ系のＨＢＴにおける最大発信周波数ｆmaxを向
上することができる。また、炭素ドープの半導体層を用
いることにより、半導体装置の信頼性を向上することが
できる。
【０００９】また、上記の半導体装置において、前記ベ
ース引き出し層は、前記ベース層の一方の面上又は他方
の面上に形成されていることが望ましい。また、上記の
半導体装置において、前記ベース引き出し層は、前記ベ
ース層と接続された前記コレクタ層の面上又は前記ベー
ス層と接続された前記エミッタ層の面上に形成されてお
り、その側面が前記ベース層の側面に接続されているこ
とが望ましい。
ース引き出し層は、前記ベース層の一方の面上又は他方
の面上に形成されていることが望ましい。また、上記の
半導体装置において、前記ベース引き出し層は、前記ベ
ース層と接続された前記コレクタ層の面上又は前記ベー
ス層と接続された前記エミッタ層の面上に形成されてお
り、その側面が前記ベース層の側面に接続されているこ
とが望ましい。
【００１０】また、上記の半導体装置において、前記ベ
ース電極が形成された面の前記ベース引き出し層上に、
前記ベース引き出し層を保護する表面保護層を更に設け
てもよい。ベース引き出し層の表面を覆う表面保護膜を
設ければ、ベース引き出し層上における表面再結合を抑
制することができる。これにより、電流利得のサイズ依
存を抑制できるとともに、半導体装置の信頼性をも高め
ることができる。
ース電極が形成された面の前記ベース引き出し層上に、
前記ベース引き出し層を保護する表面保護層を更に設け
てもよい。ベース引き出し層の表面を覆う表面保護膜を
設ければ、ベース引き出し層上における表面再結合を抑
制することができる。これにより、電流利得のサイズ依
存を抑制できるとともに、半導体装置の信頼性をも高め
ることができる。
【００１１】また、上記の半導体装置において、前記ベ
ース引き出し層は、前記ＧａＡｓＳｂ層よりなるベース
引き出し層に代えて、炭素ドープのＧａＩｎＡｓＳｂ層
により形成してもよい。また、上記の半導体装置におい
て、前記ベース層は、前記炭素ドープのＩｎＧａＡｓ層
よりなるベース層に代えて、炭素ドープのＧａＡｓＳｂ
層により形成してもよい。
ース引き出し層は、前記ＧａＡｓＳｂ層よりなるベース
引き出し層に代えて、炭素ドープのＧａＩｎＡｓＳｂ層
により形成してもよい。また、上記の半導体装置におい
て、前記ベース層は、前記炭素ドープのＩｎＧａＡｓ層
よりなるベース層に代えて、炭素ドープのＧａＡｓＳｂ
層により形成してもよい。
【００１２】また、上記の半導体装置において、前記ベ
ース引き出し層中の不純物濃度は、１×１０20ｃｍ-3以
上であることが望ましい。また、上記目的は、半導体基
板上に、第１の半導体層を形成する第１の半導体層形成
工程と、前記第１の半導体層上に、炭素ドープのＩｎＧ
ａＡｓ層よりなるベース層を形成するベース層形成工程
と、前記ベース層上に、第２の半導体層を形成する第２
の半導体層形成工程と、前記第２の半導体層をメサ型に
パターニングするパターニング工程と、前記第２の半導
体層をパターニングすることにより露出した前記ベース
層上に、ベース引き出し層を形成するベース引き出し層
形成工程と、前記ベース引き出し層上にベース電極を形
成するベース電極形成工程とを有することを特徴とする
半導体装置の製造方法によっても達成される。このよう
にして半導体装置を製造することにより、ベース抵抗Ｒ
Bを大幅に低減することができる。これにより、ＩｎＰ
／ＩｎＧａＡｓ系のＨＢＴにおける最大発信周波数ｆma
xを向上することができる。また、炭素ドープの半導体
層を用いることにより、半導体装置の信頼性を向上する
ことができる。
ース引き出し層中の不純物濃度は、１×１０20ｃｍ-3以
上であることが望ましい。また、上記目的は、半導体基
板上に、第１の半導体層を形成する第１の半導体層形成
工程と、前記第１の半導体層上に、炭素ドープのＩｎＧ
ａＡｓ層よりなるベース層を形成するベース層形成工程
と、前記ベース層上に、第２の半導体層を形成する第２
の半導体層形成工程と、前記第２の半導体層をメサ型に
パターニングするパターニング工程と、前記第２の半導
体層をパターニングすることにより露出した前記ベース
層上に、ベース引き出し層を形成するベース引き出し層
形成工程と、前記ベース引き出し層上にベース電極を形
成するベース電極形成工程とを有することを特徴とする
半導体装置の製造方法によっても達成される。このよう
にして半導体装置を製造することにより、ベース抵抗Ｒ
Bを大幅に低減することができる。これにより、ＩｎＰ
／ＩｎＧａＡｓ系のＨＢＴにおける最大発信周波数ｆma
xを向上することができる。また、炭素ドープの半導体
層を用いることにより、半導体装置の信頼性を向上する
ことができる。
【００１３】また、上記の半導体装置の製造方法におい
て、前記第２の半導体層パターニング工程工程の後に、
前記第２の半導体層をパターニングすることにより露出
した領域の前記ベース層を除去するベース層除去工程を
更に有し、前記ベース引き出し層形成工程では、前記ベ
ース層を除去することにより露出した前記第１の半導体
層上に、側面において前記ベース層に接続された前記ベ
ース引き出し層を形成することが望ましい。
て、前記第２の半導体層パターニング工程工程の後に、
前記第２の半導体層をパターニングすることにより露出
した領域の前記ベース層を除去するベース層除去工程を
更に有し、前記ベース引き出し層形成工程では、前記ベ
ース層を除去することにより露出した前記第１の半導体
層上に、側面において前記ベース層に接続された前記ベ
ース引き出し層を形成することが望ましい。
【００１４】また、上記の半導体装置の製造方法におい
て、前記ベース引き出し層形成工程では、前記ベース層
を構成する材料と格子整合する材料により前記ベース引
き出し層を形成することが望ましい。ベース層を構成す
る材料に対して格子整合する材料によりベース引き出し
層を形成すれば、格子歪みに起因する半導体装置の特性
劣化を防止することができる。
て、前記ベース引き出し層形成工程では、前記ベース層
を構成する材料と格子整合する材料により前記ベース引
き出し層を形成することが望ましい。ベース層を構成す
る材料に対して格子整合する材料によりベース引き出し
層を形成すれば、格子歪みに起因する半導体装置の特性
劣化を防止することができる。
【００１５】また、上記の半導体装置の製造方法におい
て、前記ベース引き出し層形成工程では、炭素ドープの
ＧａＡｓＳｂ層又は炭素ドープのＧａＩｎＡｓＳｂ層よ
りなる前記ベース引き出し層を形成することが望まし
い。炭素ドープのこれらの材料をベース引き出し層に用
いることにより、ベース引き出し層を効果的に低抵抗化
でき、また、半導体装置の信頼性をも高めることができ
る。
て、前記ベース引き出し層形成工程では、炭素ドープの
ＧａＡｓＳｂ層又は炭素ドープのＧａＩｎＡｓＳｂ層よ
りなる前記ベース引き出し層を形成することが望まし
い。炭素ドープのこれらの材料をベース引き出し層に用
いることにより、ベース引き出し層を効果的に低抵抗化
でき、また、半導体装置の信頼性をも高めることができ
る。
【００１６】また、上記の半導体装置の製造方法におい
て、前記ベース引き出し層形成工程の前に、前記ベース
層中の水素を脱離するための熱処理工程を更に有するこ
とが望ましい。ベース層中の水素を脱離すれば、この水
素と結合していた炭素が電気的に活性化するので、ベー
ス層の抵抗値を更に低減することができる。また、上記
の半導体装置の製造方法において、前記パターニング工
程の後に、前記第２の半導体層よりなるメサの側壁にサ
イドウォール絶縁膜を形成するサイドウォール絶縁膜形
成工程を更に有することが望ましい。
て、前記ベース引き出し層形成工程の前に、前記ベース
層中の水素を脱離するための熱処理工程を更に有するこ
とが望ましい。ベース層中の水素を脱離すれば、この水
素と結合していた炭素が電気的に活性化するので、ベー
ス層の抵抗値を更に低減することができる。また、上記
の半導体装置の製造方法において、前記パターニング工
程の後に、前記第２の半導体層よりなるメサの側壁にサ
イドウォール絶縁膜を形成するサイドウォール絶縁膜形
成工程を更に有することが望ましい。
【００１７】また、上記の半導体装置の製造方法におい
て、前記ベース引き出し層形成工程の後に、前記ベース
引き出し層上に前記ベース引き出し層を保護する表面保
護層を形成する表面保護層形成工程を更に有することが
望ましい。ベース引き出し層の表面を覆う表面保護膜を
設けることにより、ベース引き出し層上における表面再
結合を抑制することができる。これにより、電流利得の
サイズ依存を抑制できるとともに、半導体装置の信頼性
をも高めることができる。
て、前記ベース引き出し層形成工程の後に、前記ベース
引き出し層上に前記ベース引き出し層を保護する表面保
護層を形成する表面保護層形成工程を更に有することが
望ましい。ベース引き出し層の表面を覆う表面保護膜を
設けることにより、ベース引き出し層上における表面再
結合を抑制することができる。これにより、電流利得の
サイズ依存を抑制できるとともに、半導体装置の信頼性
をも高めることができる。
【００１８】また、上記の半導体装置の製造方法におい
て、前記第１の半導体層又は前記第２の半導体層は、Ｉ
ｎＰ層よりなるエミッタ層であることが望ましい。本発
明の半導体装置の構造は、半導体基板上にコレクタ層、
ベース層、エミッタ層が順次堆積された半導体装置のみ
ならず、半導体基板上にエミッタ層、ベース層、コレク
タ層が順次堆積されたいわゆるコレクタアップ構造の半
導体装置にも適用することができる。
て、前記第１の半導体層又は前記第２の半導体層は、Ｉ
ｎＰ層よりなるエミッタ層であることが望ましい。本発
明の半導体装置の構造は、半導体基板上にコレクタ層、
ベース層、エミッタ層が順次堆積された半導体装置のみ
ならず、半導体基板上にエミッタ層、ベース層、コレク
タ層が順次堆積されたいわゆるコレクタアップ構造の半
導体装置にも適用することができる。
【００１９】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法について図１
乃至図３を用いて説明する。図１は本実施形態による半
導体装置の構造を示す概略断面図、図２及び図３は本実
施形態による半導体装置の製造方法を示す工程断面図で
ある。
施形態による半導体装置及びその製造方法について図１
乃至図３を用いて説明する。図１は本実施形態による半
導体装置の構造を示す概略断面図、図２及び図３は本実
施形態による半導体装置の製造方法を示す工程断面図で
ある。
【００２０】はじめに、本実施形態による半導体装置の
構造について図１を用いて説明する。半絶縁性ＩｎＰ基
板１０上には、ｎ+−ＩｎＧａＡｓ層よりなるコレクタ
コンタクト層１２が形成されている。コレクタコンタク
ト層１２上には、ｉ−ＩｎＧａＡｓ層よりなるコレクタ
層１４が形成されている。コレクタ層１４上には、ｐ +
−ＩｎＧａＡｓ層よりなるベース層１６が形成されてい
る。ベース層１６上には、ｎ−ＩｎＰ層よりなるエミッ
タ層１８が形成されている。エミッタ層１８上には、ｎ
+−ＩｎＰ層よりなるエミッタコンタクト層２０と、ｎ+
−ＩｎＧａＡｓ層よりなるエミッタコンタクト層２２が
形成されている。エミッタコンタクト層２２上には、Ｗ
Ｓｉ（タングステンシリサイド）膜よりなるエミッタ電
極２６が形成されている。エミッタコンタクト層２２、
２０、エミッタ層１８はメサ型に加工されており、エミ
ッタメサの側壁にはＳｉＮ膜よりなるサイドウォール絶
縁膜２８が形成されている。また、露出したベース層１
６上には、ｐ++−ＧａＡｓＳｂ層よりなるベース引き出
し層３０が形成されている。ベース引き出し層３０上に
はベース電極３２が形成されている。また、ベース引き
出し層３０、ベース層１６、コレクタ層１４はメサ型に
加工されており、露出したコレクタコンタクト層１２上
にはコレクタ電極３６が形成されている。こうして、Ｉ
ｎＰ／ＩｎＧａＡｓ系のＨＢＴが構成されている。
構造について図１を用いて説明する。半絶縁性ＩｎＰ基
板１０上には、ｎ+−ＩｎＧａＡｓ層よりなるコレクタ
コンタクト層１２が形成されている。コレクタコンタク
ト層１２上には、ｉ−ＩｎＧａＡｓ層よりなるコレクタ
層１４が形成されている。コレクタ層１４上には、ｐ +
−ＩｎＧａＡｓ層よりなるベース層１６が形成されてい
る。ベース層１６上には、ｎ−ＩｎＰ層よりなるエミッ
タ層１８が形成されている。エミッタ層１８上には、ｎ
+−ＩｎＰ層よりなるエミッタコンタクト層２０と、ｎ+
−ＩｎＧａＡｓ層よりなるエミッタコンタクト層２２が
形成されている。エミッタコンタクト層２２上には、Ｗ
Ｓｉ（タングステンシリサイド）膜よりなるエミッタ電
極２６が形成されている。エミッタコンタクト層２２、
２０、エミッタ層１８はメサ型に加工されており、エミ
ッタメサの側壁にはＳｉＮ膜よりなるサイドウォール絶
縁膜２８が形成されている。また、露出したベース層１
６上には、ｐ++−ＧａＡｓＳｂ層よりなるベース引き出
し層３０が形成されている。ベース引き出し層３０上に
はベース電極３２が形成されている。また、ベース引き
出し層３０、ベース層１６、コレクタ層１４はメサ型に
加工されており、露出したコレクタコンタクト層１２上
にはコレクタ電極３６が形成されている。こうして、Ｉ
ｎＰ／ＩｎＧａＡｓ系のＨＢＴが構成されている。
【００２１】ここで、本実施形態による半導体装置は、
ベース層１６上に、ｐ++−ＧａＡｓＳｂ層よりなるベー
ス引き出し層３０が形成されていることに特徴がある。
最大発信周波数ｆmaxに影響を与えるベース抵抗ＲBは、
エミッタメサからベース電極までのシート抵抗と、ベー
ス層とベース電極とのコンタクト抵抗とによって決定さ
れる。
ベース層１６上に、ｐ++−ＧａＡｓＳｂ層よりなるベー
ス引き出し層３０が形成されていることに特徴がある。
最大発信周波数ｆmaxに影響を与えるベース抵抗ＲBは、
エミッタメサからベース電極までのシート抵抗と、ベー
ス層とベース電極とのコンタクト抵抗とによって決定さ
れる。
【００２２】図１１に示す従来の半導体装置では、ベー
ス層１０６に炭素ドープのＩｎＧａＡｓを用いている
が、このような場合、ベース層１０６の低抵抗化が十分
に達成できなければ、結果としてベース抵抗ＲBも大幅
に増加し、ひいては最大発振周波数ｆmaxが低下するこ
ととなる。しかしながら、図１に示す本実施形態の半導
体装置では、ベース層１６上にｐ ++−ＧａＡｓＳｂ層よ
りなるベース引き出し層３０を設けているので、ベース
層１６の低抵抗化が十分でない場合であっても、ベース
引き出し層３０によって真性ベース領域（エミッタ層１
８直下のベース層１６の領域）とベース電極３２との間
の抵抗値を大幅に低減することができる。したがって、
ベース抵抗ＲBも大幅に低減され、最大発振周波数ｆmax
を向上することができる。
ス層１０６に炭素ドープのＩｎＧａＡｓを用いている
が、このような場合、ベース層１０６の低抵抗化が十分
に達成できなければ、結果としてベース抵抗ＲBも大幅
に増加し、ひいては最大発振周波数ｆmaxが低下するこ
ととなる。しかしながら、図１に示す本実施形態の半導
体装置では、ベース層１６上にｐ ++−ＧａＡｓＳｂ層よ
りなるベース引き出し層３０を設けているので、ベース
層１６の低抵抗化が十分でない場合であっても、ベース
引き出し層３０によって真性ベース領域（エミッタ層１
８直下のベース層１６の領域）とベース電極３２との間
の抵抗値を大幅に低減することができる。したがって、
ベース抵抗ＲBも大幅に低減され、最大発振周波数ｆmax
を向上することができる。
【００２３】また、ベース電極３２は、低抵抗のｐ++−
ＧａＡｓＳｂ層よりなるベース引き出し層３０上に形成
するので、ベース電極３２とベース層１６との間のコン
タクト抵抗をも低減することができる。次に、本実施形
態による半導体装置の製造方法について図２及び図３を
用いて説明する。
ＧａＡｓＳｂ層よりなるベース引き出し層３０上に形成
するので、ベース電極３２とベース層１６との間のコン
タクト抵抗をも低減することができる。次に、本実施形
態による半導体装置の製造方法について図２及び図３を
用いて説明する。
【００２４】まず、半絶縁性ＩｎＰ基板１０上に、例え
ばＭＯＣＶＤ法により、ｎ+−ＩｎＧａＡｓ層（膜厚３
５０ｎｍ、電子濃度１×１０19ｃｍ-3）よりなるコレク
タコンタクト層１２と、ｉ−ＩｎＧａＡｓ層（膜厚３０
０ｎｍ）よりなるコレクタ層１４と、ｐ+−ＩｎＧａＡ
ｓ層（膜厚３０ｎｍ、ホール濃度１×１０19ｃｍ-3）よ
りなるベース層１６と、ｎ−ＩｎＰ層（膜厚５０ｎｍ、
電子濃度３×１０17ｃｍ-3）よりなるエミッタ層１８
と、ｎ+−ＩｎＰ層（膜厚２５ｎｍ、電子濃度５×１０
18ｃｍ-3）よりなるエミッタコンタクト層２０と、ｎ+
−ＩｎＧａＡｓ層（膜厚５０ｎｍ、電子濃度１×１０19
ｃｍ-3）よりなるエミッタコンタクト層２２と、ＷＳｉ
膜２４とを順次堆積する（図２（ａ））。
ばＭＯＣＶＤ法により、ｎ+−ＩｎＧａＡｓ層（膜厚３
５０ｎｍ、電子濃度１×１０19ｃｍ-3）よりなるコレク
タコンタクト層１２と、ｉ−ＩｎＧａＡｓ層（膜厚３０
０ｎｍ）よりなるコレクタ層１４と、ｐ+−ＩｎＧａＡ
ｓ層（膜厚３０ｎｍ、ホール濃度１×１０19ｃｍ-3）よ
りなるベース層１６と、ｎ−ＩｎＰ層（膜厚５０ｎｍ、
電子濃度３×１０17ｃｍ-3）よりなるエミッタ層１８
と、ｎ+−ＩｎＰ層（膜厚２５ｎｍ、電子濃度５×１０
18ｃｍ-3）よりなるエミッタコンタクト層２０と、ｎ+
−ＩｎＧａＡｓ層（膜厚５０ｎｍ、電子濃度１×１０19
ｃｍ-3）よりなるエミッタコンタクト層２２と、ＷＳｉ
膜２４とを順次堆積する（図２（ａ））。
【００２５】次いで、ＷＳｉ膜２４を、例えばドライエ
ッチングによりパターニングし、ＷＳｉ膜２４よりなる
エミッタ電極２６を形成する。続いて、エミッタ電極２
６をマスクとして、例えばＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏよ
りなるエッチング液を用い、ｎ+−ＩｎＧａＡｓ層より
なるエミッタキャップ層２２を選択的にエッチングす
る。
ッチングによりパターニングし、ＷＳｉ膜２４よりなる
エミッタ電極２６を形成する。続いて、エミッタ電極２
６をマスクとして、例えばＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏよ
りなるエッチング液を用い、ｎ+−ＩｎＧａＡｓ層より
なるエミッタキャップ層２２を選択的にエッチングす
る。
【００２６】この後、同様にエミッタ電極２６をマスク
として、例えばＨＣｌ：Ｈ3ＰＯ4よりなるエッチング液
を用い、ＩｎＰよりなるエミッタキャップ層２０及びエ
ミッタ層１８を選択的にエッチングする。こうして、ベ
ース層１６上に、エミッタ層１８、エミッタコンタクト
層２０、エミッタコンタクト層２２、エミッタ電極２６
よりなるエミッタメサを形成する（図２（ｂ））。
として、例えばＨＣｌ：Ｈ3ＰＯ4よりなるエッチング液
を用い、ＩｎＰよりなるエミッタキャップ層２０及びエ
ミッタ層１８を選択的にエッチングする。こうして、ベ
ース層１６上に、エミッタ層１８、エミッタコンタクト
層２０、エミッタコンタクト層２２、エミッタ電極２６
よりなるエミッタメサを形成する（図２（ｂ））。
【００２７】次いで、全面に、例えばＣＶＤ法によりＳ
ｉＮ膜を堆積した後に異方性エッチングを行い、エミッ
タメサの側壁にのみＳｉＮ膜を残存させる。こうして、
エミッタメサの側壁に、ＳｉＮ膜よりなるサイドウォー
ル絶縁膜２８を形成する（２（ｃ））。続いて、このよ
うにエミッタメサを形成した基板をアニールする。この
アニールは成膜段階でベース層１６中に導入される水素
を脱離させるものであり、アニールを行うことにより水
素パッシベーションを防止することができる。なお、約
１２０℃程度以上のアニールを行うことにより、膜中の
水素を脱離することができる。
ｉＮ膜を堆積した後に異方性エッチングを行い、エミッ
タメサの側壁にのみＳｉＮ膜を残存させる。こうして、
エミッタメサの側壁に、ＳｉＮ膜よりなるサイドウォー
ル絶縁膜２８を形成する（２（ｃ））。続いて、このよ
うにエミッタメサを形成した基板をアニールする。この
アニールは成膜段階でベース層１６中に導入される水素
を脱離させるものであり、アニールを行うことにより水
素パッシベーションを防止することができる。なお、約
１２０℃程度以上のアニールを行うことにより、膜中の
水素を脱離することができる。
【００２８】本実施形態による半導体装置の製造方法で
は、ベース層１６であるＩｎＧａＡｓ層を露出した状態
でアニールを行うので、エミッタ層１８等がベース層１
６上に形成されている場合よりも効果的に水素を除去す
ることができる。この後、エミッタメサの周囲に露出し
たベース層１６上に、例えばＭＯＣＶＤ法により、高濃
度に炭素をドープした膜厚約１２５ｎｍのｐ++−ＧａＡ
ｓＳｂ層よりなるベース引き出し層３０を選択成長す
る。
は、ベース層１６であるＩｎＧａＡｓ層を露出した状態
でアニールを行うので、エミッタ層１８等がベース層１
６上に形成されている場合よりも効果的に水素を除去す
ることができる。この後、エミッタメサの周囲に露出し
たベース層１６上に、例えばＭＯＣＶＤ法により、高濃
度に炭素をドープした膜厚約１２５ｎｍのｐ++−ＧａＡ
ｓＳｂ層よりなるベース引き出し層３０を選択成長す
る。
【００２９】ＧａＡｓＳｂは、５×１０20ｃｍ-3程度の
高濃度の炭素ドーピングが可能であり、ベース層１６に
接続される高濃度のｐ++−ＧａＡｓＳｂ層よりなるベー
ス引き出し層３０を形成することによりベースのシート
抵抗ＲB及びコンタクト抵抗を大幅に低減することがで
きる。なお、ベース引き出し層３０を構成する材料は、
Ｉｎを含まない系であってベース層１６を構成する材料
に格子整合する材料から選択することが望ましい。Ｉｎ
を含む系では経験的に水素パッシベーションが多いこと
が確認されており、また、格子不整合があると格子歪み
が導入されて特性劣化をもたらす虞があるからである。
高濃度の炭素ドーピングが可能であり、ベース層１６に
接続される高濃度のｐ++−ＧａＡｓＳｂ層よりなるベー
ス引き出し層３０を形成することによりベースのシート
抵抗ＲB及びコンタクト抵抗を大幅に低減することがで
きる。なお、ベース引き出し層３０を構成する材料は、
Ｉｎを含まない系であってベース層１６を構成する材料
に格子整合する材料から選択することが望ましい。Ｉｎ
を含む系では経験的に水素パッシベーションが多いこと
が確認されており、また、格子不整合があると格子歪み
が導入されて特性劣化をもたらす虞があるからである。
【００３０】ＧａＡｓＳｂの場合には、ＧａＡｓ1-xＳ
ｂxとして、アンチモンの組成比ｘを、０．１≦ｘ≦
０．９の範囲で設定することにより、ＩｎＧａＡｓ層よ
りなるベース層に格子整合させることができる。また、
ベース抵抗ＲB低減の効果を十分に得るためには、ベー
ス引き出し層３０として、例えば１×１０20ｃｍ-3程度
以上の高濃度ドーピングを行うことが望ましい。ベース
引き出し層３０中の不純物濃度は、ベース引き出し層３
０の膜厚等に応じて適宜調整することが望ましい。
ｂxとして、アンチモンの組成比ｘを、０．１≦ｘ≦
０．９の範囲で設定することにより、ＩｎＧａＡｓ層よ
りなるベース層に格子整合させることができる。また、
ベース抵抗ＲB低減の効果を十分に得るためには、ベー
ス引き出し層３０として、例えば１×１０20ｃｍ-3程度
以上の高濃度ドーピングを行うことが望ましい。ベース
引き出し層３０中の不純物濃度は、ベース引き出し層３
０の膜厚等に応じて適宜調整することが望ましい。
【００３１】次いで、ベース引き出し層３０上に、例え
ばリフトオフ法により、例えばＰｔ／Ｔｉ／Ｐｔ／Ａｕ
構造のベース電極３２を形成する（図３（ａ））。続い
て、エミッタメサを覆い、ベース電極３２上に延在する
レジストマスク３４を形成した後、レジストマスク３４
及びベース電極３２をマスクとして、ベース引き出し層
３０、ベース層１６、コレクタ層１４を順次エッチング
する。
ばリフトオフ法により、例えばＰｔ／Ｔｉ／Ｐｔ／Ａｕ
構造のベース電極３２を形成する（図３（ａ））。続い
て、エミッタメサを覆い、ベース電極３２上に延在する
レジストマスク３４を形成した後、レジストマスク３４
及びベース電極３２をマスクとして、ベース引き出し層
３０、ベース層１６、コレクタ層１４を順次エッチング
する。
【００３２】こうして、コレクタ層層１４、ベース層１
６、ベース引き出し層３０よりなるベースメサを形成す
る（図３（ｂ））。この後、露出したコレクタコンタク
ト層１２上に、例えばリフトオフ法により、例えばＴｉ
／Ｐｔ／Ａｕ構造のコレクタ電極３６を形成する（図３
（ｃ））。こうして、ベース層１６が炭素ドープのｐ+
−ＩｎＧａＡｓ層よりなり、ｐ++−ＧａＡｓＳｂ層より
なる低抵抗のベース引き出し層３０を有するＨＢＴを構
成することができる。
６、ベース引き出し層３０よりなるベースメサを形成す
る（図３（ｂ））。この後、露出したコレクタコンタク
ト層１２上に、例えばリフトオフ法により、例えばＴｉ
／Ｐｔ／Ａｕ構造のコレクタ電極３６を形成する（図３
（ｃ））。こうして、ベース層１６が炭素ドープのｐ+
−ＩｎＧａＡｓ層よりなり、ｐ++−ＧａＡｓＳｂ層より
なる低抵抗のベース引き出し層３０を有するＨＢＴを構
成することができる。
【００３３】このように、本実施形態によれば、ベース
層１６上に、高濃度に炭素をドープした低抵抗のｐ++−
ＧａＡｓＳｂ層よりなるベース引き出し層３０を設ける
ので、ベース抵抗ＲBを大幅に低減することができる。
これにより、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴにおける
最大発信周波数ｆmaxを向上することができる。 ［第２実施形態］本発明の第２実施形態による半導体装
置及びその製造方法について図４乃至図６を用いて説明
する。なお、第１実施形態による半導体装置及びその製
造方法と同一の構成要素には同一の符号を付し説明を省
略し或いは簡略にする。
層１６上に、高濃度に炭素をドープした低抵抗のｐ++−
ＧａＡｓＳｂ層よりなるベース引き出し層３０を設ける
ので、ベース抵抗ＲBを大幅に低減することができる。
これにより、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴにおける
最大発信周波数ｆmaxを向上することができる。 ［第２実施形態］本発明の第２実施形態による半導体装
置及びその製造方法について図４乃至図６を用いて説明
する。なお、第１実施形態による半導体装置及びその製
造方法と同一の構成要素には同一の符号を付し説明を省
略し或いは簡略にする。
【００３４】図４は本実施形態による半導体装置の構造
を示す概略断面図、図５及び図６は本実施形態による半
導体装置の製造方法を示す工程断面図である。本実施形
態では、ベース抵抗ＲBを低減しうる他の半導体装置及
びその製造方法について説明する。はじめに、本実施形
態による半導体装置の構造について図４を用いて説明す
る。
を示す概略断面図、図５及び図６は本実施形態による半
導体装置の製造方法を示す工程断面図である。本実施形
態では、ベース抵抗ＲBを低減しうる他の半導体装置及
びその製造方法について説明する。はじめに、本実施形
態による半導体装置の構造について図４を用いて説明す
る。
【００３５】第１実施形態による半導体装置及びその製
造方法では、ベース層１６上にｐ++−ＧａＡｓＳｂ層よ
りなるベース引き出し層３０を形成したが、ベース引き
出し層３０の側部においてベース層１６に接続されるよ
うにしてもよい。すなわち、図４に示すように、エミッ
タコンタクト層２２、２０、エミッタ層１８、ベース層
１６によりエミッタメサを構成し、コレクタ層１４上に
形成したベース引き出し層３０をベース層１６の側面に
おいてベース層１６に接続するようにすることができ
る。このようにして半導体装置を構成することによって
も、ベース抵抗ＲBを低減することができる。
造方法では、ベース層１６上にｐ++−ＧａＡｓＳｂ層よ
りなるベース引き出し層３０を形成したが、ベース引き
出し層３０の側部においてベース層１６に接続されるよ
うにしてもよい。すなわち、図４に示すように、エミッ
タコンタクト層２２、２０、エミッタ層１８、ベース層
１６によりエミッタメサを構成し、コレクタ層１４上に
形成したベース引き出し層３０をベース層１６の側面に
おいてベース層１６に接続するようにすることができ
る。このようにして半導体装置を構成することによって
も、ベース抵抗ＲBを低減することができる。
【００３６】次に、本実施形態による半導体装置の製造
方法について図５及び図６を用いて説明する。まず、図
２（ａ）乃至（ｃ）に示す第１実施形態による半導体装
置の製造方法と同様にして、エミッタコンタクト層２
２、２０、エミッタ層１８よりなるエミッタメサと、そ
の側壁に形成されたサイドウォール絶縁膜２８を形成す
る（図５（ａ））。
方法について図５及び図６を用いて説明する。まず、図
２（ａ）乃至（ｃ）に示す第１実施形態による半導体装
置の製造方法と同様にして、エミッタコンタクト層２
２、２０、エミッタ層１８よりなるエミッタメサと、そ
の側壁に形成されたサイドウォール絶縁膜２８を形成す
る（図５（ａ））。
【００３７】次いで、例えばＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ
よりなるエッチング液を用い、ｐ+−ＩｎＧａＡｓ層よ
りなるベース層１６を選択的にエッチングする（図５
（ｂ））。続いて、このようにエミッタメサを形成した
基板をアニールする。このアニールは成膜段階でベース
層１６中に導入される水素を脱離させるものであり、ア
ニールを行うことにより水素パッシベーションを防止す
ることができる。
よりなるエッチング液を用い、ｐ+−ＩｎＧａＡｓ層よ
りなるベース層１６を選択的にエッチングする（図５
（ｂ））。続いて、このようにエミッタメサを形成した
基板をアニールする。このアニールは成膜段階でベース
層１６中に導入される水素を脱離させるものであり、ア
ニールを行うことにより水素パッシベーションを防止す
ることができる。
【００３８】この後、エミッタメサの周囲に露出したコ
レクタ層１４上に、例えばＭＯＣＶＤ法により、高濃度
に炭素をドープした膜厚約１５５ｎｍのｐ++−ＧａＡｓ
Ｓｂ層よりなるベース引き出し層３０を選択成長する
（図６（ａ））。次いで、図３（ａ）乃至（ｃ）に示す
第１実施形態による半導体装置の製造方法と同様にし
て、ベース層１６が炭素ドープのｐ+−ＩｎＧａＡｓ層
よりなり、ｐ++−ＧａＡｓＳｂ層よりなる低抵抗のベー
ス引き出し層３０を有するＨＢＴを構成する（図６
（ｂ））。
レクタ層１４上に、例えばＭＯＣＶＤ法により、高濃度
に炭素をドープした膜厚約１５５ｎｍのｐ++−ＧａＡｓ
Ｓｂ層よりなるベース引き出し層３０を選択成長する
（図６（ａ））。次いで、図３（ａ）乃至（ｃ）に示す
第１実施形態による半導体装置の製造方法と同様にし
て、ベース層１６が炭素ドープのｐ+−ＩｎＧａＡｓ層
よりなり、ｐ++−ＧａＡｓＳｂ層よりなる低抵抗のベー
ス引き出し層３０を有するＨＢＴを構成する（図６
（ｂ））。
【００３９】このように、本実施形態によれば、ｐ++−
ＧａＡｓＳｂ層よりなるベース引き出し層３０をベース
層１６の側部に接続するように設けることによっても、
ベース抵抗ＲBを大幅に低減することができる。 ［第３実施形態］本発明の第２実施形態による半導体装
置及びその製造方法について図７乃至図８を用いて説明
する。
ＧａＡｓＳｂ層よりなるベース引き出し層３０をベース
層１６の側部に接続するように設けることによっても、
ベース抵抗ＲBを大幅に低減することができる。 ［第３実施形態］本発明の第２実施形態による半導体装
置及びその製造方法について図７乃至図８を用いて説明
する。
【００４０】図７は本実施形態による半導体装置の構造
を示す概略断面図、図８は本実施形態による半導体装置
の製造方法を示す工程断面図である。はじめに、本実施
形態による半導体装置の構造について図７を用いて説明
する。本実施形態による半導体装置は、基本的な構造は
図１に示す第１実施形態による半導体装置の構造と同じ
であるが、ベース引き出し層３０上に、ＩｎＰよりなる
表面保護層３８が形成されていることに特徴がある。
を示す概略断面図、図８は本実施形態による半導体装置
の製造方法を示す工程断面図である。はじめに、本実施
形態による半導体装置の構造について図７を用いて説明
する。本実施形態による半導体装置は、基本的な構造は
図１に示す第１実施形態による半導体装置の構造と同じ
であるが、ベース引き出し層３０上に、ＩｎＰよりなる
表面保護層３８が形成されていることに特徴がある。
【００４１】このようにしてｐ++−ＧａＡｓＳｂ層より
なるベース引き出し層３０上にＩｎＰよりなる表面保護
層３８を設けることにより、ベース引き出し層３０を構
成するｐ++−ＧａＡｓＳｂ層の表面再結合を抑制するこ
とができるので、電流利得のサイズ依存を抑制できると
ともに信頼性をも高めることができる。なお、表面保護
層３８を設ける場合には、ベース電極３２としては、例
えばＰｄ／Ｚｎ／Ｐｔ／Ａｕ等のアロイ系の電極を用い
る。
なるベース引き出し層３０上にＩｎＰよりなる表面保護
層３８を設けることにより、ベース引き出し層３０を構
成するｐ++−ＧａＡｓＳｂ層の表面再結合を抑制するこ
とができるので、電流利得のサイズ依存を抑制できると
ともに信頼性をも高めることができる。なお、表面保護
層３８を設ける場合には、ベース電極３２としては、例
えばＰｄ／Ｚｎ／Ｐｔ／Ａｕ等のアロイ系の電極を用い
る。
【００４２】次に、本実施形態による半導体装置の製造
方法について図８を用いて説明する。まず、例えば図２
（ａ）乃至図２（ｃ）に示す第１実施形態による半導体
装置の製造方法と同様にして、エミッタコンタクト層２
２、２０、エミッタ層１８よりなるエミッタメサと、そ
の側壁に形成されたサイドウォール絶縁膜２８を形成す
る（図８（ａ））。
方法について図８を用いて説明する。まず、例えば図２
（ａ）乃至図２（ｃ）に示す第１実施形態による半導体
装置の製造方法と同様にして、エミッタコンタクト層２
２、２０、エミッタ層１８よりなるエミッタメサと、そ
の側壁に形成されたサイドウォール絶縁膜２８を形成す
る（図８（ａ））。
【００４３】次いで、このようにエミッタメサを形成し
た基板をアニールする。このアニールは成膜段階でベー
ス層１６中に導入される水素を脱離させるものであり、
アニールを行うことにより水素パッシベーションを防止
することができる。続いて、エミッタメサの周囲に露出
したベース層１６上に、例えばＭＯＣＶＤ法により、高
濃度に炭素をドープした膜厚約１２５ｎｍのｐ++−Ｇａ
ＡｓＳｂ層よりなるベース引き出し層３０を選択成長す
る。
た基板をアニールする。このアニールは成膜段階でベー
ス層１６中に導入される水素を脱離させるものであり、
アニールを行うことにより水素パッシベーションを防止
することができる。続いて、エミッタメサの周囲に露出
したベース層１６上に、例えばＭＯＣＶＤ法により、高
濃度に炭素をドープした膜厚約１２５ｎｍのｐ++−Ｇａ
ＡｓＳｂ層よりなるベース引き出し層３０を選択成長す
る。
【００４４】この後、ベース引き出し層３０上に、例え
ばＭＯＣＶＤ法により、膜厚約３０ｎｍのＩｎＰ層より
なる表面保護層３８を形成する（図８（ｂ））。次い
で、表面保護層３８上に、例えばリフトオフ法により、
例えばＰｄ／Ｚｎ／Ｐｔ／Ａｕ構造の電極材を堆積して
アロイ化し、ベース電極３２を形成する（図９
（ａ））。
ばＭＯＣＶＤ法により、膜厚約３０ｎｍのＩｎＰ層より
なる表面保護層３８を形成する（図８（ｂ））。次い
で、表面保護層３８上に、例えばリフトオフ法により、
例えばＰｄ／Ｚｎ／Ｐｔ／Ａｕ構造の電極材を堆積して
アロイ化し、ベース電極３２を形成する（図９
（ａ））。
【００４５】この後、例えば図３（ｂ）及び（ｃ）に示
す第１実施形態による半導体装置の製造方法と同様にし
て、ベース層１６が炭素ドープのｐ+−ＩｎＧａＡｓ層
よりなり、ｐ++−ＧａＡｓＳｂ層よりなる低抵抗のベー
ス引き出し層３０を有するＨＢＴを構成する（図９
（ｂ））。このように、本実施形態によれば、ｐ++−Ｇ
ａＡｓＳｂ層よりなるベース引き出し層３０の表面を覆
う表面保護膜３８を設けるので、ベース引き出し層３０
を構成するｐ++−ＧａＡｓＳｂ層上の表面再結合を抑制
することができる。これにより、電流利得のサイズ依存
を抑制できるとともに信頼性をも高めることができる。
す第１実施形態による半導体装置の製造方法と同様にし
て、ベース層１６が炭素ドープのｐ+−ＩｎＧａＡｓ層
よりなり、ｐ++−ＧａＡｓＳｂ層よりなる低抵抗のベー
ス引き出し層３０を有するＨＢＴを構成する（図９
（ｂ））。このように、本実施形態によれば、ｐ++−Ｇ
ａＡｓＳｂ層よりなるベース引き出し層３０の表面を覆
う表面保護膜３８を設けるので、ベース引き出し層３０
を構成するｐ++−ＧａＡｓＳｂ層上の表面再結合を抑制
することができる。これにより、電流利得のサイズ依存
を抑制できるとともに信頼性をも高めることができる。
【００４６】なお、上記実施形態では、表面保護層３８
を第１実施形態による半導体装置に適用した場合を示し
たが、第２実施形態による半導体装置にも同様に適用す
ることができる。 ［変形実施形態］本発明は上記実施形態に限らず種々の
変形が可能である。
を第１実施形態による半導体装置に適用した場合を示し
たが、第２実施形態による半導体装置にも同様に適用す
ることができる。 ［変形実施形態］本発明は上記実施形態に限らず種々の
変形が可能である。
【００４７】例えば、上記実施形態では、コレクタ層１
４、ベース層１６、エミッタ層１８がこの順にＩｎＰ基
板１０上に形成された構造の半導体装置に本発明を適用
した場合を示したが、ＩｎＰ基板上に、エミッタ層、ベ
ース層、コレクタ層がこの順に堆積された、いわゆるコ
レクタアップ構造の半導体装置においても同様に適用す
ることができる。
４、ベース層１６、エミッタ層１８がこの順にＩｎＰ基
板１０上に形成された構造の半導体装置に本発明を適用
した場合を示したが、ＩｎＰ基板上に、エミッタ層、ベ
ース層、コレクタ層がこの順に堆積された、いわゆるコ
レクタアップ構造の半導体装置においても同様に適用す
ることができる。
【００４８】第１実施形態による半導体装置の構造を、
コレクタアップ構造の半導体装置に適用した一例につい
て図１０を用いて説明する。半絶縁性ＩｎＰ基板４０上
には、ｎ+−ＩｎＧａＡｓ層（膜厚３５０ｎｍ、電子濃
度１×１０19ｃｍ-3）よりなるエミッタコンタクト層４
２が形成されている。エミッタコンタクト層４２上に
は、ｎ+−ＩｎＰ層（膜厚２５ｎｍ、電子濃度５×１０
18ｃｍ-3）よりなるエミッタコンタクト層４４が形成さ
れている。エミッタコンタクト層４４上には、ｎ−Ｉｎ
Ｐ層（膜厚５０ｎｍ、電子濃度３×１０ 17ｃｍ-3）より
なるエミッタ層４６が形成されている。エミッタ層４６
上には、ｐ+−ＩｎＧａＡｓ層（膜厚３０ｎｍ、ホール
濃度１×１０19ｃｍ-3）よりなるベース層４８が形成さ
れている。ベース層４８上には、ｉ−ＩｎＧａＡｓ層
（膜厚３００ｎｍ）よりなるコレクタ層５０が形成され
ている。コレクタ層５０上には、ｎ+−ＩｎＧａＡｓ層
（膜厚５０ｎｍ、電子濃度１×１０19ｃｍ-3）よりなる
コレクタコンタクト層５２が形成されている。コレクタ
コンタクト層５２上には、ＷＳｉ膜よりなるコレクタ電
極５４が形成されている。コレクタコンタクト層５２、
コレクタ層５０はメサ型に加工されており、コレクタメ
サの側壁にはＳｉＮ膜よりなるサイドウォール絶縁膜５
６が形成されている。また、露出したベース層４８上に
は、ｐ++−ＧａＡｓＳｂ層よりなるベース引き出し層５
８が形成されている。ベース引き出し層５８上には、ベ
ース電極６０が形成されている。また、ベース引き出し
層５８、ベース層４８、エミッタ層４６、エミッタコン
タクト層４４はメサ型に加工されており、露出したエミ
ッタコンタクト層４２上にはエミッタ電極６２が形成さ
れている。
コレクタアップ構造の半導体装置に適用した一例につい
て図１０を用いて説明する。半絶縁性ＩｎＰ基板４０上
には、ｎ+−ＩｎＧａＡｓ層（膜厚３５０ｎｍ、電子濃
度１×１０19ｃｍ-3）よりなるエミッタコンタクト層４
２が形成されている。エミッタコンタクト層４２上に
は、ｎ+−ＩｎＰ層（膜厚２５ｎｍ、電子濃度５×１０
18ｃｍ-3）よりなるエミッタコンタクト層４４が形成さ
れている。エミッタコンタクト層４４上には、ｎ−Ｉｎ
Ｐ層（膜厚５０ｎｍ、電子濃度３×１０ 17ｃｍ-3）より
なるエミッタ層４６が形成されている。エミッタ層４６
上には、ｐ+−ＩｎＧａＡｓ層（膜厚３０ｎｍ、ホール
濃度１×１０19ｃｍ-3）よりなるベース層４８が形成さ
れている。ベース層４８上には、ｉ−ＩｎＧａＡｓ層
（膜厚３００ｎｍ）よりなるコレクタ層５０が形成され
ている。コレクタ層５０上には、ｎ+−ＩｎＧａＡｓ層
（膜厚５０ｎｍ、電子濃度１×１０19ｃｍ-3）よりなる
コレクタコンタクト層５２が形成されている。コレクタ
コンタクト層５２上には、ＷＳｉ膜よりなるコレクタ電
極５４が形成されている。コレクタコンタクト層５２、
コレクタ層５０はメサ型に加工されており、コレクタメ
サの側壁にはＳｉＮ膜よりなるサイドウォール絶縁膜５
６が形成されている。また、露出したベース層４８上に
は、ｐ++−ＧａＡｓＳｂ層よりなるベース引き出し層５
８が形成されている。ベース引き出し層５８上には、ベ
ース電極６０が形成されている。また、ベース引き出し
層５８、ベース層４８、エミッタ層４６、エミッタコン
タクト層４４はメサ型に加工されており、露出したエミ
ッタコンタクト層４２上にはエミッタ電極６２が形成さ
れている。
【００４９】このようにしてコレクタアップ構造のＩｎ
Ｐ／ＩｎＧａＡｓ系ＨＢＴを構成することにより、コレ
クタアップ構造の半導体装置の場合にもベース抵抗ＲB
を低減することができる。なお、図１０に示す半導体装
置は、第１実施形態による半導体装置の構造をコレクタ
アップ構造の半導体装置に適用した場合であるが、同様
に、第２及び第３実施形態による半導体装置の構造をコ
レクタアップ構造の半導体装置に適用することもでき
る。
Ｐ／ＩｎＧａＡｓ系ＨＢＴを構成することにより、コレ
クタアップ構造の半導体装置の場合にもベース抵抗ＲB
を低減することができる。なお、図１０に示す半導体装
置は、第１実施形態による半導体装置の構造をコレクタ
アップ構造の半導体装置に適用した場合であるが、同様
に、第２及び第３実施形態による半導体装置の構造をコ
レクタアップ構造の半導体装置に適用することもでき
る。
【００５０】また、上記実施形態では、ベース層１６、
４８としてｐ+−ＩｎＧａＡｓ層を用いた場合の水素パ
ッシベーションの問題を主体に説明したが、ベース引き
出し層３０、５８を設けることによるベース抵抗ＲBの
低減効果は、ベース層１６、４８にｐ+−ＩｎＧａＡｓ
層以外の層を適用する半導体装置においても極めて有効
である。したがって、ベース層として、低抵抗化が容易
であるＧａＡｓＳｂ層を適用する場合であっても、ベー
ス引き出し層３０、５８を設けることによって更にベー
ス抵抗ＲBを低減することができる。また、ＩｎＰ／Ｉ
ｎＧａＡｓ系のＨＢＴのみならず、ＧａＡｓ系のＨＢＴ
においても同様の構造を適用することができる。
４８としてｐ+−ＩｎＧａＡｓ層を用いた場合の水素パ
ッシベーションの問題を主体に説明したが、ベース引き
出し層３０、５８を設けることによるベース抵抗ＲBの
低減効果は、ベース層１６、４８にｐ+−ＩｎＧａＡｓ
層以外の層を適用する半導体装置においても極めて有効
である。したがって、ベース層として、低抵抗化が容易
であるＧａＡｓＳｂ層を適用する場合であっても、ベー
ス引き出し層３０、５８を設けることによって更にベー
ス抵抗ＲBを低減することができる。また、ＩｎＰ／Ｉ
ｎＧａＡｓ系のＨＢＴのみならず、ＧａＡｓ系のＨＢＴ
においても同様の構造を適用することができる。
【００５１】また、ベース引き出し層３０、５８として
用いる膜は必ずしもｐ++−ＧａＡｓＳｂ層である必要は
ない。すなわち、ベース引き出し層としては、ベース層
又はコレクタ層若しくはエミッタ層上にエピタキシャル
成長することが可能であり、ベース抵抗ＲBを低減しう
る材料であれば、如何なる半導体層であってもよい。例
えば、ＧａＩｎＡｓＳｂ層を適用することができる。
用いる膜は必ずしもｐ++−ＧａＡｓＳｂ層である必要は
ない。すなわち、ベース引き出し層としては、ベース層
又はコレクタ層若しくはエミッタ層上にエピタキシャル
成長することが可能であり、ベース抵抗ＲBを低減しう
る材料であれば、如何なる半導体層であってもよい。例
えば、ＧａＩｎＡｓＳｂ層を適用することができる。
【００５２】また、上記実施形態では、ベース層及びコ
レクタ層にＩｎＧａＡｓ層を用いたシングルヘテロ構造
のバイポーラトランジスタに適用した例を示したが、コ
レクタ層にＩｎＰ層或いはＩｎＧａＡｓＰ層を用いたダ
ブルへテロ構造のバイポーラトランジスタにも同様に適
用することができる。また、ベース層１６、４８に、Ｉ
ｎxＧａ1ーxＡｓとして、組成比ｘを徐々に変化した傾斜
組成のベース層を用いた場合にも同様に適用することが
できる。
レクタ層にＩｎＧａＡｓ層を用いたシングルヘテロ構造
のバイポーラトランジスタに適用した例を示したが、コ
レクタ層にＩｎＰ層或いはＩｎＧａＡｓＰ層を用いたダ
ブルへテロ構造のバイポーラトランジスタにも同様に適
用することができる。また、ベース層１６、４８に、Ｉ
ｎxＧａ1ーxＡｓとして、組成比ｘを徐々に変化した傾斜
組成のベース層を用いた場合にも同様に適用することが
できる。
【００５３】
【発明の効果】以上の通り、本発明によれば、コレクタ
層と、コレクタ層に一方の面が接続された炭素ドープの
ＩｎＧａＡｓ層よりなるベース層と、ベース層の他方の
面に接続されたＩｎＰ層よりなるエミッタ層と、ベース
層に電気的に接続された炭素ドープのＧａＡｓＳｂ層よ
りなるベース引き出し層と、ベース引き出し層上に形成
されたベース電極とにより半導体装置を構成するので、
ベース抵抗ＲBを大幅に低減することができる。これに
より、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴにおける最大発
信周波数ｆmaxを向上することができる。また、炭素ド
ープの半導体層を用いることにより、半導体装置の信頼
性を向上することができる。
層と、コレクタ層に一方の面が接続された炭素ドープの
ＩｎＧａＡｓ層よりなるベース層と、ベース層の他方の
面に接続されたＩｎＰ層よりなるエミッタ層と、ベース
層に電気的に接続された炭素ドープのＧａＡｓＳｂ層よ
りなるベース引き出し層と、ベース引き出し層上に形成
されたベース電極とにより半導体装置を構成するので、
ベース抵抗ＲBを大幅に低減することができる。これに
より、ＩｎＰ／ＩｎＧａＡｓ系のＨＢＴにおける最大発
信周波数ｆmaxを向上することができる。また、炭素ド
ープの半導体層を用いることにより、半導体装置の信頼
性を向上することができる。
【００５４】また、半導体基板上に、第１の半導体層を
形成する第１の半導体層形成工程と、第１の半導体層上
に、炭素ドープのＩｎＧａＡｓ層よりなるベース層を形
成するベース層形成工程と、ベース層上に、第２の半導
体層を形成する第２の半導体層形成工程と、第２の半導
体層をメサ型にパターニングするパターニング工程と、
第２の半導体層をパターニングすることにより露出した
ベース層上に、ベース引き出し層を形成するベース引き
出し層形成工程と、ベース引き出し層上にベース電極を
形成するベース電極形成工程とにより半導体装置を製造
することにより、ベース抵抗ＲBを大幅に低減すること
ができる。これにより、ＩｎＰ／ＩｎＧａＡｓ系のＨＢ
Ｔにおける最大発信周波数ｆmaxを向上することができ
る。また、炭素ドープの半導体層を用いることにより、
半導体装置の信頼性を向上することができる。
形成する第１の半導体層形成工程と、第１の半導体層上
に、炭素ドープのＩｎＧａＡｓ層よりなるベース層を形
成するベース層形成工程と、ベース層上に、第２の半導
体層を形成する第２の半導体層形成工程と、第２の半導
体層をメサ型にパターニングするパターニング工程と、
第２の半導体層をパターニングすることにより露出した
ベース層上に、ベース引き出し層を形成するベース引き
出し層形成工程と、ベース引き出し層上にベース電極を
形成するベース電極形成工程とにより半導体装置を製造
することにより、ベース抵抗ＲBを大幅に低減すること
ができる。これにより、ＩｎＰ／ＩｎＧａＡｓ系のＨＢ
Ｔにおける最大発信周波数ｆmaxを向上することができ
る。また、炭素ドープの半導体層を用いることにより、
半導体装置の信頼性を向上することができる。
【図１】本発明の第１実施形態による半導体装置の構造
を示す概略断面図である。
を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
【図４】本発明の第２実施形態による半導体装置の構造
を示す概略断面図である。
を示す概略断面図である。
【図５】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図６】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
【図７】本発明の第３実施形態による半導体装置の構造
を示す概略断面図である。
を示す概略断面図である。
【図８】本発明の第３実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図９】本発明の第３実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
【図１０】本発明の第１実施形態の変形例による半導体
装置の構造を示す概略断面図である。
装置の構造を示す概略断面図である。
【図１１】従来の半導体装置の構造を示す概略断面図で
ある。
ある。
１０…ＩｎＰ基板 １２…コレクタコンタクト層 １４…コレクタ層 １６…ベース層 １８…エミッタ層 ２０…エミッタコンタクト層 ２２…エミッタコンタクト層 ２４…ＷＳｉ膜 ２６…エミッタ電極 ２８…サイドウォール絶縁膜 ３０…ベース引き出し層 ３２…ベース電極 ３４…レジストマスク ３６…コレクタ電極 ３８…表面保護膜 ４０…ＩｎＰ基板 ４２…エミッタコンタクト層 ４４…エミッタコンタクト層 ４６…エミッタ層 ４８…ベース層 ５０…コレクタ層 ５２…コレクタコンタクト層 ５４…コレクタ電極 ５６…サイドウォール絶縁膜 ５８…ベース引き出し層 ６０…ベース電極 ６２…エミッタ電極 １００…ＩｎＰ基板 １０２…コレクタコンタクト層 １０４…コレクタ層 １０６…ベース層 １０８…エミッタ層 １１０…エミッタコンタクト層 １１２…エミッタ電極 １１６…ベース電極 １１８…コレクタ電極
Claims (15)
- 【請求項１】 コレクタ層と、 前記コレクタ層に一方の面が接続された炭素ドープのＩ
ｎＧａＡｓ層よりなるベース層と、 前記ベース層の他方の面に接続されたＩｎＰ層よりなる
エミッタ層と、 前記ベース層に電気的に接続された炭素ドープのＧａＡ
ｓＳｂ層よりなるベース引き出し層と、 前記ベース引き出し層上に形成されたベース電極とを有
することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記ベース引き出し層は、前記ベース層の一方の面上又
は他方の面上に形成されていることを特徴とする半導体
装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記ベース引き出し層は、前記ベース層と接続された前
記コレクタ層の面上又は前記ベース層と接続された前記
エミッタ層の面上に形成されており、その側面が前記ベ
ース層の側面に接続されていることを特徴とする半導体
装置。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
半導体装置において、 前記ベース電極が形成された面の前記ベース引き出し層
上に、前記ベース引き出し層を保護する表面保護層を更
に有することを特徴とする半導体装置。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
半導体装置において、 前記ベース引き出し層は、前記炭素ドープのＧａＡｓＳ
ｂ層に代えて、炭素ドープのＧａＩｎＡｓＳｂ層により
形成されていることを特徴とする半導体装置。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
半導体装置において、 前記ベース層は、前記炭素ドープのＩｎＧａＡｓ層に代
えて、炭素ドープのＧａＡｓＳｂ層により形成されてい
ることを特徴とする半導体装置。 - 【請求項７】 請求項１乃至６のいずれか１項に記載の
半導体装置において、 前記ベース引き出し層中の不純物濃度は、１×１０20ｃ
ｍ-3以上であることを特徴とする半導体装置。 - 【請求項８】 半導体基板上に、第１の半導体層を形成
する第１の半導体層形成工程と、 前記第１の半導体層上に、炭素ドープのＩｎＧａＡｓ層
よりなるベース層を形成するベース層形成工程と、 前記ベース層上に、第２の半導体層を形成する第２の半
導体層形成工程と、 前記第２の半導体層をメサ型にパターニングするパター
ニング工程と、 前記第２の半導体層をパターニングすることにより露出
した前記ベース層上に、ベース引き出し層を形成するベ
ース引き出し層形成工程と、 前記ベース引き出し層上にベース電極を形成するベース
電極形成工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 前記第２の半導体層パターニング工程工程の後に、前記
第２の半導体層をパターニングすることにより露出した
領域の前記ベース層を除去するベース層除去工程を更に
有し、 前記ベース引き出し層形成工程では、前記ベース層を除
去することにより露出した前記第１の半導体層上に、側
面において前記ベース層に接続された前記ベース引き出
し層を形成することを特徴とする半導体装置の製造方
法。 - 【請求項１０】 請求項８又は９記載の半導体装置の製
造方法において、 前記ベース引き出し層形成工程では、前記ベース層を構
成する材料と格子整合する材料により前記ベース引き出
し層を形成することを特徴とする半導体装置の製造方
法。 - 【請求項１１】 請求項８乃至１０のいずれか１項に記
載の半導体装置の製造方法において、 前記ベース引き出し層形成工程では、炭素ドープのＧａ
ＡｓＳｂ層又は炭素ドープのＧａＩｎＡｓＳｂ層よりな
る前記ベース引き出し層を形成することを特徴とする半
導体装置の製造方法。 - 【請求項１２】 請求項８乃至１１のいずれか１項に記
載の半導体装置の製造方法において、 前記ベース引き出し層形成工程の前に、前記ベース層中
の水素を脱離するための熱処理工程を更に有することを
特徴とする半導体装置の製造方法。 - 【請求項１３】 請求項８乃至１２のいずれか１項に記
載の半導体装置の製造方法において、 前記パターニング工程の後に、前記第２の半導体層より
なるメサの側壁にサイドウォール絶縁膜を形成するサイ
ドウォール絶縁膜形成工程を更に有することを特徴とす
る半導体装置の製造方法。 - 【請求項１４】 請求項８乃至１３のいずれか１項に記
載の半導体装置の製造方法において、 前記ベース引き出し層形成工程の後に、前記ベース引き
出し層上に前記ベース引き出し層を保護する表面保護層
を形成する表面保護層形成工程を更に有することを特徴
とする半導体装置の製造方法。 - 【請求項１５】 請求項８乃至１４のいずれか１項に記
載の半導体装置の製造方法において、 前記第１の半導体層又は前記第２の半導体層は、ＩｎＰ
層よりなるエミッタ層であることを特徴とする半導体装
置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11846698A JP3628873B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置及びその製造方法 |
| US09/191,543 US6399971B1 (en) | 1998-04-28 | 1998-11-13 | Semiconductor device and method for fabricating the same |
| US10/092,526 US20020090789A1 (en) | 1998-04-28 | 2002-03-08 | Semiconductor device and method for fabricating the same |
| US11/508,152 US20060284213A1 (en) | 1998-04-28 | 2006-08-23 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11846698A JP3628873B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312685A true JPH11312685A (ja) | 1999-11-09 |
| JP3628873B2 JP3628873B2 (ja) | 2005-03-16 |
Family
ID=14737372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11846698A Expired - Fee Related JP3628873B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6399971B1 (ja) |
| JP (1) | JP3628873B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002061821A3 (en) * | 2001-01-08 | 2003-05-01 | Kopin Corp | Method of preparing indium phosphide heterojunction bipolar transistors |
| WO2003056629A1 (en) * | 2002-01-03 | 2003-07-10 | Qinetiq Limited | Wide bandgap bipolar transistors |
| US6670654B2 (en) | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| US6750480B2 (en) | 2000-11-27 | 2004-06-15 | Kopin Corporation | Bipolar transistor with lattice matched base layer |
| US6847060B2 (en) | 2000-11-27 | 2005-01-25 | Kopin Corporation | Bipolar transistor with graded base layer |
| JP2006237037A (ja) * | 2005-02-22 | 2006-09-07 | Nikko Kinzoku Kk | 化合物半導体エピタキシャル結晶及びその成長方法 |
| JP2007512687A (ja) * | 2003-11-17 | 2007-05-17 | インテル コーポレイション | 改善された外部ベース領域を備えたバイポーラ接合形トランジスタ及びその製造方法 |
| US7345327B2 (en) | 2000-11-27 | 2008-03-18 | Kopin Corporation | Bipolar transistor |
| US7566948B2 (en) | 2004-10-20 | 2009-07-28 | Kopin Corporation | Bipolar transistor with enhanced base transport |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670653B1 (en) * | 1999-07-30 | 2003-12-30 | Hrl Laboratories, Llc | InP collector InGaAsSb base DHBT device and method of forming same |
| US6762480B2 (en) * | 2001-02-27 | 2004-07-13 | Agilent Technologies, Inc. | Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain |
| US6525349B2 (en) * | 2001-06-18 | 2003-02-25 | Epiworks, Inc. | Heterojunction bipolar transistor with tensile graded carbon-doped base layer grown by MOCVD |
| US7132701B1 (en) | 2001-07-27 | 2006-11-07 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
| US6822995B2 (en) * | 2002-02-21 | 2004-11-23 | Finisar Corporation | GaAs/AI(Ga)As distributed bragg reflector on InP |
| US7295586B2 (en) * | 2002-02-21 | 2007-11-13 | Finisar Corporation | Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs |
| US6873029B2 (en) * | 2003-02-10 | 2005-03-29 | Vitesse Semiconductor Corporation | Self-aligned bipolar transistor |
| US6888179B2 (en) | 2003-04-17 | 2005-05-03 | Bae Systems Information And Electronic Systems Integration Inc | GaAs substrate with Sb buffering for high in devices |
| DE10318422B4 (de) * | 2003-04-23 | 2006-08-10 | Infineon Technologies Ag | Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben |
| US6858887B1 (en) * | 2003-07-30 | 2005-02-22 | Innovative Technology Licensing Llc | BJT device configuration and fabrication method with reduced emitter width |
| US20050069227A1 (en) * | 2003-09-29 | 2005-03-31 | Mark Steele | Flexible package having integrated slit member |
| JP3853341B2 (ja) * | 2003-11-28 | 2006-12-06 | シャープ株式会社 | バイポーラトランジスタ |
| US20070248111A1 (en) * | 2006-04-24 | 2007-10-25 | Shaw Mark E | System and method for clearing information in a stalled output queue of a crossbar |
| US20080217742A1 (en) * | 2007-03-09 | 2008-09-11 | International Business Machines Corporation | Tailored bipolar transistor doping profile for improved reliability |
| US8476675B2 (en) * | 2008-02-28 | 2013-07-02 | Nxp B.V. | Semiconductor device and method of manufacture thereof |
| US7972936B1 (en) * | 2009-02-03 | 2011-07-05 | Hrl Laboratories, Llc | Method of fabrication of heterogeneous integrated circuits and devices thereof |
| US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
| US9755060B2 (en) * | 2015-06-11 | 2017-09-05 | Opel Solar, Inc. | Fabrication methodology for optoelectronic integrated circuits |
| US10411101B1 (en) | 2018-07-30 | 2019-09-10 | International Business Machines Corporation | P-N junction based devices with single species impurity for P-type and N-type doping |
| US10916642B2 (en) * | 2019-04-18 | 2021-02-09 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistor with emitter base junction oxide interface |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821082A (en) * | 1987-10-30 | 1989-04-11 | International Business Machines Corporation | Heterojunction bipolar transistor with substantially aligned energy levels |
| JP3282115B2 (ja) | 1992-05-18 | 2002-05-13 | 日本電信電話株式会社 | ヘテロ接合トランジスタ |
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
| US5481120A (en) * | 1992-12-28 | 1996-01-02 | Hitachi, Ltd. | Semiconductor device and its fabrication method |
| JP2771423B2 (ja) * | 1993-05-20 | 1998-07-02 | 日本電気株式会社 | バイポーラトランジスタ |
| EP0715357A1 (en) * | 1994-11-30 | 1996-06-05 | Rockwell International Corporation | Carbon-doped GaAsSb semiconductor |
| US5949097A (en) * | 1995-03-17 | 1999-09-07 | Hitachi, Ltd. | Semiconductor device, method for manufacturing same, communication system and electric circuit system |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| JP3545503B2 (ja) * | 1995-08-11 | 2004-07-21 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
-
1998
- 1998-04-28 JP JP11846698A patent/JP3628873B2/ja not_active Expired - Fee Related
- 1998-11-13 US US09/191,543 patent/US6399971B1/en not_active Expired - Lifetime
-
2002
- 2002-03-08 US US10/092,526 patent/US20020090789A1/en not_active Abandoned
-
2006
- 2006-08-23 US US11/508,152 patent/US20060284213A1/en not_active Abandoned
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847060B2 (en) | 2000-11-27 | 2005-01-25 | Kopin Corporation | Bipolar transistor with graded base layer |
| US7345327B2 (en) | 2000-11-27 | 2008-03-18 | Kopin Corporation | Bipolar transistor |
| US7186624B2 (en) | 2000-11-27 | 2007-03-06 | Kopin Corporation | Bipolar transistor with lattice matched base layer |
| US6750480B2 (en) | 2000-11-27 | 2004-06-15 | Kopin Corporation | Bipolar transistor with lattice matched base layer |
| US7115466B2 (en) | 2000-11-27 | 2006-10-03 | Kopin Corporation | Bipolar transistor with graded base layer |
| US6800879B2 (en) | 2001-01-08 | 2004-10-05 | Kopin Corporation | Method of preparing indium phosphide heterojunction bipolar transistors |
| WO2002061821A3 (en) * | 2001-01-08 | 2003-05-01 | Kopin Corp | Method of preparing indium phosphide heterojunction bipolar transistors |
| US6989581B2 (en) | 2002-01-03 | 2006-01-24 | Qinetiq Limited | Wide band gap bipolar transistor with reduced thermal runaway |
| WO2003056629A1 (en) * | 2002-01-03 | 2003-07-10 | Qinetiq Limited | Wide bandgap bipolar transistors |
| US7138669B2 (en) | 2002-01-09 | 2006-11-21 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| US6670654B2 (en) | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| US7202136B2 (en) | 2002-01-09 | 2007-04-10 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| JP2007512687A (ja) * | 2003-11-17 | 2007-05-17 | インテル コーポレイション | 改善された外部ベース領域を備えたバイポーラ接合形トランジスタ及びその製造方法 |
| US7566948B2 (en) | 2004-10-20 | 2009-07-28 | Kopin Corporation | Bipolar transistor with enhanced base transport |
| US7872330B2 (en) | 2004-10-20 | 2011-01-18 | Kopin Corporation | Bipolar transistor with enhanced base transport |
| JP2006237037A (ja) * | 2005-02-22 | 2006-09-07 | Nikko Kinzoku Kk | 化合物半導体エピタキシャル結晶及びその成長方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020090789A1 (en) | 2002-07-11 |
| US6399971B1 (en) | 2002-06-04 |
| US20060284213A1 (en) | 2006-12-21 |
| JP3628873B2 (ja) | 2005-03-16 |
| US20020027232A1 (en) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
| US5166081A (en) | Method of producing a bipolar transistor | |
| TW569452B (en) | Method and structure for a heterojunction bipolar transistor | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| US5242843A (en) | Method for making a heterojunction bipolar transistor with improved high frequency response | |
| US20030107051A1 (en) | Super self -aligned heterojunction biplar transistor and its manufacturing method | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JP3349267B2 (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP2002261271A (ja) | 半導体装置及びその製造方法 | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2000058557A (ja) | ヘテロバイポ―ラトランジスタの作製方法及び該作製方法により作製されたヘテロバイポ―ラトランジスタ | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2006186235A (ja) | 半導体装置及びその製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| CN115995487A (zh) | 异质接面双载子晶体管 | |
| JPH10284505A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |