CN116230758A - 异质结双极晶体管结构及其形成方法 - Google Patents
异质结双极晶体管结构及其形成方法 Download PDFInfo
- Publication number
- CN116230758A CN116230758A CN202310503408.XA CN202310503408A CN116230758A CN 116230758 A CN116230758 A CN 116230758A CN 202310503408 A CN202310503408 A CN 202310503408A CN 116230758 A CN116230758 A CN 116230758A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- base
- collector
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000002161 passivation Methods 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 582
- 150000002500 ions Chemical class 0.000 claims description 92
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 239000007772 electrode material Substances 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- -1 hydrogen ions Chemical class 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种异质结双极晶体管结构及其形成方法，涉及半导体制造技术领域，其中结构包括：基底；位于基底上的集电层、基层及若干发射层；位于发射层上的发射层电极；位于集电层部分表面、基层部分表面、发射层表面和发射层电极部分表面的钝化结构；基层电极，包括端部、若干指部和若干连接部，端部位于集电层上的钝化结构上；位于集电层上的若干集电层电极，集电层电极与集电层电连接。基层电极的端部位于集电层上方，可以有效减小基层的面积，进而减小基层与集电层之间形成的PN结的面积，减小形成的寄生电容，提升器件结构的性能。另外，由于基层中去除了为基层电极的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种异质结双极晶体管结构及其形成方法。
背景技术
随着社会的发展以及现代通信对高频带下高性能和低成本的RF组件的需求，传统的硅材料器件无法满足这些性能上新的要求。由于异质结双极晶体管（Hetero-junctionBipolar Transistor，简称HBT）的高频性能大大优于硅双极晶体管，而与硅工艺的兼容性又使其具有硅的低价格，因此砷化镓技术获得了长足的进展，砷化镓HBT技术已成为RF集成电路市场的主流技术之一，并对现代通信技术的发展产生了深远的影响。
然而，现有的异质结双极晶体管结构仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种异质结双极晶体管结构及其形成方法，提高器件的利用效率及减少寄生电容。
为解决上述问题，本发明提供一种异质结双极晶体管结构，包括：基底；位于所述基底上的集电层、位于所述集电层上的基层、以及位于所述基层上的若干发射层，若干所述发射层沿第一方向平行排布；位于所述发射层上的发射层电极；位于所述集电层部分表面、所述基层部分表面、所述发射层表面和所述发射层电极部分表面的钝化结构，所述钝化结构暴露出所述发射层电极的部分顶部表面、相邻所述发射层之间的所述基层的部分顶部表面、以及所述集电层的部分顶部表面；基层电极，所述基层电极包括端部、若干指部和若干连接部，若干所述指部通过若干所述连接部与所述端部连接，且若干所述指部分别与暴露出的所述基层电连接，所述连接部位于所述钝化结构上，且所述集电层和所述连接部分别位于所述钝化结构两侧，所述端部位于所述集电层上的所述钝化结构上；位于暴露出的所述集电层上的若干集电层电极，所述集电层电极与所述集电层电连接。
可选的，所述钝化结构包括：位于所述发射层表面、所述发射层电极部分表面和所述基层部分表面的第一钝化层，所述第一钝化层暴露出所述发射层电极的部分顶部表面、以及相邻所述发射层之间的所述基层的部分顶部表面；位于所述集电层部分表面、所述基层部分表面和所述第一钝化层的表面的第二钝化层，所述第二钝化层暴露出所述集电层的部分顶部表面。
可选的，所述连接部位于所述第二钝化层上，且所述集电层和所述连接部分别位于所述第二钝化层两侧；所述端部位于所述集电层上的所述第二钝化层上。
可选的，所述发射层电极采用单层金属结构或多层金属结构。
可选的，位于所述集电层内的隔离区，所述隔离区内具有注入的粒子。
可选的，还包括：位于所述第二钝化层的表面、所述基层电极的部分表面、以及所述集电层电极的部分表面的第三钝化层，且所述第三钝化层暴露出所述基层电极的端部的顶部表面、所述集电层电极的顶部表面以及所述发射层电极的顶部表面；互连金属层，所述互连金属层分别与暴露出的所述发射层电极的表面、暴露出的所述基层电极的端部的表面、以及暴露出的所述集电层电极的表面电连接。
可选的，所述互连金属层包括相互分立的第一互连部、第二互连部和第三互连部，所述第一互连部与暴露出的所述发射层电极的表面电连接，所述第二互连部与暴露出的所述基层电极的端部的表面电连接，所述第三互连部与暴露出的所述集电层电极的表面电连接。
可选的，所述集电层内掺杂有第一离子；所述基层内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
可选的，所述发射层内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
相应的，本发明技术方案中还提供一种异质结双极晶体管结构的形成方法，包括：提供衬底，所述衬底包括基底、位于所述基底上的初始集电层、位于所述初始集电层上的初始基层、以及位于所述初始基层上的初始发射层；在所述初始发射层上形成若干发射层电极，若干所述发射层电极覆盖所述初始发射层的部分顶部表面，若干所述发射层电极沿第一方向平行排布；以若干所述发射层电极为掩膜刻蚀所述初始发射层，直至暴露出所述初始基层的顶部表面为止，以使所述初始发射层形成若干发射层；在所述初始基层、若干所述发射层和若干所述发射层电极的表面形成第一钝化材料层；在所述初始基层上选定保留区，若干所述发射层和若干所述发射层电极位于所述保留区上，且在位于所述保留区的所述第一钝化材料层上形成第一掩膜层，所述第一掩膜层覆盖位于所述保留区的所述第一钝化材料层；以所述第一掩膜层为掩膜，对所述初始基层、所述初始集电层和所述第一钝化材料层进行刻蚀处理，分别形成基层、集电层和第一钝化层；在所述集电层、所述基层和所述第一钝化层的表面形成第二钝化层；对所述第一钝化层和所述第二钝化层进行刻蚀处理，暴露出若干所述发射层电极的顶部表面、以及相邻所述发射层之间的所述基层的顶部表面；形成基层电极，所述基层电极包括端部、若干指部和若干连接部，若干所述指部通过若干所述连接部与所述端部连接，且若干所述指部分别与暴露出的所述基层电连接，所述连接部位于所述第二钝化层上，且所述集电层和所述连接部分别位于所述第二钝化层两侧，所述端部位于所述集电层上的所述第二钝化层上；在暴露出的所述集电层上形成若干集电层电极，所述集电层电极与所述集电层电连接。
可选的，在所述初始发射层上形成若干发射层电极的方法包括：在所述初始发射层上形成第一光刻胶层，所述第一光刻胶层暴露出部分所述初始发射层的顶部表面；采用蒸镀工艺在暴露出的所述初始发射层的顶部表面、以及所述第一光刻胶层的表面形成发射层电极材料层；采用剥离工艺去除位于所述第一光刻胶层上的所述发射层电极材料层、以及所述第一光刻胶层，形成若干所述发射层电极。
可选的，在形成所述基层和所述集电层之后，且在形成所述第二钝化层之前，还包括：在所述集电层内形成隔离区。
可选的，在所述集电层内形成所述隔离区的方法包括：在所述集电层上选定功能区，所述基层、若干所述发射层和若干所述发射层电极位于所述功能区内；在位于所述功能区的所述集电极层上形成第二掩膜层，所述第二掩膜层覆盖部分所述集电层、若干所述发射层和若干所述发射层电极；以所述第二掩膜层为掩膜，对暴露出的所述集电层进行粒子的注入处理，在所述集电层内形成所述隔离区。
可选的，在形成所述集电层电极之后，还包括：在暴露出的所述第二钝化层的表面、所述基层电极的部分表面、以及所述集电层电极的部分表面形成第三钝化层，且所述第三钝化层暴露出所述基层电极的端部的顶部表面、所述集电层电极的顶部表面以及所述发射层电极的顶部表面；形成互连金属层，所述互连金属层分别与暴露出的所述发射层电极的表面、暴露出的所述基层电极的端部的表面、以及暴露出的所述集电层电极的表面电连接。
可选的，形成所述互连金属层的方法包括：形成相互分立的第一互连部、第二互连部和第三互连部，所述第一互连部与暴露出的所述发射层电极的表面电连接，所述第二互连部与暴露出的所述基层电极的端部的表面电连接，所述第三互连部与暴露出的所述集电层电极的表面电连接。
可选的，所述集电层内掺杂有第一离子；所述基层内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
可选的，所述发射层内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的异质结双极晶体管结构中，所述基层电极的端部位于所述集电层上方，可以有效减小所述基层的面积，进而减小所述基层与所述集电层之间形成的PN结的面积，使得器件结构工作时，在所述基层和所述集电层之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。另外，由于所述基层中去除了为所述基层电极的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
本发明的技术方案的异质结双极晶体管结构的形成方法中，通过将所述基层电极的端部形成在所述保留区外部的所述集电层上方，可以有效减小所述基层的面积，进而减小所述基层与所述集电层之间形成的PN结的面积，使得器件结构工作时，在所述基层和所述集电层之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。另外，由于所述基层中去除了为所述基层电极的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
附图说明
图1至图3是一种异质结双极晶体管结构的结构示意图；
图4至图25是本发明实施例中异质结双极晶体管结构的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有的异质结双极晶体管结构仍存在诸多问题。以下将结合附图进行具体说明。
图1至图3是一种异质结双极晶体管结构的结构示意图。
请参考图1至图3，图2是图1中沿A-A线截面示意图，图3是图1中沿B-B线截面示意图，一种异质结双极晶体管结构，包括：基底100；位于所述基底100上的集电层101、位于所述集电层101上的基层102、以及位于所述基层102上的若干发射层103，若干所述发射层103沿第一方向X平行排布；位于所述发射层103上的发射层电极104；位于所述基层102部分表面、所述发射层103表面和所述发射层电极104部分表面的第一钝化层105，所述第一钝化层105暴露出所述发射层电极104的部分顶部表面、以及相邻所述发射层103之间及一侧的所述基层102的部分顶部表面；基层电极106，所述基层电极包括端部106b、若干指部106a和若干连接部106c，若干所述指部106a通过若干所述连接部106c与所述端部106b连接，且若干所述指部106a分别与暴露出的所述基层102电连接，所述端部106b和所述连接部103c位于所述基层102上，且与所述基层102电连接；位于所述集电层101上的若干集电层电极107，所述集电层电极107与所述集电层101电连接。
在本实施例中，由于所述基层电极106的端部位于所述基层102上，使得所述基层102需要更大的面积以供所述基层电极106的端部放置。然而，当所述基层102的面积较大时，使得所述基层102与所述集电层101之间的接触面积增大。由于所述基层102内掺杂的离子和所述集电层101内掺杂的离子的电学类型相反，当所述基层102和所述集电层101之间的接触面积较大，使得在所述基层102和所述集电层101的接触面上形成面积较大的PN结。当器件结构工作时，PN结的中间会形成空间电荷区域，而P极和N极则等同于两个电极，当PN结的面积越大，对应形成的寄生电容也越大，进而影响器件结构的性能。另外，所述基层102额外提供所述基层电极106的端部106b放置的区域并不贡献电流，使得器件的利用效率较低。
在此基础上，本发明提供一种异质结双极晶体管结构及其形成方法，通过将所述基层电极的端部形成在所述保留区外部的所述集电层上，可以有效减小所述基层的面积，进而减小所述基层与所述集电层之间形成的PN结的面积，使得器件结构工作时，在所述基层和所述集电层之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。另外，由于所述基层中去除了为所述基层电极的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图4至图25是本发明实施例的异质结双极晶体管结构的形成方法的各步骤结构示意图。
请参考图4，提供衬底，所述衬底包括基底200、位于所述基底200上的初始集电层201、位于所述初始集电层201上的初始基层202、以及位于所述初始基层202上的初始发射层203。
在本实施例中，所述基底200的材料为硅。
在其他实施例中，所述基底的材料包括碳化硅、硅锗、III-Ⅴ族元素构成的多元半导体材料、绝缘体上硅（SOI）或者绝缘体上锗（GOI）。其中，III-，族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图5和图6，图6是图5中沿A-A线截面示意图，在所述初始发射层203上形成若干发射层电极204，若干所述发射层电极204覆盖所述初始发射层203的部分顶部表面，若干所述发射层电极204沿第一方向X平行排布。
在本实施例中，在所述初始发射层203上形成若干发射层电极204的方法包括：在所述初始发射层203上形成第一光刻胶层（未图示），所述第一光刻胶层暴露出部分所述初始发射层203的顶部表面；采用蒸镀工艺在暴露出的所述初始发射层203的顶部表面、以及所述第一光刻胶层的表面形成发射层电极材料层（未图示）；采用剥离工艺去除位于所述第一光刻胶层上的所述发射层电极材料层、以及所述第一光刻胶层，形成若干所述发射层电极204。
在本实施例中，所述发射层电极204与所述初始发射层203为欧姆接触。
在本实施例中，所述发射层电极204采用多层金属结构，所述发射层电极204为依次层叠的钛（Ti）膜、铂（Pt）膜、钛（Ti）膜、铂（Pt）膜、钛（Ti）膜的多层金属层。
在其他实施例中，所述发射层电极还可以为单层金属结构。
请参考图7，图7和图6的视图方向一致，以若干所述发射层电极204为掩膜刻蚀所述初始发射层203，直至暴露出所述初始基层202的顶部表面为止，以使所述初始发射层203形成若干发射层205。
在本实施例中，采用干法刻蚀工艺刻蚀所述初始发射层203。
在本实施例中，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氯气；刻蚀气体的流量为10sccm~500sccm：当刻蚀气体的流量大于500sccm时，刻蚀速率过快，容易刻蚀到所述初始发射层203下面的所述初始基层202，使得器件失效；当刻蚀气体小于10sccm时，所述初始发射层203底部材料容易刻蚀不尽，造成电子聚集，发热导致器件可靠性失效。
通过以所述发射层电极204为掩膜刻蚀所述初始发射层203，形成的所述发射层205的尺寸与所述发射层电极204的尺寸相同，能够有效提升所述发射层205与所述发射层电极204之间的电传导性和热传导性，进而提升器件结构的性能。
请参考图8，在所述初始基层202、若干所述发射层205和若干所述发射层电极204的表面形成第一钝化材料层206。
在本实施例中，所述第一钝化材料层206的材料采用氮化硅。
在本实施例中，所述第一钝化材料层206的形成工艺采用等离子体增强化学气相沉积工艺。
请参考图9和图10，图10是图9中沿C-C线截面示意图，在所述初始基层202上选定保留区，若干所述发射层205和若干所述发射层电极204位于所述保留区内，且在位于所述保留区的所述第一钝化材料层206上形成第一掩膜层207，所述第一掩膜层207覆盖位于所述保留区的所述第一钝化材料层206。
需要说明的是，在本实施例中，后续形成的基层由于不需要为基层电极的端部提供放置位置，因此所述保留区的选定可以与若干所述发射层205外围围成的整体轮廓保持一致或略大于即可。
请参考图11，图11和图10的视图方向一致，以所述第一掩膜层207为掩膜，对所述初始基层202、所述初始集电层201和所述第一钝化材料层206进行刻蚀处理，分别形成基层208、集电层209及第一钝化层218。
在本实施例中，所述集电层209内掺杂有第一离子；所述基层208内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
所述发射层205内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
在本实施例中，所述集电层209为掺杂浓度为1E16atoms/cm3的N型砷化镓（GaAs）；所述基层208为掺杂浓度为1E19atoms/cm3的P型砷化镓；所述发射层205为掺杂浓度为1E17atoms/cm3的N型砷化镓。
请继续参考图11，在本实施例中，在形成所述基层208和所述集电层209之后，去除所述第一掩膜层207。
请参考图12，在所述集电层209内形成隔离区210。
在本实施例中，在所述集电层209内形成所述隔离区210的方法包括：在所述集电层209上选定功能区，所述基层208、若干所述发射层205和若干所述发射层电极204位于所述功能区内；在所述功能区上形成第二掩膜层（未图示），所述第二掩膜层覆盖部分所述集电层209、若干所述发射层205和若干所述发射层电极204；以所述第二掩膜层为掩膜，对暴露出的所述集电层209进行粒子的注入处理，在所述集电层209内形成所述隔离区210。
在本实施例中，所述粒子包括：氢离子、氦离子或氩离子。
在本实施例中，通过形成所述隔离区210，可以有效防止形成的器件结构与其他区域的器件结构之间发生电性串接。
请参考图13，在暴露出的所述集电层209、所述基层208和所述第一钝化层218的表面形成第二钝化层211。
在本实施例中，所述第二钝化层211的材料采用氮化硅。
在本实施例中，所述第二钝化层211的形成工艺采用等离子体增强化学气相沉积工艺。
请参考图14至图16，图15是图14中沿D-D线截面示意图，图16是图14中沿E-E线截面示意图，对所述第一钝化层218和所述第二钝化层211进行刻蚀处理，暴露出若干所述发射层电极204的顶部表面、以及相邻所述发射层205之间的所述基层208的部分顶部表面。
在本实施例中，对所述第一钝化层218和所述第二钝化层211进行刻蚀处理的方法包括：在所述第二钝化层211上形成第三掩膜层（未图示），所述第三掩膜层暴露出所述第二钝化层211的部分顶部表面；以所述第三掩膜层为掩膜刻蚀所述第二钝化层211和所述第一钝化层218，直至暴露出若干所述发射层电极204的顶部表面和相邻所述发射层205之间的所述基层208的顶部表面为止。
请参考图17至图20，图18是图17中沿F-F线截面示意图，图19是图17中沿G-G线截面示意图，图20是图17中沿H-H线截面示意图，形成基层电极212，所述基层电极包括端部212b、若干指部212a和若干连接部212c，若干所述指部212a通过若干所述连接部212c与所述端部212b连接，且若干所述指部212a分别与暴露出的所述基层208电连接，所述连接部位212c于所述第二钝化层211上，且所述集电层209和所述连接部212c分别位于所述第二钝化层211两侧，所述端部212b位于所述集电层209上的所述第二钝化层211上。
在本实施例中，通过将所述基层电极212的端部212b形成在所述保留区外部的所述集电层209上方，可以有效减小所述基层208的面积，进而减小所述基层208与所述集电层209之间形成的PN结的面积，使得器件结构工作时，在所述基层208和所述集电层209之间形成的寄生电容减小，从而提高器件结构的射频增益（即为电流放大倍率）和截止频率（用于说明电路频率特性指标的特殊频率，即在当保持电路输入信号的幅度不变，改变频率使输出信号降至最大值的0.707倍或某一特殊额定值时对应的频率称为截止频率），提升器件结构的性能。另外，由于所述基层208中去除了为所述基层电极212的端部212b提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
在本实施例中，所述基层电极212b的形成方法包括：在所述第二钝化层211上形成第二光刻胶层（未图示），所述第二光刻胶层暴露出相邻所述发射层205之间的所述基层208的顶部表面及部分所述第二钝化层211的顶部表面；采用蒸镀工艺在暴露出的所述基层208的顶部表面、所述第二钝化层211的顶部表面、以及所述第二光刻胶层的表面形成基层电极材料层（未图示）；采用剥离工艺去除位于所述第二光刻胶层上的所述基层电极材料层、以及所述第二光刻胶层，形成所述基层电极212。
在本实施例中，所述基层电极212与所述基层208为欧姆接触。
在本实施例中，所述基层电极212采用多层金属结构，所述基层电极212为依次层叠铂（Pt）膜、钛（Ti）膜、Pt膜、金（Au）膜的多层金属层。
在其他实施例中，所述基层电极还可以为单层金属结构。
请参考图21和图22，图22是图21中沿I-I线截面示意图，在暴露出的所述集电层209上形成若干集电层电极213，所述集电层电极213与所述集电层209电连接。
在本实施例中，所述集电层电极213与所述集电层209为欧姆接触。
在本实施例中，所述集电层电极213采用多层金属结构，所述集电层电极213为依次层叠钛（Ti）膜和金（Au）膜的多层金属层。
在其他实施例中，所述集电层电极还可以为单层金属结构。
在本实施例中，由所述发射层205和所述发射层电极204构成HBT中的发射层结构；由所述基层208和所述基层电极212构成HBT中的基层结构；由所述集电层209和所述集电层电极213构成HBT中的集电层结构。
请参考图23至图25，图24是图23中沿J-J线截面示意图，图25是图23中沿K-K线截面示意图，在暴露出的所述第二钝化层211的表面、所述基层电极212的部分表面、以及所述集电层电极213的部分表面形成第三钝化层214，且所述第三钝化层214暴露出所述基层电极212的端部212b的顶部表面、所述集电层电极213的顶部表面以及所述发射层电极204的顶部表面；形成互连金属层，所述互连金属层分别与暴露出的所述发射层电极204的表面、暴露出的所述基层电极212的端部212b的表面、以及暴露出的所述集电层电极213的表面电连接。
在本实施例中，所述第三钝化层214的材料采用氮化硅。
在本实施例中，所述第三钝化层214的形成工艺采用等离子体增强化学气相沉积工艺。
在本实施例中，形成所述互连金属层的方法包括：形成相互分立的第一互连部215、第二互连部216和第三互连部217，所述第一互连部215与暴露出的所述发射层电极204的表面电连接，所述第二互连部216与暴露出的所述基层电极212的端部212b的表面电连接，所述第三互连部217与暴露出的所述集电层电极213的表面电连接。
在本实施例中，所述互连金属层包括：所述第一互连部215、所述第二互连部216和所述第三互连部217。
相应的，本发明技术方案中还提供一种异质结双极晶体管结构，请继续参考图23至图25，包括：基底200；位于所述基底200上的集电层209、位于所述集电层209上的基层208、以及位于所述基层208上的若干发射层205，若干所述发射层205沿第一方向X平行排布；位于所述发射层205上的发射层电极204；位于所述集电层209部分表面、所述基层208部分表面、所述发射层205表面和所述发射层电极204部分表面的钝化结构，所述钝化结构暴露出所述发射层电极204的部分顶部表面、相邻所述发射层205之间的所述基层208的部分顶部表面、以及所述集电层209的部分顶部表面；基层电极212，所述基层电极包括端部212b、若干指部212a和若干连接部212c，若干所述指部212a通过若干所述连接部212c与所述端部212b连接，且若干所述指部212a分别与暴露出的所述基层208电连接，所述连接部212c位于所述钝化结构上，且所述集电层209和所述连接部212c分别位于所述钝化结构两侧，所述端部212b位于所述集电层209上的所述钝化结构上；位于暴露出的所述集电层209上的若干集电层电极213，所述集电层电极213与所述集电层209电连接。
在本实施例中，所述基层电极212的端部212b位于所述集电层209上方，可以有效减小所述基层208的面积，进而减小所述基层208与所述集电层209之间形成的PN结的面积，使得器件结构工作时，在所述基层208和所述集电层209之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。另外，由于所述基层208中去除了为所述基层电极212的端部212b提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
在本实施例中，所述钝化结构包括：位于所述发射层205表面、所述发射层电极204部分表面和所述基层208部分表面的第一钝化层218，所述第一钝化层218暴露出所述发射层电极204的部分顶部表面、以及相邻所述发射层205之间的所述基层208的部分顶部表面；位于所述集电层209部分表面、所述基层208部分表面和所述第一钝化层218的表面的第二钝化层211，所述第二钝化层211暴露出所述集电层209的部分顶部表面。
在本实施例中，所述连接部212c位于所述第二钝化层211上，且所述集电层209和所述连接部212c分别位于所述第二钝化层211两侧；所述端部212b位于所述集电层209上的所述第二钝化层211上。
在本实施例中，所述发射层电极204采用多层金属结构；在其他实施例中，所述发射层电极还可以为单层金属结构。
在本实施例中，位于所述集电层209内的隔离区210，所述隔离区210内具有注入的粒子。通过所述隔离区210能够有效防止形成的器件结构与其他区域的器件结构之间发生电性串接。
在本实施例中，所述粒子包括：氢离子、氦离子或氩离子。
在本实施例中，还包括：位于暴露出的所述第二钝化层211的表面、所述基层电极212的部分表面、以及所述集电层电极213的部分表面的第三钝化层214，且所述第三钝化层214暴露出所述基层电极212的端部212b的顶部表面、所述集电层电极213的顶部表面以及所述发射层电极204的顶部表面；互连金属层，所述互连金属层分别与暴露出的所述发射层电极204的表面、暴露出的所述基层电极212的端部212b的表面、以及暴露出的所述集电层电极213的表面电连接。
在本实施例中，所述互连金属层包括相互分立的第一互连部215、第二互连部216和第三互连部217，所述第一互连部215与暴露出的所述发射层电极204的表面电连接，所述第二互连部216与暴露出的所述基层电极212的端部212b的表面电连接，所述第三互连部217与暴露出的所述集电层电极213的表面电连接。
在本实施例中，所述集电层209内掺杂有第一离子；所述基层208内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
所述发射层205内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
在本实施例中，所述集电层209为掺杂浓度为1E16atoms/cm3的N型砷化镓（GaAs）；所述基层208为掺杂浓度为1E19atoms/cm3的P型砷化镓；所述发射层205为掺杂浓度为1E17atoms/cm3的N型砷化镓。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种异质结双极晶体管结构，其特征在于，包括：
基底；
位于所述基底上的集电层、位于所述集电层上的基层、以及位于所述基层上的若干发射层，若干所述发射层沿第一方向平行排布；
位于所述发射层上的发射层电极；
位于所述集电层部分表面、所述基层部分表面、所述发射层表面和所述发射层电极部分表面的钝化结构，所述钝化结构暴露出所述发射层电极的部分顶部表面、相邻所述发射层之间的所述基层的部分顶部表面、以及所述集电层的部分顶部表面；
基层电极，所述基层电极包括端部、若干指部和若干连接部，若干所述指部通过若干所述连接部与所述端部连接，且若干所述指部分别与暴露出的所述基层电连接，所述连接部位于所述钝化结构上，且所述集电层和所述连接部分别位于所述钝化结构两侧，所述端部位于所述集电层上的所述钝化结构上；
位于暴露出的所述集电层上的若干集电层电极，所述集电层电极与所述集电层电连接。
2.如权利要求1所述异质结双极晶体管结构，其特征在于，所述钝化结构包括：位于所述发射层表面、所述发射层电极部分表面和所述基层部分表面的第一钝化层，所述第一钝化层暴露出所述发射层电极的部分顶部表面、以及相邻所述发射层之间的所述基层的部分顶部表面；位于所述集电层部分表面、所述基层部分表面和所述第一钝化层的表面的第二钝化层，所述第二钝化层暴露出所述集电层的部分顶部表面。
3.如权利要求2所述异质结双极晶体管结构，其特征在于，所述连接部位于所述第二钝化层上，且所述集电层和所述连接部分别位于所述第二钝化层两侧；所述端部位于所述集电层上的所述第二钝化层上。
4.如权利要求1所述异质结双极晶体管结构，其特征在于，所述发射层电极采用单层金属结构或多层金属结构。
5.如权利要求1所述异质结双极晶体管结构，其特征在于，位于所述集电层内的隔离区，所述隔离区内具有注入的粒子。
6.如权利要求2所述异质结双极晶体管结构，其特征在于，还包括：位于所述第二钝化层的表面、所述基层电极的部分表面、以及所述集电层电极的部分表面的第三钝化层，且所述第三钝化层暴露出所述基层电极的端部的顶部表面、所述集电层电极的顶部表面以及所述发射层电极的顶部表面；互连金属层，所述互连金属层分别与暴露出的所述发射层电极的表面、暴露出的所述基层电极的端部的表面、以及暴露出的所述集电层电极的表面电连接。
7.如权利要求6所述异质结双极晶体管结构，其特征在于，所述互连金属层包括相互分立的第一互连部、第二互连部和第三互连部，所述第一互连部与暴露出的所述发射层电极的表面电连接，所述第二互连部与暴露出的所述基层电极的端部的表面电连接，所述第三互连部与暴露出的所述集电层电极的表面电连接。
8.如权利要求1所述异质结双极晶体管结构，其特征在于，所述集电层内掺杂有第一离子；所述基层内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
9.如权利要求8所述异质结双极晶体管结构，其特征在于，所述发射层内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
10.一种异质结双极晶体管结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底、位于所述基底上的初始集电层、位于所述初始集电层上的初始基层、以及位于所述初始基层上的初始发射层；
在所述初始发射层上形成若干发射层电极，若干所述发射层电极覆盖所述初始发射层的部分顶部表面，若干所述发射层电极沿第一方向平行排布；
以若干所述发射层电极为掩膜刻蚀所述初始发射层，直至暴露出所述初始基层的顶部表面为止，以使所述初始发射层形成若干发射层；
在所述初始基层、若干所述发射层和若干所述发射层电极的表面形成第一钝化材料层；
在所述初始基层上选定保留区，若干所述发射层和若干所述发射层电极位于所述保留区上，且在位于所述保留区的所述第一钝化材料层上形成第一掩膜层，所述第一掩膜层覆盖位于所述保留区的所述第一钝化材料层；
以所述第一掩膜层为掩膜，对所述初始基层、所述初始集电层和所述第一钝化材料层进行刻蚀处理，分别形成基层、集电层和第一钝化层；
在所述集电层、所述基层和所述第一钝化层的表面形成第二钝化层；
对所述第一钝化层和所述第二钝化层进行刻蚀处理，暴露出若干所述发射层电极的顶部表面、以及相邻所述发射层之间的所述基层的顶部表面；
形成基层电极，所述基层电极包括端部、若干指部和若干连接部，若干所述指部通过若干所述连接部与所述端部连接，且若干所述指部分别与暴露出的所述基层电连接，所述连接部位于所述第二钝化层上，且所述集电层和所述连接部分别位于所述第二钝化层两侧，所述端部位于所述集电层上的所述第二钝化层上；
在暴露出的所述集电层上形成若干集电层电极，所述集电层电极与所述集电层电连接。
11.如权利要求10所述异质结双极晶体管结构的形成方法，其特征在于，在所述初始发射层上形成若干发射层电极的方法包括：在所述初始发射层上形成第一光刻胶层，所述第一光刻胶层暴露出部分所述初始发射层的顶部表面；采用蒸镀工艺在暴露出的所述初始发射层的顶部表面、以及所述第一光刻胶层的表面形成发射层电极材料层；采用剥离工艺去除位于所述第一光刻胶层上的所述发射层电极材料层、以及所述第一光刻胶层，形成若干所述发射层电极。
12.如权利要求10所述异质结双极晶体管结构的形成方法，其特征在于，在形成所述基层和所述集电层之后，且在形成所述第二钝化层之前，还包括：在所述集电层内形成隔离区。
13.如权利要求12所述异质结双极晶体管结构的形成方法，其特征在于，在所述集电层内形成所述隔离区的方法包括：在所述集电层上选定功能区，所述基层、若干所述发射层和若干所述发射层电极位于所述功能区内；在位于所述功能区的所述集电极层上形成第二掩膜层，所述第二掩膜层覆盖部分所述集电层、若干所述发射层和若干所述发射层电极；以所述第二掩膜层为掩膜，对暴露出的所述集电层进行粒子的注入处理，在所述集电层内形成所述隔离区。
14.如权利要求10所述异质结双极晶体管结构的形成方法，其特征在于，在形成所述集电层电极之后，还包括：在暴露出的所述第二钝化层的表面、所述基层电极的部分表面、以及所述集电层电极的部分表面形成第三钝化层，且所述第三钝化层暴露出所述基层电极的端部的顶部表面、所述集电层电极的顶部表面以及所述发射层电极的顶部表面；形成互连金属层，所述互连金属层分别与暴露出的所述发射层电极的表面、暴露出的所述基层电极的端部的表面、以及暴露出的所述集电层电极的表面电连接。
15.如权利要求14所述异质结双极晶体管结构的形成方法，其特征在于，形成所述互连金属层的方法包括：形成相互分立的第一互连部、第二互连部和第三互连部，所述第一互连部与暴露出的所述发射层电极的表面电连接，所述第二互连部与暴露出的所述基层电极的端部的表面电连接，所述第三互连部与暴露出的所述集电层电极的表面电连接。
16.如权利要求10所述异质结双极晶体管结构的形成方法，其特征在于，所述集电层内掺杂有第一离子；所述基层内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
17.如权利要求16所述异质结双极晶体管结构的形成方法，其特征在于，所述发射层内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310503408.XA CN116230758A (zh) | 2023-05-06 | 2023-05-06 | 异质结双极晶体管结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310503408.XA CN116230758A (zh) | 2023-05-06 | 2023-05-06 | 异质结双极晶体管结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116230758A true CN116230758A (zh) | 2023-06-06 |
Family
ID=86587589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310503408.XA Withdrawn CN116230758A (zh) | 2023-05-06 | 2023-05-06 | 异质结双极晶体管结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230758A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116581155A (zh) * | 2023-07-13 | 2023-08-11 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040214401A1 (en) * | 2003-04-23 | 2004-10-28 | Triquint Semiconductor, Inc. | Passivation layer for group III-V semiconductor devices |
| US20050017267A1 (en) * | 2003-06-04 | 2005-01-27 | Takeshi Kawasaki | Hetero-bipolar transistor having the base interconnection provided on the normal mesa surface of the collector mesa |
| US20060237743A1 (en) * | 2005-04-21 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| US20220416062A1 (en) * | 2021-06-29 | 2022-12-29 | Win Semiconductors Corp. | Heterojunction bipolar transistor and power amplifier |
| CN115714137A (zh) * | 2022-11-04 | 2023-02-24 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
| CN115863336A (zh) * | 2022-12-13 | 2023-03-28 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
-
2023
- 2023-05-06 CN CN202310503408.XA patent/CN116230758A/zh not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040214401A1 (en) * | 2003-04-23 | 2004-10-28 | Triquint Semiconductor, Inc. | Passivation layer for group III-V semiconductor devices |
| US20050017267A1 (en) * | 2003-06-04 | 2005-01-27 | Takeshi Kawasaki | Hetero-bipolar transistor having the base interconnection provided on the normal mesa surface of the collector mesa |
| US20060237743A1 (en) * | 2005-04-21 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| US20220416062A1 (en) * | 2021-06-29 | 2022-12-29 | Win Semiconductors Corp. | Heterojunction bipolar transistor and power amplifier |
| CN115714137A (zh) * | 2022-11-04 | 2023-02-24 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
| CN115863336A (zh) * | 2022-12-13 | 2023-03-28 | 常州承芯半导体有限公司 | 半导体器件及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116581155A (zh) * | 2023-07-13 | 2023-08-11 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
| CN116581155B (zh) * | 2023-07-13 | 2023-10-27 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512496A (en) | Method of making collector-up bipolar transistor having improved emitter injection efficiency | |
| US20210050434A1 (en) | Integrated Circuit and Bipolar Transistor | |
| CN116230758A (zh) | 异质结双极晶体管结构及其形成方法 | |
| JP3905929B2 (ja) | 半導体装置 | |
| CN111697057B (zh) | 半导体结构及其制造方法 | |
| CN116705844A (zh) | 半导体结构及其形成方法 | |
| US7592648B2 (en) | Integrated circuit arrangement with NPN and PNP bipolar transistors and corresponding production method | |
| CN220510039U (zh) | 异质结双极晶体管结构 | |
| CN116581155B (zh) | 异质结双极晶体管结构及其形成方法 | |
| CN116631982A (zh) | 异质结双极晶体管结构及其形成方法 | |
| CN116632051A (zh) | 异质结双极晶体管结构及其形成方法 | |
| CN111554734A (zh) | 半导体结构及其制造方法 | |
| JP4401453B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法 | |
| CN115863419A (zh) | 异质结双极型晶体管结构及其形成方法 | |
| CN110660734A (zh) | 半导体结构及其制造方法 | |
| CN113066723B (zh) | 异质结双极型晶体管及其制作方法 | |
| US20230103191A1 (en) | Reverse-conducting igbt device and manufacturing method thereof, inverter stage | |
| JP2953966B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2002246587A (ja) | 半導体装置及びその製造方法 | |
| US7268376B2 (en) | Bipolar transistor for increasing signal transfer efficiency and method of manufacturing the same | |
| US6396124B1 (en) | Semiconductor device | |
| JP2005026392A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN117577667A (zh) | 半导体器件及其形成方法 | |
| JP2008041784A (ja) | 保護素子及びこの保護素子を備えた半導体装置並びに半導体装置の製造方法 | |
| JPH11145151A (ja) | 半絶縁ポリシリコン膜を用いた電力半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20230606 |