JP2004327717A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004327717A JP2004327717A JP2003120393A JP2003120393A JP2004327717A JP 2004327717 A JP2004327717 A JP 2004327717A JP 2003120393 A JP2003120393 A JP 2003120393A JP 2003120393 A JP2003120393 A JP 2003120393A JP 2004327717 A JP2004327717 A JP 2004327717A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- mesa structure
- contact pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 251
- 238000000034 method Methods 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000011247 coating layer Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims 2
- 238000005530 etching Methods 0.000 abstract description 39
- 230000005856 abnormality Effects 0.000 abstract description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 17
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができるバイポーラトランジスタを有する半導体装置と、その製造方法を提供する。
【解決手段】基板１０にコレクタ層１２、ベース層１３およびエミッタ層１４の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体（ＥＭ，ＢＭ，ＳＭ）が形成され、これと所定距離離間してベース層の上面と同じ高さを有するベースコンタクトパッド用メサ構造体（ＰＢＭ，ＰＳＭ）が形成され、ベース層に接続するベース電極１７ａ、ベースコンタクトパッド用メサ構造体の上面の縁部ＰＢＭａ近傍を除く領域においてベースコンタクトパッド用メサ構造体の上に形成されたベースコンタクトパッド電極１７ｂおよびこれらを接続する配線部１７ｃが一体に形成された導電層１７を有する構成とする。
【選択図】 図１
【解決手段】基板１０にコレクタ層１２、ベース層１３およびエミッタ層１４の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体（ＥＭ，ＢＭ，ＳＭ）が形成され、これと所定距離離間してベース層の上面と同じ高さを有するベースコンタクトパッド用メサ構造体（ＰＢＭ，ＰＳＭ）が形成され、ベース層に接続するベース電極１７ａ、ベースコンタクトパッド用メサ構造体の上面の縁部ＰＢＭａ近傍を除く領域においてベースコンタクトパッド用メサ構造体の上に形成されたベースコンタクトパッド電極１７ｂおよびこれらを接続する配線部１７ｃが一体に形成された導電層１７を有する構成とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はバイポーラトランジスタを有する半導体装置およびその製造方法に関し、特にヘテロ接合バイポーラトランジスタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いられるトランジスタとしては、バイポーラトランジスタとＭＯＳ（金属−酸化膜−半導体）電界効果トランジスタなどの電界効果トランジスタに大別される。
【０００３】
バイポーラトランジスタの一つに、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下ＨＢＴとも称する）がある。
非特許文献１に、ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴにおいてベース・コレクタ間容量を低減できるベース電極引き出し構造が開示されている。
図８（ａ）は上記のＨＢＴの平面図であり、図８（ｂ）は図８（ａ）中のＸ−Ｘ’における断面図である。
ＩｎＰよりなる基板１００上に、ｎ＋ 型のＩｎＧａＡｓよりなり、コレクタ取り出し層となるサブコレクタ層１０１、ｎ− 型のＩｎＧａＡｓよりなるコレクタ層１０２、ｐ＋ 型のＩｎＧａＡｓよりなるベース層１０３、ｎ型のＩｎＰよりなるエミッタ層１０４、ｎ＋ 型のＩｎＰおよびＩｎＧａＡｓよりなるエミッタキャップ層（不図示）などが順次積層されている。
【０００４】
エミッタキャップ層に接続してエミッタ電極１０５が形成されている。ベースコンタクト形成のために、エミッタキャップ層、エミッタ層１０４の一部が除去され、エミッタメサ構造ＥＭが形成されている。
また、ベース層１１３に接続してベース電極１０６ａが形成されており、ベース層１０３とコレクタ層１０２にベースメサ構造ＢＭが形成されている。
さらに、サブコレクタ層１０１にサブコレクタメサ構造ＳＭが形成されており、サブコレクタ層１０１に接続してコレクタ電極１０７が形成されている。
【０００５】
ここで、上記のベースメサ構造ＳＭの端部から所定の間隔をもった位置に、サブコレクタ層と同一の層から構成された層１０１ａ、コレクタ層と同一の層から構成された層１０２ａ、および、ベース層と同一の層から構成された層１０３ａから構成されたベースコンタクトパッド用のベースメサ構造ＰＢＭが形成されている。
ベースコンタクトパッド用のベースメサ構造ＰＢＭ上にベースコンタクトパッド電極１０６ｂが形成されている。
ここで、ベース電極１０６ａの下層のベース層１０３とベースコンタクトパッド電極１０６ｂの下層の層１０３ａとは元々同一の層であり、その上面の高さは同一となっており、ベース電極１０６ａとベースコンタクトパッド電極１０６ｂが配線部１０６ｃにより接続された構成となっている。
ベースメサ構造ＳＭとベースコンタクトパッド用のベースメサ構造ＰＢＭの間であって、導電層１０６の下部は空隙ＳＰとなっており、配線部１０６ｃは中空に浮いている状態となっている。
【０００６】
以上のように、ヘテロ接合バイポーラトランジスタＨＢＴが構成されており、ＨＢＴ全体を被覆して絶縁膜１０８が形成されており、絶縁膜１０８にはエミッタ電極１０５に達するエミッタコンタクトホールＣＨｅ、ベースコンタクトパッド電極１０６ｂに達するベースコンタクトホールＣＨｂ、および、コレクタ電極１０７に達するコレクタコンタクトホールＣＨｃが開口されている。
エミッタコンタクトホールＣＨｅには、エミッタ電極１０５に接続して、エミッタ用のコンタクトプラグ配線１０９ｅが形成されている。
ベースコンタクトホールＣＨｂには、ベースコンタクトパッド電極１０６ｂに接続して、ベース用のコンタクトプラグ配線１０９ｂが形成されている。
コレクタコンタクトホールＣＨｃには、コレクタ電極１０７に接続して、コレクタ用のコンタクトプラグ配線１０９ｃが形成されている。
【０００７】
ここで、上記の配線部１０６ｃの延伸方向ＤＲは、下記に示すような製造上の理由により、例えば基板のＩｎＰ結晶方位の〔００１〕方向あるいは〔０１０〕方向となっている。
【０００８】
次に、上記のＨＢＴの製造方法について図面を参照し説明する。
まず、図９（ａ）に示すように、ＩｎＰよりなる基板１００上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法あるいはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などにより、サブコレクタ層１０１としてｎ＋ 型のＩｎＧａＡｓ、コレクタ層１０２としてｎ− 型のＩｎＧａＡｓ、ベース層１０３としてｐ＋ 型のＩｎＧａＡｓ、エミッタ層１０４としてｎ型のＩｎＰ、およびエミッタキャップ層（不図示）としてｎ＋ 型のＩｎＰおよびＩｎＧａＡｓを順次積層する。
次に、エミッタメサ構造ＥＭのパターンのレジスト膜（不図示）をパターン形成し、これをマスクとするエッチングによりエミッタキャップ層（不図示）およびエミッタ層１０５をエミッタメサ構造ＥＭに加工し、ベース層１０３の表面を露出させる。
【０００９】
次に、図９（ｂ）に示すように、例えばリフトオフ法を用いた導電層の蒸着などにより、エミッタ電極１０５を形成し、また、ベース電極１０６ａ、ベースコンタクトパッド電極１０６ｂおよび配線部１０６ｃが一体となった導電層１０６を形成する。
ここで、上記の導電層１０６は、図８（ａ）に示すように、配線部１０６ｃが基板１００のＩｎＰ結晶方位の〔００１〕方向あるいは〔０１０〕方向に延伸するようにレイアウトする。
【００１０】
次に、図１０（ａ）に示すように、ベースメサ構造ＢＭのパターンのレジスト膜１０７をパターン形成する。
【００１１】
次に、図１０（ｂ）に示すように、レジスト膜１０７をマスクとするエッチングにより、ベース層１０３およびコレクタ層１０２をベースメサ構造ＢＭに加工し、さらにサブコレクタメサ構造ＳＭのパターンのレジスト膜（不図示）をパターン形成し、これをマスクとするエッチングをすることで、サブコレクタ層１０１をサブコレクタメサ構造ＳＭに加工して、素子分離する。
上記のエッチングにおいては、ＩｎＰ結晶方位の〔００１〕方向あるいは〔０１０〕方向と垂直な方向へのサイドエッチングが大きく進む異方性エッチング特性を有する種類のエッチング液を利用することで、配線部１０６ｃの下層におけるサブコレクタ層１０１、コレクタ層１０２およびベース層１０３を完全に除去する。
このとき、ベースコンタクトパッド電極１０６ｂの下部においてはサブコレクタ層と同一の層から構成された層１０１ａ、コレクタ層と同一の層から構成された層１０２ａ、および、ベース層と同一の層から構成された層１０３ａが残され、ベースコンタクトパッド用のベースメサ構造ＰＢＭが形成されるが、上記のサイドエッチング特性により、若干サイドエッチングが進行するため、ベースコンタクトパッド電極１０６ｂの形成領域よりも狭い領域でベースコンタクトパッド用のベースメサ構造ＰＢＭが形成される。
【００１２】
以降は、例えばリフトオフ法を用いた蒸着などによりコレクタ電極１０７を形成し、ＣＶＤ法などにより絶縁膜１０８を形成し、コンタクトホールのパターンのレジスト膜をパターン形成してＲＩＥ（反応性イオンエッチング）などのエッチングを施し、エミッタコンタクトホールＣＨｅ、ベースコンタクトホールＣＨｂおよびコレクタコンタクトホールＣＨｃを開口し、各コンタクトホール内にそれぞれコンタクトプラグ配線１０９ｅ、コンタクトプラグ配線１０９ｂおよびコンタクトプラグ配線１０９ｃを形成して、図８に示す構造とする。
【００１３】
【非特許文献１】
信学技報，ＥＤ９９−２６２（電子情報通信学会）
【００１４】
【発明が解決しようとする課題】
しかしながら、上記の従来例の製造方法においては、配線部１０６ｃの延伸方向のレイアウトや、配線部１０６ｃの下層におけるサブコレクタ層１０１、コレクタ層１０２およびベース層１０３を完全に除去するためのエッチングにおいて使用するエッチング液の種類に制約があるという欠点がある。
また、上記のベースメサ構造を形成するエッチングの際に、金属の導電層１０６とエピ層である半導体層の段差部に形成したレジスト膜の密着性が不十分な場合に、段差部に沿ってエッチング液が侵入してメサ形状異常を引き起こすことがあるという問題がある。
【００１５】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができるバイポーラトランジスタを有する半導体装置と、その製造方法を提供することである。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、基板に形成され、少なくともコレクタ層、ベース層および前記ベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、前記基板上に前記半導体メサ構造体から離間して形成され、前記ベース層の上面の高さと同じ高さをもって形成されたベースコンタクトパッド用メサ構造体と、前記エミッタ層の形成領域を除く前記ベース層の形成領域の一部において前記ベース層に接続するように形成されたベース電極、前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域において前記ベースコンタクトパッド用メサ構造体の上層に形成されたベースコンタクトパッド電極、および、前記ベース電極と前記ベースコンタクトパッド電極とを接続する配線部が一体に形成された導電層とを有する。
【００１７】
上記の本発明の半導体装置は、ベース電極から配線部を介してベースコンタクトパッド電極が引き出された構成であり、エミッタ層の形成領域を除くベース層の形成領域の一部においてベース層に接続するように形成されたベース電極、ベースコンタクトパッド用メサ構造体の上層に形成されたベースコンタクトパッド電極、および、ベース電極とベースコンタクトパッド電極とを接続する配線部が一体に形成された導電層を有する。
ここで、ベースコンタクトパッド電極は、ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域において形成されている構成である。
【００１８】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板に、エミッタ層、ベース層およびコレクタ層を含むバイポーラトランジスタを有する半導体装置の製造方法であって、基板に少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する工程と、前記積層体をパターン加工し、少なくともコレクタ層、ベース層および前記ベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、前記ベース層の上面の高さと同じ高さを有し、表層が前記ベース層と同一の層から構成されているベースコンタクトパッド用メサ構造体とを、所定の距離を離間して形成する工程と、前記半導体メサ構造体と前記ベースコンタクトパッド用メサ構造体の間において、前記基板上に前記ベース層の上面の高さよりも高い上面を有し、少なくとも前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍までを被覆する被覆層を形成する工程と、前記被覆層の上層に、前記被覆層を型として導電層を形成し、前記エミッタ層の形成領域を除く前記ベース層の形成領域の一部において前記ベース層に接続するベース電極、前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域における前記ベースコンタクトパッド用メサ構造体の上層のベースコンタクトパッド電極、および、前記ベース電極と前記ベースコンタクトパッド電極とを接続する配線部を一体に形成する工程とを有する。
【００１９】
上記の本発明の半導体装置の製造方法は、まず、基板に少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する。
次に、積層体をパターン加工し、少なくともコレクタ層、ベース層およびベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、ベース層の上面の高さと同じ高さを有し、表層がベース層と同一の層から構成されているベースコンタクトパッド用メサ構造体とを、所定の距離を離間して形成する。
次に、半導体メサ構造体とベースコンタクトパッド用メサ構造体の間において、基板上にベース層の上面の高さよりも高い上面を有し、少なくともベースコンタクトパッド用メサ構造体の上面の縁部近傍までを被覆する被覆層を形成する。
次に、被覆層の上層に、被覆層を型として導電層を形成し、エミッタ層の形成領域を除くベース層の形成領域の一部においてベース層に接続するベース電極、ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域におけるベースコンタクトパッド用メサ構造体の上層のベースコンタクトパッド電極、および、ベース電極とベースコンタクトパッド電極とを接続する配線部を一体に形成する。
【００２０】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００２１】
第１実施形態
図１（ａ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の平面図であり、図１（ｂ）は図１（ａ）中のＸ−Ｘ’における断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１０上に、膜厚が５００ｎｍ程度のｎ＋ 型のＩｎＧａＡｓよりなるサブコレクタ層１１、膜厚が５００ｎｍ程度のｎ− 型のＩｎＰよりなるコレクタ層１２、ｐ＋ 型のＩｎＧａＡｓよりなるベース層１３、膜厚が７５ｎｍ程度のｎ型のＩｎＰよりなるエミッタ層１４、膜厚が７５ｎｍ程度のｎ＋ 型のＩｎＧａＡｓよりなるエミッタキャップ層（不図示）が順次積層されており、ヘテロ接合バイポーラトランジスタの動作領域として機能する。
サブコレクタ層１１はコレクタ層１２よりも高濃度の導電性不純物を含有しており、コレクタ取り出し層となる。
【００２２】
エミッタキャップ層に接続してエミッタ電極１５が形成されている。ベースコンタクト形成のために、エミッタキャップ層、エミッタ層１４の一部が除去され、エミッタメサ構造ＥＭが形成されている。
また、ベース層１３に接続してベース電極１７ａが形成されており、ベース層１３とコレクタ層１２にベースメサ構造ＢＭが形成されている。
さらに、サブコレクタ層１１にサブコレクタメサ構造ＳＭ（素子分離をするためのアイソレーションメサ構造）が形成されており、サブコレクタ層１１に接続してコレクタ電極１８が形成されている。
【００２３】
ここで、上記のベースメサ構造ＢＭの端部から例えば１〜５μｍ程度の所定の間隔をもって、コレクタ層と同一の層から構成された層１２ａおよびベース層と同一の層から構成された層１３ａから構成されたベースコンタクトパッド用のベースメサ構造ＰＢＭが形成されており、その下層に、サブコレクタ層と同一の層から構成された層１１ａから構成されたベースコンタクトパッド用のサブコレクタメサ構造ＰＳＭが形成されている。
従って、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の高さは、上記のベースメサ構造ＢＭの上面の高さと同じとなっている。
【００２４】
ベースコンタクトパッド用のベースメサ構造ＰＢＭ上にベースコンタクトパッド電極１７ｂが形成されている。
ここで、ベース電極１７ａの下層のベース層１３とベースコンタクトパッド電極１７ｂの下層の層１３ａとは元々同一の層であり、その上面の高さは同一となっており、ベース電極１７ａとベースコンタクトパッド電極１７ｂが配線部１７ｃにより接続された構成となっており、ベース・コレクタ間容量を低減するためのベース電極引き出し構造となっている。
ベースメサ構造ＢＭとベースコンタクトパッド用のベースメサ構造ＰＢＭの間であって、導電層１７の下部は空隙１６ａとなっており、配線部１７ｃは中空に浮いている状態となっている。
上記のベースコンタクトパッド用のベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭは、半絶縁性の基板１０によりトランジスタ部および他の素子と電気的に絶縁されているため、その部分の容量はトランジスタの寄生容量として発生しない。
【００２５】
上記のエミッタ電極１５、ベース電極１７ａを含む導電層１７、コレクタ電極１８は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
【００２６】
ここで、上記のベースコンタクトパッド電極１７ｂは、ベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域において形成されている。例えば、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の縁部ＰＢＭａから０．５〜２μｍ程度の範囲をおいて、その内側の領域に形成されている。
一方、上記のベース電極１７ａは、エミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域において形成されている。例えば、ベース層１３の縁部１３ｂから０．５〜２μｍ程度の範囲をおいて、その内側の領域に形成されている。
【００２７】
以上のように、ヘテロ接合バイポーラトランジスタＨＢＴが構成されており、ＨＢＴ全体を被覆して絶縁膜１９が形成されており、絶縁膜１９にはエミッタ電極１５に達するエミッタコンタクトホールＣＨｅ、ベースコンタクトパッド電極１７ｂに達するベースコンタクトホールＣＨｂ、および、コレクタ電極１８に達するコレクタコンタクトホールＣＨｃが開口されている。
エミッタコンタクトホールＣＨｅには、エミッタ電極１５に接続して、エミッタ用のコンタクトプラグ配線２０ｅが形成されている。
ベースコンタクトホールＣＨｂには、ベースコンタクトパッド電極１７ｂに接続して、ベース用のコンタクトプラグ配線１０ｂが形成されている。
コレクタコンタクトホールＣＨｃには、コレクタ電極１８に接続して、コレクタ用のコンタクトプラグ配線２０ｃが形成されている。
【００２８】
上記の本実施形態に係るＨＢＴを有する半導体装置は、ベース・コレクタ間容量を増加させることなく、ベース電極からの外部引き出し用コンタクトパッドを設けた構成となっており、デバイスの高周波特性の劣化を防止できる。
ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の高さは、上記のベースメサ構造ＢＭの上面の高さと同じとなっているので、その間のベース引き出し用の配線部におけるエアブリッジを形状良く形成することができる。
【００２９】
また、ベースコンタクトパッド電極１７ｂは、ベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域において形成され、さらにベース電極１７ａは、エミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域において形成されている構造となっており、後述のように、レジスト膜などの被覆層をベースコンタクトパッド用メサ構造体とベースメサ構造の間に形成し、これを型として導電層を形成する方法により、上記構造のベースコンタクトパッド電極１７ｂおよびベース電極１７ａを容易に形成することが可能となっている。このような方法により製造することにより、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制し、メサエッチングの形状を良好に保って製造することができる。
【００３０】
ベースメサ構造ＢＭとベースコンタクトパッド用ベースメサ構造ＰＢＭの間隔を１〜５μｍにしてレイアウトされているので、ＨＢＴの素子面積を縮小することができる。
また、配線部１７ｃの膜厚が０．２〜０．５μｍ程度と薄く、強度が不十分であるため、上記の間隔を開けすぎると配線部１７ｃが破損するおそれがあり、これを防止するためにも、ベースメサ構造ＢＭとベースコンタクトパッド用ベースメサ構造ＰＢＭの間隔を上記範囲に設定することが好ましい。
【００３１】
上記の本実施形態に係るＨＢＴを有する半導体装置の製造方法について、図面を参照して説明する。
まず、図２（ａ）に示すように、例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１０上に、例えばＭＢＥ（Ｍｏｌｅｃｕｌａｒ ＢｅａｍＥｐｉｔａｘｙ）法あるいはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などにより、サブコレクタ層１１としてｎ＋ 型のＩｎＧａＡｓ、コレクタ層１２としてｎ− 型のＩｎＰ、ベース層１３としてｐ＋ 型のＩｎＧａＡｓ、エミッタ層１４としてｎ型のＩｎＰ、およびエミッタキャップ層（不図示）としてｎ＋ 型のＩｎＧａＡｓを順次積層する。
【００３２】
次に、図２（ｂ）に示すように、例えばリフトオフ法などによりエミッタ層１５上にエミッタ電極１５を形成する。
次に、エミッタ電極１５をパターン加工するために用いた不図示のレジスト膜あるいはエミッタ電極１５などをマスクとして、エミッタキャップ層およびエミッタ層１４を順にエミッタメサ構造ＥＭに加工する。
これにより、ベース層１３の表面が露出する。
上記のエッチングにおいて、例えば、エミッタキャップ層のＩｎＧａＡｓのエッチングにはリン酸、過酸化水素水および水の混合液をエッチング液として用い、エミッタ層のＩｎＰのエッチングには塩酸とリン酸の混合液を用いる。
【００３３】
次に、図３（ａ）に示すように、ベースメサ構造ＢＭおよびベースコンタクトパッド用ベースメサ構造ＰＢＭのパターンのレジスト膜（不図示）を形成し、これをマスクとしてエッチングし、ベース層１３およびコレクタ層１２をベースメサ構造ＢＭに加工する。同時に、ベースコンタクトパッド用ベースメサ構造ＰＢＭとして、コレクタ層と同一の層から構成された層１２ａおよびベース層と同一の層から構成された層１３ａをパターン加工する。
上記と同様、例えば、ベース層のＩｎＧａＡｓのエッチングにはリン酸、過酸化水素水および水の混合液をエッチング液として用い、コレクタ層のＩｎＰのエッチングには塩酸とリン酸の混合液を用いる。
【００３４】
次に、図３（ｂ）に示すように、サブコレクタ構造ＳＭおよびベースコンタクトパッド用サブコレクタメサ構造ＰＳＭのパターンのレジスト膜（不図示）を形成し、これをマスクとしてエッチングし、サブコレクタ層１１をサブコレクタメサ構造ＳＭに加工して素子分離する。同時に、ベースコンタクトパッド用サブコレクタメサ構造ＰＳＭとして、サブコレクタ層と同一の層から構成された層１１ａをパターン加工する。
上記と同様、例えば、サブコレクタ層のＩｎＧａＡｓのエッチングにはリン酸、過酸化水素水および水の混合液をエッチング液として用いる。
【００３５】
以上のようにして、ヘテロ接合バイポーラトランジスタの動作領域として機能するエミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体と、ベース層の上面の高さと同じ高さを有し、表層がベース層と同一の層から構成されているベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとを、所定の距離を離間して形成する。
【００３６】
次に、図４（ａ）に示すように、エミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体と、ベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとの間において、基板１０上に、ベース層１３の上面の高さよりも高い上面を有し、少なくともベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍（縁部ＰＢＭａから０．５〜２μｍ程度の領域）までを被覆し、さらには、ベース層１３の縁部１３ｂ近傍（縁部１３ｂから０．５〜２μｍ程度の領域）までを被覆するように、被覆層としてレジスト膜１６をパターン形成する。
【００３７】
次に、図４（ｂ）に示すように、例えばリフトオフ法を用いた蒸着などにより、レジスト膜１６の上層に、レジスト膜１６を型として、０．２〜０．５μｍ程度の膜厚の導電層１７を形成する。
即ち、エミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域の一部においてベース層に接続するベース電極１７ａ、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域におけるベースコンタクトパッド用ベースメサ構造の上層のベースコンタクトパッド電極１７ｂ、および、ベース電極１７ａとベースコンタクトパッド電極１７ｂとを接続する配線部１７ｃを一体に形成する。
【００３８】
次に、図５（ａ）に示すように、レジスト膜１６を除去する。
これにより、エミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体とベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとの間における導電層１７の下部が空隙１６ａとなり、エアブリッジ構造となる。
【００３９】
次に、図５（ｂ）に示すように、例えばリフトオフ法を用いた蒸着などにより、サブコレクタ層１１上にコレクタ電極１８を形成する。
以上で、ヘテロ接合バイポーラトランジスタＨＢＴが構成される。
【００４０】
次に、図６（ａ）に示すように、例えばＣＶＤ法により、ＨＢＴ全体を被覆して全面に酸化シリコンを堆積させて絶縁膜１９を形成する。
このとき、配線部１７ｃの下部の空隙１６ａに一部絶縁膜が回り込んで形成される場合もあるが、成膜条件によっては回り込ませずに空隙のまま残すことが可能である。
【００４１】
次に、図６（ｂ）に示すように、ＣＶＤ法などにより絶縁膜１９を形成し、コンタクトホールのパターンのレジスト膜をパターン形成してＲＩＥ（反応性イオンエッチング）などのエッチングを施し、エミッタコンタクトホールＣＨｅ、ベースコンタクトホールＣＨｂおよびコレクタコンタクトホールＣＨｃを開口する。
以降の工程として、上記の各コンタクトホール内にそれぞれコンタクトプラグ配線２０ｅ、コンタクトプラグ配線２０ｂおよびコンタクトプラグ配線２０ｃを形成する。
以上で、図１に示す構造と同様の構造のＨＢＴを有する半導体装置を製造することができる。
【００４２】
上記の本実施形態に係る半導体装置の製造方法によれば、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の高さをベースメサ構造ＳＭの上面の高さと同じとしているので、その間のベース引き出し用の配線部におけるエアブリッジを形状良く形成することができる。
また、基板の結晶方位によるサイドエッチング特性を利用したエッチングを行わず、メサ形状を形成してからベース電極１７ａ、ベースコンタクトパッド電極１７ｂおよび配線部１７ｃが一体化した導電層１７を形成しているので、パターンレイアウトや使用するエッチング液の種類などに制約がなく、また、ベースメサ構造を形成するエッチングの際に、メサ形状異常の原因となる段差がない状態でエッチングでき、メサ形状異常の発生を抑制し、メサエッチングの形状を良好に保って製造することができる。
【００４３】
第２実施形態
図７は第２実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
実質的に第１実施形態に係る半導体装置と同様であるが、第１実施形態においてエミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体とベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとの間における導電層１７の下部に形成された空隙部分に、酸化シリコンなどの絶縁膜１６ｂが形成されていることが異なる。
【００４４】
本実施形態に係る半導体装置は、空気に比べて酸化シリコンなどの絶縁膜の方が誘電率が高いのでこの部分における静電容量が若干上昇するが、第１実施形態と同様、後述のように、酸化シリコンの絶縁膜などの被覆層をベースコンタクトパッド用メサ構造体とベースメサ構造の間に形成し、これを型として導電層を形成する方法により、上記構造のベースコンタクトパッド電極１７ｂおよびベース電極１７ａを容易に形成することが可能となっており、この方法により製造するので、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができる。
【００４５】
本実施形態に係る半導体装置は実質的に第１実施形態と同様に製造することができる。
即ち、第１実施形態において被覆層としてレジスト膜１６をパターン形成する工程において、被覆層として酸化シリコンなどの絶縁膜１６ｂをパターン形成し、被覆層の上層に被覆層を型として導電層１７を形成する工程においては、上記の絶縁膜１６ｂの上層に絶縁膜１６ｂを型として形成し、さらにこれを除去せずに残して以降の工程を第１実施形態と同様に行うことで、図７に示す構造を形成することができる。
【００４６】
本実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、基板の結晶方位によるサイドエッチング特性を利用したエッチングを行わないので、パターンレイアウトや使用するエッチング液の種類などに制約がなく、また、ベースメサ構造を形成するエッチングの際に、メサ形状異常の原因となる段差がない状態でエッチングでき、メサ形状異常の発生を抑制して製造することができる。
【００４７】
本発明の半導体装置は上記の実施形態に限定されない。
例えば、上記の実施形態においてはベースコンタクトパッド用メサ構造体としてベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭを用いているが、これに限らず、ベースコンタクトパッド用に新たなメサ構造体を形成してもよい。但し、この場合にはベースコンタクトパッド用のメサ構造体の上面の高さがベース層の上面の高さと同じ高さとなるように設計する必要がある。
また、ベース電極１７ａは、必ずしもエミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域において形成されている必要はなく、少なくともベースコンタクトパッド電極１７ｂについてベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域において形成されていればよい。但し、ベース電極１７ａについてもベース層１３の縁部１３ｂ近傍を除く領域において形成されている構成とすることで製造しやすい構造とすることができる。
【００４８】
また、実施形態においてはｎｐｎ型のバイポーラトランジスタについて説明しているが、ｐｎｐ型に適用することも可能である。
さらに、コレクタ層、ベース層およびエミッタ層の積層体のメサ構造の形状や各層に接続する電極の配置などは、実施形態に限定されず、種々の形状、配置を採用することができる。
また、本発明はヘテロ接合バイポーラトランジスタに限らず、それ以外のバイポーラトランジスタを有する半導体装置に適用することができる。
この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４９】
【発明の効果】
本発明の半導体装置は、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができる半導体装置である。
【００５０】
本発明の半導体装置の製造方法によれば、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の平面図であり、図１（ｂ）は図１（ａ）中のＸ−Ｘ’における断面図である。
【図２】図２（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図７】図７は第２実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
【図８】図８（ａ）は従来例に係るヘテロ接合バイポーラトランジスタを有する半導体装置の平面図であり、図８（ｂ）は図８（ａ）中のＸ−Ｘ’における断面図である。
【図９】図９（ａ）および（ｂ）は従来例に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図１０】図１０（ａ）および（ｂ）は従来例に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【符号の説明】
１０…基板、１１…サブコレクタ層、１２…コレクタ層、１３…ベース層、１４…エミッタ層、１５…エミッタ電極、１６…レジスト膜（被覆層）、１６ａ…空隙、１６ｂ…絶縁膜（被覆膜）、１７…導電層、１７ａ…ベース電極、１７ｂ…ベースコンタクトパッド電極、１７ｃ…配線部、１８…コレクタ電極、１９…絶縁膜、２０ｅ，２０ｂ，２０ｃ…コンタクトプラグ配線、１１ａ…サブコレクタ層と同一の層から構成された層、１２ａ…コレクタ層と同一の層から構成された層、１３ａ…ベース層と同一の層から構成された層、ＣＨｅ，ＣＨｂ，ＣＨｃ…コンタクトホール、ＥＭ…エミッタメサ構造、ＢＭ…ベースメサ構造、ＳＭ…サブコレクタメサ構造、ＰＢＭ…ベースコンタクトパッド用のベースメサ構造、ＰＳＭ…ベースコンタクトパッド用のサブコレクタメサ構造。
【発明の属する技術分野】
本発明はバイポーラトランジスタを有する半導体装置およびその製造方法に関し、特にヘテロ接合バイポーラトランジスタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いられるトランジスタとしては、バイポーラトランジスタとＭＯＳ（金属−酸化膜−半導体）電界効果トランジスタなどの電界効果トランジスタに大別される。
【０００３】
バイポーラトランジスタの一つに、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下ＨＢＴとも称する）がある。
非特許文献１に、ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴにおいてベース・コレクタ間容量を低減できるベース電極引き出し構造が開示されている。
図８（ａ）は上記のＨＢＴの平面図であり、図８（ｂ）は図８（ａ）中のＸ−Ｘ’における断面図である。
ＩｎＰよりなる基板１００上に、ｎ＋ 型のＩｎＧａＡｓよりなり、コレクタ取り出し層となるサブコレクタ層１０１、ｎ− 型のＩｎＧａＡｓよりなるコレクタ層１０２、ｐ＋ 型のＩｎＧａＡｓよりなるベース層１０３、ｎ型のＩｎＰよりなるエミッタ層１０４、ｎ＋ 型のＩｎＰおよびＩｎＧａＡｓよりなるエミッタキャップ層（不図示）などが順次積層されている。
【０００４】
エミッタキャップ層に接続してエミッタ電極１０５が形成されている。ベースコンタクト形成のために、エミッタキャップ層、エミッタ層１０４の一部が除去され、エミッタメサ構造ＥＭが形成されている。
また、ベース層１１３に接続してベース電極１０６ａが形成されており、ベース層１０３とコレクタ層１０２にベースメサ構造ＢＭが形成されている。
さらに、サブコレクタ層１０１にサブコレクタメサ構造ＳＭが形成されており、サブコレクタ層１０１に接続してコレクタ電極１０７が形成されている。
【０００５】
ここで、上記のベースメサ構造ＳＭの端部から所定の間隔をもった位置に、サブコレクタ層と同一の層から構成された層１０１ａ、コレクタ層と同一の層から構成された層１０２ａ、および、ベース層と同一の層から構成された層１０３ａから構成されたベースコンタクトパッド用のベースメサ構造ＰＢＭが形成されている。
ベースコンタクトパッド用のベースメサ構造ＰＢＭ上にベースコンタクトパッド電極１０６ｂが形成されている。
ここで、ベース電極１０６ａの下層のベース層１０３とベースコンタクトパッド電極１０６ｂの下層の層１０３ａとは元々同一の層であり、その上面の高さは同一となっており、ベース電極１０６ａとベースコンタクトパッド電極１０６ｂが配線部１０６ｃにより接続された構成となっている。
ベースメサ構造ＳＭとベースコンタクトパッド用のベースメサ構造ＰＢＭの間であって、導電層１０６の下部は空隙ＳＰとなっており、配線部１０６ｃは中空に浮いている状態となっている。
【０００６】
以上のように、ヘテロ接合バイポーラトランジスタＨＢＴが構成されており、ＨＢＴ全体を被覆して絶縁膜１０８が形成されており、絶縁膜１０８にはエミッタ電極１０５に達するエミッタコンタクトホールＣＨｅ、ベースコンタクトパッド電極１０６ｂに達するベースコンタクトホールＣＨｂ、および、コレクタ電極１０７に達するコレクタコンタクトホールＣＨｃが開口されている。
エミッタコンタクトホールＣＨｅには、エミッタ電極１０５に接続して、エミッタ用のコンタクトプラグ配線１０９ｅが形成されている。
ベースコンタクトホールＣＨｂには、ベースコンタクトパッド電極１０６ｂに接続して、ベース用のコンタクトプラグ配線１０９ｂが形成されている。
コレクタコンタクトホールＣＨｃには、コレクタ電極１０７に接続して、コレクタ用のコンタクトプラグ配線１０９ｃが形成されている。
【０００７】
ここで、上記の配線部１０６ｃの延伸方向ＤＲは、下記に示すような製造上の理由により、例えば基板のＩｎＰ結晶方位の〔００１〕方向あるいは〔０１０〕方向となっている。
【０００８】
次に、上記のＨＢＴの製造方法について図面を参照し説明する。
まず、図９（ａ）に示すように、ＩｎＰよりなる基板１００上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法あるいはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などにより、サブコレクタ層１０１としてｎ＋ 型のＩｎＧａＡｓ、コレクタ層１０２としてｎ− 型のＩｎＧａＡｓ、ベース層１０３としてｐ＋ 型のＩｎＧａＡｓ、エミッタ層１０４としてｎ型のＩｎＰ、およびエミッタキャップ層（不図示）としてｎ＋ 型のＩｎＰおよびＩｎＧａＡｓを順次積層する。
次に、エミッタメサ構造ＥＭのパターンのレジスト膜（不図示）をパターン形成し、これをマスクとするエッチングによりエミッタキャップ層（不図示）およびエミッタ層１０５をエミッタメサ構造ＥＭに加工し、ベース層１０３の表面を露出させる。
【０００９】
次に、図９（ｂ）に示すように、例えばリフトオフ法を用いた導電層の蒸着などにより、エミッタ電極１０５を形成し、また、ベース電極１０６ａ、ベースコンタクトパッド電極１０６ｂおよび配線部１０６ｃが一体となった導電層１０６を形成する。
ここで、上記の導電層１０６は、図８（ａ）に示すように、配線部１０６ｃが基板１００のＩｎＰ結晶方位の〔００１〕方向あるいは〔０１０〕方向に延伸するようにレイアウトする。
【００１０】
次に、図１０（ａ）に示すように、ベースメサ構造ＢＭのパターンのレジスト膜１０７をパターン形成する。
【００１１】
次に、図１０（ｂ）に示すように、レジスト膜１０７をマスクとするエッチングにより、ベース層１０３およびコレクタ層１０２をベースメサ構造ＢＭに加工し、さらにサブコレクタメサ構造ＳＭのパターンのレジスト膜（不図示）をパターン形成し、これをマスクとするエッチングをすることで、サブコレクタ層１０１をサブコレクタメサ構造ＳＭに加工して、素子分離する。
上記のエッチングにおいては、ＩｎＰ結晶方位の〔００１〕方向あるいは〔０１０〕方向と垂直な方向へのサイドエッチングが大きく進む異方性エッチング特性を有する種類のエッチング液を利用することで、配線部１０６ｃの下層におけるサブコレクタ層１０１、コレクタ層１０２およびベース層１０３を完全に除去する。
このとき、ベースコンタクトパッド電極１０６ｂの下部においてはサブコレクタ層と同一の層から構成された層１０１ａ、コレクタ層と同一の層から構成された層１０２ａ、および、ベース層と同一の層から構成された層１０３ａが残され、ベースコンタクトパッド用のベースメサ構造ＰＢＭが形成されるが、上記のサイドエッチング特性により、若干サイドエッチングが進行するため、ベースコンタクトパッド電極１０６ｂの形成領域よりも狭い領域でベースコンタクトパッド用のベースメサ構造ＰＢＭが形成される。
【００１２】
以降は、例えばリフトオフ法を用いた蒸着などによりコレクタ電極１０７を形成し、ＣＶＤ法などにより絶縁膜１０８を形成し、コンタクトホールのパターンのレジスト膜をパターン形成してＲＩＥ（反応性イオンエッチング）などのエッチングを施し、エミッタコンタクトホールＣＨｅ、ベースコンタクトホールＣＨｂおよびコレクタコンタクトホールＣＨｃを開口し、各コンタクトホール内にそれぞれコンタクトプラグ配線１０９ｅ、コンタクトプラグ配線１０９ｂおよびコンタクトプラグ配線１０９ｃを形成して、図８に示す構造とする。
【００１３】
【非特許文献１】
信学技報，ＥＤ９９−２６２（電子情報通信学会）
【００１４】
【発明が解決しようとする課題】
しかしながら、上記の従来例の製造方法においては、配線部１０６ｃの延伸方向のレイアウトや、配線部１０６ｃの下層におけるサブコレクタ層１０１、コレクタ層１０２およびベース層１０３を完全に除去するためのエッチングにおいて使用するエッチング液の種類に制約があるという欠点がある。
また、上記のベースメサ構造を形成するエッチングの際に、金属の導電層１０６とエピ層である半導体層の段差部に形成したレジスト膜の密着性が不十分な場合に、段差部に沿ってエッチング液が侵入してメサ形状異常を引き起こすことがあるという問題がある。
【００１５】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができるバイポーラトランジスタを有する半導体装置と、その製造方法を提供することである。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、基板に形成され、少なくともコレクタ層、ベース層および前記ベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、前記基板上に前記半導体メサ構造体から離間して形成され、前記ベース層の上面の高さと同じ高さをもって形成されたベースコンタクトパッド用メサ構造体と、前記エミッタ層の形成領域を除く前記ベース層の形成領域の一部において前記ベース層に接続するように形成されたベース電極、前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域において前記ベースコンタクトパッド用メサ構造体の上層に形成されたベースコンタクトパッド電極、および、前記ベース電極と前記ベースコンタクトパッド電極とを接続する配線部が一体に形成された導電層とを有する。
【００１７】
上記の本発明の半導体装置は、ベース電極から配線部を介してベースコンタクトパッド電極が引き出された構成であり、エミッタ層の形成領域を除くベース層の形成領域の一部においてベース層に接続するように形成されたベース電極、ベースコンタクトパッド用メサ構造体の上層に形成されたベースコンタクトパッド電極、および、ベース電極とベースコンタクトパッド電極とを接続する配線部が一体に形成された導電層を有する。
ここで、ベースコンタクトパッド電極は、ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域において形成されている構成である。
【００１８】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板に、エミッタ層、ベース層およびコレクタ層を含むバイポーラトランジスタを有する半導体装置の製造方法であって、基板に少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する工程と、前記積層体をパターン加工し、少なくともコレクタ層、ベース層および前記ベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、前記ベース層の上面の高さと同じ高さを有し、表層が前記ベース層と同一の層から構成されているベースコンタクトパッド用メサ構造体とを、所定の距離を離間して形成する工程と、前記半導体メサ構造体と前記ベースコンタクトパッド用メサ構造体の間において、前記基板上に前記ベース層の上面の高さよりも高い上面を有し、少なくとも前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍までを被覆する被覆層を形成する工程と、前記被覆層の上層に、前記被覆層を型として導電層を形成し、前記エミッタ層の形成領域を除く前記ベース層の形成領域の一部において前記ベース層に接続するベース電極、前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域における前記ベースコンタクトパッド用メサ構造体の上層のベースコンタクトパッド電極、および、前記ベース電極と前記ベースコンタクトパッド電極とを接続する配線部を一体に形成する工程とを有する。
【００１９】
上記の本発明の半導体装置の製造方法は、まず、基板に少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する。
次に、積層体をパターン加工し、少なくともコレクタ層、ベース層およびベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、ベース層の上面の高さと同じ高さを有し、表層がベース層と同一の層から構成されているベースコンタクトパッド用メサ構造体とを、所定の距離を離間して形成する。
次に、半導体メサ構造体とベースコンタクトパッド用メサ構造体の間において、基板上にベース層の上面の高さよりも高い上面を有し、少なくともベースコンタクトパッド用メサ構造体の上面の縁部近傍までを被覆する被覆層を形成する。
次に、被覆層の上層に、被覆層を型として導電層を形成し、エミッタ層の形成領域を除くベース層の形成領域の一部においてベース層に接続するベース電極、ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域におけるベースコンタクトパッド用メサ構造体の上層のベースコンタクトパッド電極、および、ベース電極とベースコンタクトパッド電極とを接続する配線部を一体に形成する。
【００２０】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００２１】
第１実施形態
図１（ａ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の平面図であり、図１（ｂ）は図１（ａ）中のＸ−Ｘ’における断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１０上に、膜厚が５００ｎｍ程度のｎ＋ 型のＩｎＧａＡｓよりなるサブコレクタ層１１、膜厚が５００ｎｍ程度のｎ− 型のＩｎＰよりなるコレクタ層１２、ｐ＋ 型のＩｎＧａＡｓよりなるベース層１３、膜厚が７５ｎｍ程度のｎ型のＩｎＰよりなるエミッタ層１４、膜厚が７５ｎｍ程度のｎ＋ 型のＩｎＧａＡｓよりなるエミッタキャップ層（不図示）が順次積層されており、ヘテロ接合バイポーラトランジスタの動作領域として機能する。
サブコレクタ層１１はコレクタ層１２よりも高濃度の導電性不純物を含有しており、コレクタ取り出し層となる。
【００２２】
エミッタキャップ層に接続してエミッタ電極１５が形成されている。ベースコンタクト形成のために、エミッタキャップ層、エミッタ層１４の一部が除去され、エミッタメサ構造ＥＭが形成されている。
また、ベース層１３に接続してベース電極１７ａが形成されており、ベース層１３とコレクタ層１２にベースメサ構造ＢＭが形成されている。
さらに、サブコレクタ層１１にサブコレクタメサ構造ＳＭ（素子分離をするためのアイソレーションメサ構造）が形成されており、サブコレクタ層１１に接続してコレクタ電極１８が形成されている。
【００２３】
ここで、上記のベースメサ構造ＢＭの端部から例えば１〜５μｍ程度の所定の間隔をもって、コレクタ層と同一の層から構成された層１２ａおよびベース層と同一の層から構成された層１３ａから構成されたベースコンタクトパッド用のベースメサ構造ＰＢＭが形成されており、その下層に、サブコレクタ層と同一の層から構成された層１１ａから構成されたベースコンタクトパッド用のサブコレクタメサ構造ＰＳＭが形成されている。
従って、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の高さは、上記のベースメサ構造ＢＭの上面の高さと同じとなっている。
【００２４】
ベースコンタクトパッド用のベースメサ構造ＰＢＭ上にベースコンタクトパッド電極１７ｂが形成されている。
ここで、ベース電極１７ａの下層のベース層１３とベースコンタクトパッド電極１７ｂの下層の層１３ａとは元々同一の層であり、その上面の高さは同一となっており、ベース電極１７ａとベースコンタクトパッド電極１７ｂが配線部１７ｃにより接続された構成となっており、ベース・コレクタ間容量を低減するためのベース電極引き出し構造となっている。
ベースメサ構造ＢＭとベースコンタクトパッド用のベースメサ構造ＰＢＭの間であって、導電層１７の下部は空隙１６ａとなっており、配線部１７ｃは中空に浮いている状態となっている。
上記のベースコンタクトパッド用のベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭは、半絶縁性の基板１０によりトランジスタ部および他の素子と電気的に絶縁されているため、その部分の容量はトランジスタの寄生容量として発生しない。
【００２５】
上記のエミッタ電極１５、ベース電極１７ａを含む導電層１７、コレクタ電極１８は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
【００２６】
ここで、上記のベースコンタクトパッド電極１７ｂは、ベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域において形成されている。例えば、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の縁部ＰＢＭａから０．５〜２μｍ程度の範囲をおいて、その内側の領域に形成されている。
一方、上記のベース電極１７ａは、エミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域において形成されている。例えば、ベース層１３の縁部１３ｂから０．５〜２μｍ程度の範囲をおいて、その内側の領域に形成されている。
【００２７】
以上のように、ヘテロ接合バイポーラトランジスタＨＢＴが構成されており、ＨＢＴ全体を被覆して絶縁膜１９が形成されており、絶縁膜１９にはエミッタ電極１５に達するエミッタコンタクトホールＣＨｅ、ベースコンタクトパッド電極１７ｂに達するベースコンタクトホールＣＨｂ、および、コレクタ電極１８に達するコレクタコンタクトホールＣＨｃが開口されている。
エミッタコンタクトホールＣＨｅには、エミッタ電極１５に接続して、エミッタ用のコンタクトプラグ配線２０ｅが形成されている。
ベースコンタクトホールＣＨｂには、ベースコンタクトパッド電極１７ｂに接続して、ベース用のコンタクトプラグ配線１０ｂが形成されている。
コレクタコンタクトホールＣＨｃには、コレクタ電極１８に接続して、コレクタ用のコンタクトプラグ配線２０ｃが形成されている。
【００２８】
上記の本実施形態に係るＨＢＴを有する半導体装置は、ベース・コレクタ間容量を増加させることなく、ベース電極からの外部引き出し用コンタクトパッドを設けた構成となっており、デバイスの高周波特性の劣化を防止できる。
ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の高さは、上記のベースメサ構造ＢＭの上面の高さと同じとなっているので、その間のベース引き出し用の配線部におけるエアブリッジを形状良く形成することができる。
【００２９】
また、ベースコンタクトパッド電極１７ｂは、ベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域において形成され、さらにベース電極１７ａは、エミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域において形成されている構造となっており、後述のように、レジスト膜などの被覆層をベースコンタクトパッド用メサ構造体とベースメサ構造の間に形成し、これを型として導電層を形成する方法により、上記構造のベースコンタクトパッド電極１７ｂおよびベース電極１７ａを容易に形成することが可能となっている。このような方法により製造することにより、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制し、メサエッチングの形状を良好に保って製造することができる。
【００３０】
ベースメサ構造ＢＭとベースコンタクトパッド用ベースメサ構造ＰＢＭの間隔を１〜５μｍにしてレイアウトされているので、ＨＢＴの素子面積を縮小することができる。
また、配線部１７ｃの膜厚が０．２〜０．５μｍ程度と薄く、強度が不十分であるため、上記の間隔を開けすぎると配線部１７ｃが破損するおそれがあり、これを防止するためにも、ベースメサ構造ＢＭとベースコンタクトパッド用ベースメサ構造ＰＢＭの間隔を上記範囲に設定することが好ましい。
【００３１】
上記の本実施形態に係るＨＢＴを有する半導体装置の製造方法について、図面を参照して説明する。
まず、図２（ａ）に示すように、例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１０上に、例えばＭＢＥ（Ｍｏｌｅｃｕｌａｒ ＢｅａｍＥｐｉｔａｘｙ）法あるいはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などにより、サブコレクタ層１１としてｎ＋ 型のＩｎＧａＡｓ、コレクタ層１２としてｎ− 型のＩｎＰ、ベース層１３としてｐ＋ 型のＩｎＧａＡｓ、エミッタ層１４としてｎ型のＩｎＰ、およびエミッタキャップ層（不図示）としてｎ＋ 型のＩｎＧａＡｓを順次積層する。
【００３２】
次に、図２（ｂ）に示すように、例えばリフトオフ法などによりエミッタ層１５上にエミッタ電極１５を形成する。
次に、エミッタ電極１５をパターン加工するために用いた不図示のレジスト膜あるいはエミッタ電極１５などをマスクとして、エミッタキャップ層およびエミッタ層１４を順にエミッタメサ構造ＥＭに加工する。
これにより、ベース層１３の表面が露出する。
上記のエッチングにおいて、例えば、エミッタキャップ層のＩｎＧａＡｓのエッチングにはリン酸、過酸化水素水および水の混合液をエッチング液として用い、エミッタ層のＩｎＰのエッチングには塩酸とリン酸の混合液を用いる。
【００３３】
次に、図３（ａ）に示すように、ベースメサ構造ＢＭおよびベースコンタクトパッド用ベースメサ構造ＰＢＭのパターンのレジスト膜（不図示）を形成し、これをマスクとしてエッチングし、ベース層１３およびコレクタ層１２をベースメサ構造ＢＭに加工する。同時に、ベースコンタクトパッド用ベースメサ構造ＰＢＭとして、コレクタ層と同一の層から構成された層１２ａおよびベース層と同一の層から構成された層１３ａをパターン加工する。
上記と同様、例えば、ベース層のＩｎＧａＡｓのエッチングにはリン酸、過酸化水素水および水の混合液をエッチング液として用い、コレクタ層のＩｎＰのエッチングには塩酸とリン酸の混合液を用いる。
【００３４】
次に、図３（ｂ）に示すように、サブコレクタ構造ＳＭおよびベースコンタクトパッド用サブコレクタメサ構造ＰＳＭのパターンのレジスト膜（不図示）を形成し、これをマスクとしてエッチングし、サブコレクタ層１１をサブコレクタメサ構造ＳＭに加工して素子分離する。同時に、ベースコンタクトパッド用サブコレクタメサ構造ＰＳＭとして、サブコレクタ層と同一の層から構成された層１１ａをパターン加工する。
上記と同様、例えば、サブコレクタ層のＩｎＧａＡｓのエッチングにはリン酸、過酸化水素水および水の混合液をエッチング液として用いる。
【００３５】
以上のようにして、ヘテロ接合バイポーラトランジスタの動作領域として機能するエミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体と、ベース層の上面の高さと同じ高さを有し、表層がベース層と同一の層から構成されているベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとを、所定の距離を離間して形成する。
【００３６】
次に、図４（ａ）に示すように、エミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体と、ベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとの間において、基板１０上に、ベース層１３の上面の高さよりも高い上面を有し、少なくともベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍（縁部ＰＢＭａから０．５〜２μｍ程度の領域）までを被覆し、さらには、ベース層１３の縁部１３ｂ近傍（縁部１３ｂから０．５〜２μｍ程度の領域）までを被覆するように、被覆層としてレジスト膜１６をパターン形成する。
【００３７】
次に、図４（ｂ）に示すように、例えばリフトオフ法を用いた蒸着などにより、レジスト膜１６の上層に、レジスト膜１６を型として、０．２〜０．５μｍ程度の膜厚の導電層１７を形成する。
即ち、エミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域の一部においてベース層に接続するベース電極１７ａ、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域におけるベースコンタクトパッド用ベースメサ構造の上層のベースコンタクトパッド電極１７ｂ、および、ベース電極１７ａとベースコンタクトパッド電極１７ｂとを接続する配線部１７ｃを一体に形成する。
【００３８】
次に、図５（ａ）に示すように、レジスト膜１６を除去する。
これにより、エミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体とベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとの間における導電層１７の下部が空隙１６ａとなり、エアブリッジ構造となる。
【００３９】
次に、図５（ｂ）に示すように、例えばリフトオフ法を用いた蒸着などにより、サブコレクタ層１１上にコレクタ電極１８を形成する。
以上で、ヘテロ接合バイポーラトランジスタＨＢＴが構成される。
【００４０】
次に、図６（ａ）に示すように、例えばＣＶＤ法により、ＨＢＴ全体を被覆して全面に酸化シリコンを堆積させて絶縁膜１９を形成する。
このとき、配線部１７ｃの下部の空隙１６ａに一部絶縁膜が回り込んで形成される場合もあるが、成膜条件によっては回り込ませずに空隙のまま残すことが可能である。
【００４１】
次に、図６（ｂ）に示すように、ＣＶＤ法などにより絶縁膜１９を形成し、コンタクトホールのパターンのレジスト膜をパターン形成してＲＩＥ（反応性イオンエッチング）などのエッチングを施し、エミッタコンタクトホールＣＨｅ、ベースコンタクトホールＣＨｂおよびコレクタコンタクトホールＣＨｃを開口する。
以降の工程として、上記の各コンタクトホール内にそれぞれコンタクトプラグ配線２０ｅ、コンタクトプラグ配線２０ｂおよびコンタクトプラグ配線２０ｃを形成する。
以上で、図１に示す構造と同様の構造のＨＢＴを有する半導体装置を製造することができる。
【００４２】
上記の本実施形態に係る半導体装置の製造方法によれば、ベースコンタクトパッド用のベースメサ構造ＰＢＭの上面の高さをベースメサ構造ＳＭの上面の高さと同じとしているので、その間のベース引き出し用の配線部におけるエアブリッジを形状良く形成することができる。
また、基板の結晶方位によるサイドエッチング特性を利用したエッチングを行わず、メサ形状を形成してからベース電極１７ａ、ベースコンタクトパッド電極１７ｂおよび配線部１７ｃが一体化した導電層１７を形成しているので、パターンレイアウトや使用するエッチング液の種類などに制約がなく、また、ベースメサ構造を形成するエッチングの際に、メサ形状異常の原因となる段差がない状態でエッチングでき、メサ形状異常の発生を抑制し、メサエッチングの形状を良好に保って製造することができる。
【００４３】
第２実施形態
図７は第２実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
実質的に第１実施形態に係る半導体装置と同様であるが、第１実施形態においてエミッタメサ構造ＥＭ、ベースメサ構造ＢＭ、サブコレクタメサ構造ＳＭの半導体メサ構造体とベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭとの間における導電層１７の下部に形成された空隙部分に、酸化シリコンなどの絶縁膜１６ｂが形成されていることが異なる。
【００４４】
本実施形態に係る半導体装置は、空気に比べて酸化シリコンなどの絶縁膜の方が誘電率が高いのでこの部分における静電容量が若干上昇するが、第１実施形態と同様、後述のように、酸化シリコンの絶縁膜などの被覆層をベースコンタクトパッド用メサ構造体とベースメサ構造の間に形成し、これを型として導電層を形成する方法により、上記構造のベースコンタクトパッド電極１７ｂおよびベース電極１７ａを容易に形成することが可能となっており、この方法により製造するので、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができる。
【００４５】
本実施形態に係る半導体装置は実質的に第１実施形態と同様に製造することができる。
即ち、第１実施形態において被覆層としてレジスト膜１６をパターン形成する工程において、被覆層として酸化シリコンなどの絶縁膜１６ｂをパターン形成し、被覆層の上層に被覆層を型として導電層１７を形成する工程においては、上記の絶縁膜１６ｂの上層に絶縁膜１６ｂを型として形成し、さらにこれを除去せずに残して以降の工程を第１実施形態と同様に行うことで、図７に示す構造を形成することができる。
【００４６】
本実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、基板の結晶方位によるサイドエッチング特性を利用したエッチングを行わないので、パターンレイアウトや使用するエッチング液の種類などに制約がなく、また、ベースメサ構造を形成するエッチングの際に、メサ形状異常の原因となる段差がない状態でエッチングでき、メサ形状異常の発生を抑制して製造することができる。
【００４７】
本発明の半導体装置は上記の実施形態に限定されない。
例えば、上記の実施形態においてはベースコンタクトパッド用メサ構造体としてベースメサ構造ＰＢＭおよびサブコレクタメサ構造ＰＳＭを用いているが、これに限らず、ベースコンタクトパッド用に新たなメサ構造体を形成してもよい。但し、この場合にはベースコンタクトパッド用のメサ構造体の上面の高さがベース層の上面の高さと同じ高さとなるように設計する必要がある。
また、ベース電極１７ａは、必ずしもエミッタ層１４の形成領域を除くベース層１３の縁部１３ｂ近傍を除く領域において形成されている必要はなく、少なくともベースコンタクトパッド電極１７ｂについてベースコンタクトパッド用メサ構造体であるベースメサ構造ＰＢＭの上面の縁部ＰＢＭａ近傍を除く領域において形成されていればよい。但し、ベース電極１７ａについてもベース層１３の縁部１３ｂ近傍を除く領域において形成されている構成とすることで製造しやすい構造とすることができる。
【００４８】
また、実施形態においてはｎｐｎ型のバイポーラトランジスタについて説明しているが、ｐｎｐ型に適用することも可能である。
さらに、コレクタ層、ベース層およびエミッタ層の積層体のメサ構造の形状や各層に接続する電極の配置などは、実施形態に限定されず、種々の形状、配置を採用することができる。
また、本発明はヘテロ接合バイポーラトランジスタに限らず、それ以外のバイポーラトランジスタを有する半導体装置に適用することができる。
この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４９】
【発明の効果】
本発明の半導体装置は、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができる半導体装置である。
【００５０】
本発明の半導体装置の製造方法によれば、パターンレイアウトや使用するエッチング液の種類などに制約がなく、メサ形状異常の発生を抑制して製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の平面図であり、図１（ｂ）は図１（ａ）中のＸ−Ｘ’における断面図である。
【図２】図２（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）および（ｂ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図７】図７は第２実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
【図８】図８（ａ）は従来例に係るヘテロ接合バイポーラトランジスタを有する半導体装置の平面図であり、図８（ｂ）は図８（ａ）中のＸ−Ｘ’における断面図である。
【図９】図９（ａ）および（ｂ）は従来例に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図１０】図１０（ａ）および（ｂ）は従来例に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【符号の説明】
１０…基板、１１…サブコレクタ層、１２…コレクタ層、１３…ベース層、１４…エミッタ層、１５…エミッタ電極、１６…レジスト膜（被覆層）、１６ａ…空隙、１６ｂ…絶縁膜（被覆膜）、１７…導電層、１７ａ…ベース電極、１７ｂ…ベースコンタクトパッド電極、１７ｃ…配線部、１８…コレクタ電極、１９…絶縁膜、２０ｅ，２０ｂ，２０ｃ…コンタクトプラグ配線、１１ａ…サブコレクタ層と同一の層から構成された層、１２ａ…コレクタ層と同一の層から構成された層、１３ａ…ベース層と同一の層から構成された層、ＣＨｅ，ＣＨｂ，ＣＨｃ…コンタクトホール、ＥＭ…エミッタメサ構造、ＢＭ…ベースメサ構造、ＳＭ…サブコレクタメサ構造、ＰＢＭ…ベースコンタクトパッド用のベースメサ構造、ＰＳＭ…ベースコンタクトパッド用のサブコレクタメサ構造。
Claims (12)
- 基板に形成され、少なくともコレクタ層、ベース層および前記ベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、
前記基板上に前記半導体メサ構造体から離間して形成され、前記ベース層の上面の高さと同じ高さをもって形成されたベースコンタクトパッド用メサ構造体と、
前記エミッタ層の形成領域を除く前記ベース層の形成領域の一部において前記ベース層に接続するように形成されたベース電極、前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域において前記ベースコンタクトパッド用メサ構造体の上層に形成されたベースコンタクトパッド電極、および、前記ベース電極と前記ベースコンタクトパッド電極とを接続する配線部が一体に形成された導電層と
を有する半導体装置。 - 前記ベースコンタクトパッド用メサ構造体の表層は、前記ベース層と同一の層から構成されている
請求項１に記載の半導体装置。 - 前記半導体メサ構造体と前記ベースコンタクトパッド用メサ構造体の間における前記導電層の下部が空隙となっている
請求項１に記載の半導体装置。 - 前記半導体メサ構造体と前記ベースコンタクトパッド用メサ構造体の間における前記導電層の下部に絶縁膜が形成されている
請求項１に記載の半導体装置。 - 前記ベース電極が、前記エミッタ層の形成領域を除く前記ベース層の縁部近傍を除く領域において形成されている
請求項１に記載の半導体装置。 - 前記半導体メサ構造体と前記ベースコンタクトパッド用メサ構造体の間隔が１〜５μｍである
請求項１に記載の半導体装置。 - 前記半導体メサ構造体が化合物半導体の積層体からなり、ヘテロ接合バイポーラトランジスタを有する
請求項１に記載の半導体装置。 - 基板に、エミッタ層、ベース層およびコレクタ層を含むバイポーラトランジスタを有する半導体装置の製造方法であって、
基板に少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する工程と、
前記積層体をパターン加工し、少なくともコレクタ層、ベース層および前記ベース層よりも狭い領域において形成されたエミッタ層の積層体を含み、バイポーラトランジスタの動作領域として機能する半導体メサ構造体と、前記ベース層の上面の高さと同じ高さを有し、表層が前記ベース層と同一の層から構成されているベースコンタクトパッド用メサ構造体とを、所定の距離を離間して形成する工程と、
前記半導体メサ構造体と前記ベースコンタクトパッド用メサ構造体の間において、前記基板上に前記ベース層の上面の高さよりも高い上面を有し、少なくとも前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍までを被覆する被覆層を形成する工程と、
前記被覆層の上層に、前記被覆層を型として導電層を形成し、前記エミッタ層の形成領域を除く前記ベース層の形成領域の一部において前記ベース層に接続するベース電極、前記ベースコンタクトパッド用メサ構造体の上面の縁部近傍を除く領域における前記ベースコンタクトパッド用メサ構造体の上層のベースコンタクトパッド電極、および、前記ベース電極と前記ベースコンタクトパッド電極とを接続する配線部を一体に形成する工程と
を有する半導体装置の製造方法。 - 前記導電層を形成する工程の後、前記被覆層を除去する工程をさらに有する
請求項８に記載の半導体装置の製造方法。 - 前記被覆層を形成する工程において、前記被覆層を絶縁膜により形成する
請求項８に記載の半導体装置の製造方法。 - 前記被覆層を形成する工程において、前記半導体メサ構造体の前記ベース層の縁部近傍までを被覆するように形成し、
前記導電層を形成する工程において、前記エミッタ層の形成領域を除く前記ベース層の前記縁部近傍を除く領域に前記ベース電極を形成する
請求項８に記載の半導体装置の製造方法。 - 前記半導体メサ構造体を化合物半導体から形成し、ヘテロ接合バイポーラトランジスタを形成する
請求項８に記載の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003120393A JP2004327717A (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
| US10/805,309 US20040211978A1 (en) | 2003-04-24 | 2004-03-22 | Semiconductor device and method of producing same |
| KR1020040021632A KR20040092404A (ko) | 2003-04-24 | 2004-03-30 | 반도체 장치 및 그 제조방법 |
| TW093110902A TWI237392B (en) | 2003-04-24 | 2004-04-20 | Semiconductor device and method of producing same |
| EP04291043A EP1471580A3 (en) | 2003-04-24 | 2004-04-22 | Bipolar transistor and method of producing same |
| CNB2004100351095A CN1309089C (zh) | 2003-04-24 | 2004-04-23 | 半导体器件及其制造方法 |
| US11/723,545 US20070243689A1 (en) | 2003-04-24 | 2007-03-20 | Semiconductor device having semiconductor and base contact pad mesa portions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003120393A JP2004327717A (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004327717A true JP2004327717A (ja) | 2004-11-18 |
Family
ID=32959672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003120393A Pending JP2004327717A (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20040211978A1 (ja) |
| EP (1) | EP1471580A3 (ja) |
| JP (1) | JP2004327717A (ja) |
| KR (1) | KR20040092404A (ja) |
| CN (1) | CN1309089C (ja) |
| TW (1) | TWI237392B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007058265A1 (ja) * | 2005-11-18 | 2009-05-07 | 独立行政法人科学技術振興機構 | バイポーラトランジスタ及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105668602A (zh) * | 2016-04-07 | 2016-06-15 | 安徽江东科技粉业有限公司 | 超细碳酸钙的制备方法 |
| JP2019033199A (ja) * | 2017-08-09 | 2019-02-28 | 株式会社村田製作所 | 半導体装置 |
| JP2020098865A (ja) * | 2018-12-18 | 2020-06-25 | 株式会社村田製作所 | 半導体装置 |
| JP2020184580A (ja) * | 2019-05-08 | 2020-11-12 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US15474A (en) * | 1856-08-05 | William s | ||
| US3809889A (en) * | 1972-12-29 | 1974-05-07 | Gen Electric | Image intensifier compensated for earth{40 s magnetic field |
| US4000432A (en) * | 1975-07-25 | 1976-12-28 | Varian Associates | Magnetic shield for image intensifier tube |
| US4328418A (en) * | 1980-04-10 | 1982-05-04 | Picker Corporation | Magnetic field correction method and apparatus |
| US5268315A (en) * | 1992-09-04 | 1993-12-07 | Tektronix, Inc. | Implant-free heterojunction bioplar transistor integrated circuit process |
| US5471078A (en) * | 1992-09-09 | 1995-11-28 | Texas Instruments Incorporated | Self-aligned heterojunction bipolar transistor |
| US5734193A (en) * | 1994-01-24 | 1998-03-31 | The United States Of America As Represented By The Secretary Of The Air Force | Termal shunt stabilization of multiple part heterojunction bipolar transistors |
| FR2726125A1 (fr) * | 1994-10-25 | 1996-04-26 | Thomson Csf | Composant semiconducteur a transistors bipolaires, stabilises thermiquement |
| JP4018165B2 (ja) * | 1995-05-19 | 2007-12-05 | 株式会社東芝 | Ｘ線イメージ管装置 |
| DE19615456A1 (de) * | 1996-04-19 | 1997-10-23 | Philips Patentverwaltung | Verfahren zur Detektion und Korrektur von Bildverzerrungen bei der Computertomographie |
| KR100257192B1 (ko) * | 1998-01-26 | 2000-05-15 | 구자홍 | 이종접합 바이폴라 트랜지스터 |
| DE19856537A1 (de) * | 1998-12-08 | 2000-06-15 | Philips Corp Intellectual Pty | Verfahren zur intraoperativen Kalibration von C-Bogen Röntgenanordnungen |
| US6379043B1 (en) * | 1998-12-08 | 2002-04-30 | U.S. Philips Corporation | X-ray examination apparatus and method for generating distortion-free X-ray images |
| FR2805081B1 (fr) * | 2000-02-14 | 2002-10-11 | Cit Alcatel | Procede de fabrication de transistor bipolaire a double heterojonction sur materiau iii-v |
| US6680791B2 (en) * | 2001-10-01 | 2004-01-20 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor device for rapid optical switch by modulated absorption |
| US6605825B1 (en) * | 2002-02-14 | 2003-08-12 | Innovative Technology Licensing, Llc | Bipolar transistor characterization apparatus with lateral test probe pads |
| US6924203B2 (en) * | 2003-05-27 | 2005-08-02 | Northrop Grumman Corporation | Double HBT base metal micro-bridge |
| US6870184B2 (en) * | 2003-07-30 | 2005-03-22 | Innovative Technology Licensing, Llc | Mechanically-stable BJT with reduced base-collector capacitance |
-
2003
- 2003-04-24 JP JP2003120393A patent/JP2004327717A/ja active Pending
-
2004
- 2004-03-22 US US10/805,309 patent/US20040211978A1/en not_active Abandoned
- 2004-03-30 KR KR1020040021632A patent/KR20040092404A/ko not_active Application Discontinuation
- 2004-04-20 TW TW093110902A patent/TWI237392B/zh not_active IP Right Cessation
- 2004-04-22 EP EP04291043A patent/EP1471580A3/en not_active Withdrawn
- 2004-04-23 CN CNB2004100351095A patent/CN1309089C/zh not_active Expired - Fee Related
-
2007
- 2007-03-20 US US11/723,545 patent/US20070243689A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007058265A1 (ja) * | 2005-11-18 | 2009-05-07 | 独立行政法人科学技術振興機構 | バイポーラトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1471580A3 (en) | 2005-06-01 |
| TW200425506A (en) | 2004-11-16 |
| US20070243689A1 (en) | 2007-10-18 |
| KR20040092404A (ko) | 2004-11-03 |
| CN1309089C (zh) | 2007-04-04 |
| TWI237392B (en) | 2005-08-01 |
| EP1471580A2 (en) | 2004-10-27 |
| US20040211978A1 (en) | 2004-10-28 |
| CN1540765A (zh) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7679105B2 (en) | Hetero junction bipolar transistor and method of manufacturing the same | |
| CN115714137A (zh) | 异质结双极晶体管结构及其形成方法 | |
| JP4089662B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2000021895A (ja) | 半導体装置及びその製造方法 | |
| US20070243689A1 (en) | Semiconductor device having semiconductor and base contact pad mesa portions | |
| US20050184312A1 (en) | Double HBT base metal micro-bridge | |
| JP2004363322A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3509682B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 | |
| US6890826B2 (en) | Method of making bipolar transistor with integrated base contact and field plate | |
| JP3755658B2 (ja) | Ｈｂｔの製造方法 | |
| JPH0588541B2 (ja) | ||
| JP4872222B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| JP2006344884A (ja) | ヘテロ接合型半導体装置及びその製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2015023236A (ja) | 半導体装置 | |
| JP2004221139A (ja) | 半導体装置およびその製造方法 | |
| JP3719985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR20040057000A (ko) | 이종접합 바이폴라 트랜지스터의 제조방법, 그에 의해제조된 이종접합 바이폴라 트랜지스터 | |
| JP2006041057A (ja) | メタモルフィック半導体装置 | |
| JPH0669223A (ja) | 半導体装置の製造方法 | |
| JP2006210633A (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| KR20080052195A (ko) | 측벽을 이용한 이종접합 바이폴라 트랜지스터 제조방법 | |
| JP2000349090A (ja) | バイポーラトランジスタ、およびその製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JP2004335890A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |