FR2726125A1 - Composant semiconducteur a transistors bipolaires, stabilises thermiquement - Google Patents
Composant semiconducteur a transistors bipolaires, stabilises thermiquement Download PDFInfo
- Publication number
- FR2726125A1 FR2726125A1 FR9412725A FR9412725A FR2726125A1 FR 2726125 A1 FR2726125 A1 FR 2726125A1 FR 9412725 A FR9412725 A FR 9412725A FR 9412725 A FR9412725 A FR 9412725A FR 2726125 A1 FR2726125 A1 FR 2726125A1
- Authority
- FR
- France
- Prior art keywords
- base
- semiconductor component
- transistors
- component according
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 230000000712 assembly Effects 0.000 claims abstract 2
- 238000000429 assembly Methods 0.000 claims abstract 2
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
L'invention concerne un composant semiconducteur à transistors bipolaires. Ce composant est stabilisé thermiquement grâce à la présence de résistance de ballast RBi montées en série au niveau de la base de chaque transistor. Pour obtenir des performances élevées en hyperfréquence chaque résistance RBi est d'autre part montée en parallèle avec un condensateur CBi . Application: Amplificateurs, oscillateurs.
Description
COMPOSANT SEMICONDUCTEUR A TRANSISTORS BIPOLAIRES,
STABILISES THERMIQUEMENT
Le domaine de l'invention est celui des composants semiconducteurs comprenant des transistors bipolaires, destinés à fonctionner notamment en hyperfréquences en tant qu'amplificateurs de puissance ou oscillateurs accordables.
STABILISES THERMIQUEMENT
Le domaine de l'invention est celui des composants semiconducteurs comprenant des transistors bipolaires, destinés à fonctionner notamment en hyperfréquences en tant qu'amplificateurs de puissance ou oscillateurs accordables.
D'une manière générale, la réalisation de composants hyperfréquences de puissance nécessite l'utilisation en parallèle d'un ensemble de transistors bipolaires élémentaires. Une des architectures actuellement développée est celle illustrée en figure 1 dans laquelle les différents émetteurs des différents transistors sont reliés à un "bus émetteur" (bE) via des rubans métalliques conducteurs, les différentes bases étant reliées à un "bus de base" (bB) via des rubans métalliques conducteurs et les contacts ohmiques du collecteur des composants élémentaires sont reliés par un ruban métallique du type pont-à-air enjambant les composants élémentaires, les différents collecteurs étant reliés à un "bus collecteur" via les jambes d'un pont collecteur (PC).
Cependant, dans ces dispositifs de puissance, on assiste à des problèmes d'emballement thermique du fait de la dérive de la caractéristique courant-tension de la jonction émetteur-base des transistors (de l'ordre de -1,5 mV/K). Cette dérive de la caractéristique courant-tension de la jonction émetteur-base entraîne que, par exemple, pour un courant de base fixé, les zones les plus chaudes drainent pratiquement la totalité du courant base et donc du courant collecteur. Au fur et à mesure que la puissance dissipée augmente dans le composant, un gradient thermique de plus en plus marqué s'établit. Les doigts centraux plus chauds drainent plus de courant que les doigts aux extrémités. Par réaction en chaîne, seul un doigt central finit par conduire.
On a-pallié- ce phénomène en ajoutant classiquement des résistances de ballast en série sur chacun des doigts d'émetteur du composant de puissance. Du fait de la chute de potentiel dans ces résistances, une dépolarisation d'autant plus forte des jonctions émetteurbase intervient que le courant d'émetteur les traversant est élevée. Cela entraîne donc une contre-réaction régulant la distribution du courant dans le composant de puissance, qui diminue l'emballement thermique.
Cependant, I'opération de ballastage au niveau de l'émetteur présente un handicap que propose de résoudre le composant semiconducteur selon l'invention.
En effet, dans l'ensemble des courbes courant de collecteur 1C en fonction de la tension Vce pour un courant de base lb imposé, telles qu'illustrées en figure 2, il apparaît une tension de déchet VCE min qui correspond au passage du comportement saturé au fonctionnement linéaire.
Le composant peut être utilisé entre cette tension et la tension de claquage VCE max. Or la tension de déchet croît avec la résistance Re au niveau de l'émetteur. Ballaster l'émetteur revient donc à diminuer la plage de tension
VCE max-VcE min, dans laquelle le composant semiconducteur est susceptible de fonctionner, ce qui part là-même affecte le rendement de puissance ajoutée du composant. De plus, I'augmentation de la résistance d'émetteur implique une perte par effet Joule dans cet élément, ce qui dégrade aussi le rendement de puissance ajoutée.Par ailleurs, la réalisation des résistances de ballast pour des applications hyperfréquences impose à la fois des faibles valeurs (environ 5 ohms) et une grande compacité (30 pm x 8 pm) pour limiter les délais de propagation et l'apparition d'inductances parasites. La réalisation pratique de telles résistances est particulièrement difficile, et seule des résistances métalliques sont utilisables, et cela avec le risque d'apparition de phénomènes d'électromigration (densité de courant de l'ordre de 1 o6 A cm-2).
VCE max-VcE min, dans laquelle le composant semiconducteur est susceptible de fonctionner, ce qui part là-même affecte le rendement de puissance ajoutée du composant. De plus, I'augmentation de la résistance d'émetteur implique une perte par effet Joule dans cet élément, ce qui dégrade aussi le rendement de puissance ajoutée.Par ailleurs, la réalisation des résistances de ballast pour des applications hyperfréquences impose à la fois des faibles valeurs (environ 5 ohms) et une grande compacité (30 pm x 8 pm) pour limiter les délais de propagation et l'apparition d'inductances parasites. La réalisation pratique de telles résistances est particulièrement difficile, et seule des résistances métalliques sont utilisables, et cela avec le risque d'apparition de phénomènes d'électromigration (densité de courant de l'ordre de 1 o6 A cm-2).
Pour pallier ces phénomènes, I'invention propose d'éviter le problème de l'emballement thermique, en ballastant le composant semiconducteur grâce à une résistance R8 montée en série au niveau de la base. Pour compenser la perte de gain en courant à hautes fréquences et notamment en hyperfréquences due à la présence d'une résistance de ballastage, la résistance R8 est de plus montée en parallèle avec un condensateur Cg, I'ensemble (Rg, Cg) étant alors monté en série avec la base.
Plus précisément, I'invention a pour objet un composant semiconducteur, comprenant au moins un transistor bipolaire comportant un émetteur (E), une base (B), un collecteur (C) caractérisé en ce que la base (B) est mise en série avec un ensemble résistance Rg, condensateur C8 montés en parallèle ; les transistors bipolaires utilisés dans le composant semiconducteur selon l'invention peuvent avantageusement être des transistors bipolaires à hétérojonction (TBH) en raison des excellentes performances qu'ils permettent d'atteindre comme il sera explicité ultérieurement.De préférence, le composant semiconducteur comprend plusieurs transistors (Ti) en parallèle, élaborés sur un substrat (S), les bases (Bi) des transistors (Ti) étant reliées à un bus de base (bB) via les circuits (résistance Rgi, condensateur Cgi), les émetteurs (Ei) étant reliés à un bus d'émetteur (bE), les collecteurs (Ci) étant reliés entre eux par un pont collecteur (PC).
Le substrat (S) peut avantageusement être un substrat semiconducteur à base de matériau Ill-V ou silicium, homogène ou de type semiconducteur sur isolant.
L'invention a aussi pour objet un procédé de réalisation d'un composant semiconducteur comprenant au moins un transistor bipolaire (Ti) réalisé à partir de l'empilement d'au moins une couche (Ic) dans laquelle est réalisé le collecteur (Ci) de (Ti), d'une couche (lb) dans laquelle est réalisée la base (Bi) de (Ti), d'une couche (le) dans laquelle est réalisé l'émetteur (Ei) de (Ti) sur un substrat (S), caractérisé en ce qu'il comprend:
- la réalisation d'une résistance (Rgi) dans la couche (Ig)
- la réalisation d'un condensateur (Cgi) sur le substrat (S)
- le montage en série avec la base (Bi) du transistor (Ti), de l'ensemble résistance (Rgi) condensateur (Cgi) montés en parallèle.
- la réalisation d'une résistance (Rgi) dans la couche (Ig)
- la réalisation d'un condensateur (Cgi) sur le substrat (S)
- le montage en série avec la base (Bi) du transistor (Ti), de l'ensemble résistance (Rgi) condensateur (Cgi) montés en parallèle.
De préférence, le procédé selon l'invention comprend la connexion des différentes bases (Bi) via leur ensemble (R8i, C8i) à un bus de base commun. Les différents émetteur (Ei) sont de préférence connectés à un bus commun émetteur.
L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre et des figures annexées parml lesquelles:
- la figure 1 illustre une architecture de composant de puissance, selon l'art antérieur utilisant un ensemble de transistors élémentaires,
- la figure 2 illustre l'évolution des courbes IC courant de collecteur en fonction de la tension VCE entre collecteur et émetteur, pour différents courants de base;
- la figure 3 illustre l'évolution du gain en puissance en fonction de la fréquence d'utilisation du composant;
- la figure 4 illustre une coupe d'un exemple de composant semiconducteur selon l'invention, dans laquelle seul un transistor (Ti) est représenté;;
- la figure 5 illustre un ensemble résistance R8i, condensateur Cgi, monté entre la base d'un transistor (Ti) et le bus de base commun:
* la figure 5a illustre une vue de dessus
* la figure 5b illustre une coupe selon un axe aa situé au
niveau de l'émetteur
* la figure 5c illustre une coupe bc
- la figure 6 illustre l'évolution du gain en puissance en fonction de la fréquence, pour des composants respectivement non ballasté, ballasté au niveau de l'émetteur, ballasté au niveau de la base;
- la figure 7 illustre l'évolution du critère de stabilité en fréquence pour les trois composants précités.
- la figure 1 illustre une architecture de composant de puissance, selon l'art antérieur utilisant un ensemble de transistors élémentaires,
- la figure 2 illustre l'évolution des courbes IC courant de collecteur en fonction de la tension VCE entre collecteur et émetteur, pour différents courants de base;
- la figure 3 illustre l'évolution du gain en puissance en fonction de la fréquence d'utilisation du composant;
- la figure 4 illustre une coupe d'un exemple de composant semiconducteur selon l'invention, dans laquelle seul un transistor (Ti) est représenté;;
- la figure 5 illustre un ensemble résistance R8i, condensateur Cgi, monté entre la base d'un transistor (Ti) et le bus de base commun:
* la figure 5a illustre une vue de dessus
* la figure 5b illustre une coupe selon un axe aa situé au
niveau de l'émetteur
* la figure 5c illustre une coupe bc
- la figure 6 illustre l'évolution du gain en puissance en fonction de la fréquence, pour des composants respectivement non ballasté, ballasté au niveau de l'émetteur, ballasté au niveau de la base;
- la figure 7 illustre l'évolution du critère de stabilité en fréquence pour les trois composants précités.
L'invention a donc pour objet un composant semiconducteur présentant au moins un transistor dans lequel un ensemble monté en parallèle d'une résistance R8 et d'un condensateur Cg est mis en série au niveau de la base (B) du transistor bipolaire.
De préférence, le composant semiconducteur selon l'invention est un composant de puissance possédant plusieurs transistors couplés en parallèle. Les différents transistors (Ti) sont conçus sur un substrat semiconducteur commun. Les différentes bases (Bi) des transistors sont reliées à un bus de base (bB) commun, via les circuits (R8i, C8i) permettant le ballastage au niveau de la base de chaque transistor élémentaire. De même les différents émetteurs sont reliés à un bus commun d'émetteur (bE).
Les différents collecteurs peuvent être reliés entre eux via les jambes d'un pont collecteur (C).
Les transistors bipolaires utilisés sont de préférence des transistors bipolaires à hétérojonctions dont le principe de fonctionnement est très proche de celui des transistors bipolaires à homojonction, mais dont les différences structurelles permettent d'escompter de meilleures performances.
Le composant semiconducteur selon l'invention, comprend montés en parallèle une résistance R8 de ballastage et un condensateur C8, L'ensemble d'un tel montage fournit une impédance qui tend vers une valeur d'autant plus faible que la fréquence est élevée. Ainsi en hyperfréquences, on parvient à des composants semiconducteurs capables d'avoir des fréquences d'utilisation très élevées.
Parallèlement, on définit classiquement le gain en puissance G comme le rapport de la puissance de sortie Ps du transistor, sur la puissance d'entrée Pi du transistor: (G = Ps/Pi). L'évolution de ce paramètre
G avec la fréquence est donnée à la figure 3. Typiquement ce gain est très élevé à basse fréquence, or l'on définit également un critère de stabilité k tel que lorsqu'il est supérieur à 1, le transistor est stable (pas d'oscillation) et lorsqu'il est inférieur à 1, le dispositif est instable, ce critère k croît généralement avec la fréquence. En mettant une résistance Rg, on diminue le gain G ce qui permet de diminuer fortement les phénomènes d'oscillation indésirable à basses fréquences.Dans la gamme de fréquences, voisines de quelques gigahertz, l'impédance de l'ensemble (Rg, Cg) devient plus faible qu'à basse fréquence le gain G ne chute donc pas beaucoup et l'on dispose ainsi d'un dispositif capable d'être stable tout en ayant un gain en puissance important (G important avec k supérieur à 1).
G avec la fréquence est donnée à la figure 3. Typiquement ce gain est très élevé à basse fréquence, or l'on définit également un critère de stabilité k tel que lorsqu'il est supérieur à 1, le transistor est stable (pas d'oscillation) et lorsqu'il est inférieur à 1, le dispositif est instable, ce critère k croît généralement avec la fréquence. En mettant une résistance Rg, on diminue le gain G ce qui permet de diminuer fortement les phénomènes d'oscillation indésirable à basses fréquences.Dans la gamme de fréquences, voisines de quelques gigahertz, l'impédance de l'ensemble (Rg, Cg) devient plus faible qu'à basse fréquence le gain G ne chute donc pas beaucoup et l'on dispose ainsi d'un dispositif capable d'être stable tout en ayant un gain en puissance important (G important avec k supérieur à 1).
Nous allons décrire un exemple de réalisation de composant selon l'invention utilisant notamment une étape originale de procédé quant à la réalisation des résistances de ballastage Rg.
Le composant semiconducteur de l'invention est destiné à délivrer de la puissance et s'obtient typiquement à l'aide du couplage de plusieurs transistors élémentaires. II peut s'agir d'une dizaine de transistors ayant chacun une surface d'émetteur d'environ 2 x 30 pm2 afin d'obtenir une puissance de sortie de 1W à la fréquence de 10 GHz.
Nous allons décrire la structure élémentaire d'un transistor (Ti) ainsi que l'ensemble (ri;, CBi) qui lui est associé.
La figure 4 illustre une coupe d'un transistor (Ti) réalisé pour un composant selon l'invention.
De manière générale, les transistors élémentaires sont élaborés à partir de structure multicouches. En effet, à partir d'un substrat semiconducteur (S) on peut élaborer une première couche de sous collecteur fortement dopée n, par exemple une couche de GaAs dopé Si avec une concentration de 3-1018cm-3 Au dessus on élabore une couche de collecteur (C) du transistor par dépôt d'une couche GaAs dopé n (concentration typiquement de l'ordre 2.1016cm-3), puis une couche de base (B) en GaAs dopé p dopage au carbone avec une concentration de l'ordre 7.1019cm-3 et enfin une couche pour l'émetteur (E) en GalnP dopé n, puis recouverte d'une couche plus conductrice en GaAs fortement dopé (par exemple avec Si et une concentration de 3-1018cm-3) GalnP présente l'intérêt d'avoir une bande interdite plus élevée que Ga1 xAlxAs généralement utilisé dans d'autres (TBH). D'autre part, il existe divers procédés de gravure, soit par voie chimique aqueuse, soit par gravure sèche qui permettent de graver sélectivement le couple GalnP/GaAs, et ainsi graver entièrement la couche d'émetteur en s'arrêtant sur la base avec une excellente sélectivité.
A partir de cette structure multicouche on réalise les différents éléments : transistor, résistance, condensateur. Pour cela on grave sélectivement les différents couches. La figure 4 illustre bien la structure élémentaire (Ti). Ainsi on dégage l'ensemble des couches, localement pour réaliser des isolations électriques dans la couche de sous collecteur, typiquement par implantation ionique de bore pour isoler les différents transistors les uns des autres et pour diminuer les capacités parasites. De même, la couche de collecteur est partiellement dégagée pour élaborer des contacts cc permettant la prise de contact au niveau du collecteur.Ces contacts cc peuvent être élaborés par métallisation de type AuGe/Ni/Au bien adapté à la technologie des matériaux Ill-V. En poursuivant une architecture pyramidale on élabore la base (B) du transistor en dégageant la couche de base, sur laquelle on dégage à nouveau l'émetteur pour assurer des prises de contact au-dessus de la base (B), ces prises de contact cb peuvent être réalisées par dépôt de TilPtlAu. De même, la prise de contact au niveau de l'émetteur peut être assurée par un contact ce et ce également en Ti/Pt/Au.
Parallèlement à la réalisation des transistors (Ti), on réalise sur la structure multicouche de départ un ensemble de résistances Rgi montées en parallèle avec des condensateurs C8i, les couples (R8i, C8i) étant mis en série entre les transistors élémentaires (Ti) et le bus de base (bB).
Dans la présente invention, utilisant le ballastage base (stabilisation des courants de base), on est amené à réaliser des résistances présentant des valeurs plus élevées que les résistances de ballastage au niveau de l'émetteur. En effet, ces résistances au niveau de la base sont traversées par des courants ss (ss gain en courant) fois plus faibles, et dissipant une puissance continue ss fois moins importante. Alors que les résistances de ballastage au niveau de l'émetteur sont typiquement de quelques ohms, les résistances R8 utilisées dans l'invention doivent être de l'ordre d'une centaine d'ohms pour éviter de la même façon, les problèmes d'emballement thermique.
La couche de base utilisée dans l'exemple de réalisation présente typiquement une résistance superficielle d'environ 120 Q par carré permettant d'exploiter cette valeur pour réaliser la résistance Rg. Ainsi en utilisant des résistances en semiconducteur, les risques d'apparition de l'électromigration peuvent être fortement diminués, en raison de densité de courant plus faibles.
La structure de condensateur C8 est quant à elle élaborée au niveau du substrat semiconducteur et résulte des dépôts successifs de métal diélectrique (type nitrure)-métal (capacité dite métal-isolant-métal).
La figure 5a illustre une vue de dessus de l'association d'un transistor (Ti) et d'un circuit résistance Rg-condensateur Cg. Alors que les figures 5b et 5c illustrent respectivement une coupe aa et une coupe bc de ladite vue de dessus.
La figure 5a schématise un transistor (Ti) dans lequel sont représentés les deux contacts collecteurs cc1 et cc2, le contact émetteur ce relié au bus émetteur bE. Un premier pont Pb1 métallique relie la base du transistor à la résistance de ballast base en un point relié via un pont PbC à l'armature inférieure du condensateur Cg. Un second pont Pb2 relie la résistance R8 à Q' l'armature supérieure du condensateur. Un tel montage permet de monter en parallèle la résistance R8 et le condensateur Cg. Un dernier pont Pf assure la liaison entre le circuit résistance-condensateur et le bus de base bB reliant toutes les bases (Bi) des transistors (Ti) entre elles.
Les performances obtenues en hyperfréquence grâce au ballastage au niveau de la base sont maintenant illustrées par la comparaison entre:
- un transistor élémentaire à hétérojonction de 2 x 30 pm2 de surface d'émetteur (HBTSS);
- un transistor identique au HBTSS, avec une résistance de ballast d'émetteur (6 Q typique) (HBTBE);
- un transistor selon l'invention identique au HBTSS avec une résistance de ballast sur la base (120 n), un condensateur en parallèle (1,5 pF), avec une résistance série (1 Q) représentant les imperfections d'un condensateur intégré (Métal-lsolant-Métal) (HBTBB).
- un transistor élémentaire à hétérojonction de 2 x 30 pm2 de surface d'émetteur (HBTSS);
- un transistor identique au HBTSS, avec une résistance de ballast d'émetteur (6 Q typique) (HBTBE);
- un transistor selon l'invention identique au HBTSS avec une résistance de ballast sur la base (120 n), un condensateur en parallèle (1,5 pF), avec une résistance série (1 Q) représentant les imperfections d'un condensateur intégré (Métal-lsolant-Métal) (HBTBB).
La figure 6 illustre l'évolution du gain en puissance en fonction de la fréquence pour les trois composants HBTSS, HBTBE, HBTBB. On remarque que le gain à 10 GHz est bien évidemment le plus élevé pour le transistor sans ballast, que le transistor avec le ballast sur la base perd seulement un décibel par rapport au transistor non ballasté à 10 GHz et que le composant ballasté sur l'émetteur perd quant à lui environ 3,2 dB.
La figure 7 illustre l'évolution du critère de stabilité k en fonction de la fréquence. On remarque que le composant avec ballast sur la base est le plus stable, suivi par le composant non ballasté, alors que le transistor avec un ballast sur l'émetteur n'est jamais stable jusqu'à 20 GHz.
Claims (10)
1. Composant semiconducteur, comprenant au moins un transistor bipolaire comportant un émetteur (E), une base (B), un collecteur (C), caractérisé en ce que la base (B) est mise en série avec un ensemble résistance (Rg), condensateur (CB) montés en parallèle.
2. Composant semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend plusieurs transistors bipolaires (Ti) montés en parallèle sur un substrat (S), les bases (Bi) des transistors étant reliées via des doigts conducteurs à un bus de base (bB), lesdits doigts comportant les ensembles (R8i, CBi), les émetteurs (Ei) des transistors étant reliés via des doigts conducteurs à un bus émetteur (bE), les collecteurs (Ci) des transistors étant reliés entre eux par un pont collecteur (PC).
3. Composant semiconducteur selon l'une des revendications 1 ou 2, caractérisé en ce que les transistors sont des transistors bipolaires à hétérojonctions.
4. Composant semiconducteur selon l'une des revendications 1 à 3, caractérisé en ce que le substrat semiconducteur homogène est du GaAs.
5. Composant semiconducteur selon l'une des revendications 1 à 3, caractérisé en ce que le substrat est de type semiconducteur sur isolant.
6. Composant semiconducteur selon la revendication 4, caractérisé en ce que les matériaux constitutifs de la base et du collecteur sont respectivement du GaAs dopé p et du GaAs dopé n.
7. Composant semiconducteur selon la revendication 4, caractérisé en ce que le matériau constitutif de l'émetteur est du GalnP dopé n.
8. Utilisation du composant semiconducteur selon l'une des revendications 1 à 7, caractérisée en ce qu'elle est effectuée dans une gamme de fréquences supérieures à environ 1 Gigahertz.
9. Procédé ~ de réalisation d'un composant semiconducteur comprenant au moins un transistor bipolaire (Ti) réalisé à partir de l'empilement d'au moins une couche (Ic) dans laquelle est réalisé le collecteur (Ci) de (Ti), d'une couche (lb) dans laquelle est réalisée la base (Bi) de (Ti), d'une couche (le) dans laquelle est réalisé l'émetteur (Ei) de (Ti) sur un substrat (S), caractérisé en ce qu'il comprend:
- la réalisation d'une résistance (Rgi) dans la couche (Ig)
- la réalisation d'un condensateur (Cgi) sur le substrat (S)
- le montage en série avec la base (Bi) du transistor (Ti), de
l'ensemble résistance (Rgi) condensateur (Cgi) montés en
parallèle.
10. Procédé de réalisation de composant semiconducteur selon la revendication 9, caractérisé en ce que les résistance (rBi) sont réalisées dans la couche (Ig).
GaAs dopé avec du carbone.
Il. Procédé de réalisation de composant semiconducteur selon la revendication 10, caractérisé en ce que le matériau de la couche (Ig) est du
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9412725A FR2726125A1 (fr) | 1994-10-25 | 1994-10-25 | Composant semiconducteur a transistors bipolaires, stabilises thermiquement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9412725A FR2726125A1 (fr) | 1994-10-25 | 1994-10-25 | Composant semiconducteur a transistors bipolaires, stabilises thermiquement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2726125A1 true FR2726125A1 (fr) | 1996-04-26 |
Family
ID=9468171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9412725A Pending FR2726125A1 (fr) | 1994-10-25 | 1994-10-25 | Composant semiconducteur a transistors bipolaires, stabilises thermiquement |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2726125A1 (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0736908A1 (fr) * | 1995-04-07 | 1996-10-09 | Mitsubishi Denki Kabushiki Kaisha | Transistor bipolaire à impédance ballast |
| FR2805081A1 (fr) * | 2000-02-14 | 2001-08-17 | Cit Alcatel | Procede de fabrication de transistor bipolaire a double heterojonction sur materiau iii-v |
| EP1471580A2 (fr) * | 2003-04-24 | 2004-10-27 | Sony Corporation | Transistor bipolaire et procédé pour sa fabrication |
| US7297993B2 (en) * | 2004-07-21 | 2007-11-20 | Sony Corporation | Bipolar transistor and fabrication method of the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0289343A1 (fr) * | 1987-04-30 | 1988-11-02 | Sony Corporation | Transistors bipolaires à hétérojonction |
| EP0546919A1 (fr) * | 1991-12-11 | 1993-06-16 | France Telecom | Transistor bipolaire à hétérojonction insensible à la variation de la température extérieure et circuit intégré associé |
| EP0597397A2 (fr) * | 1992-11-09 | 1994-05-18 | Texas Instruments Incorporated | Transistor avec une impédance ballast à la base |
-
1994
- 1994-10-25 FR FR9412725A patent/FR2726125A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0289343A1 (fr) * | 1987-04-30 | 1988-11-02 | Sony Corporation | Transistors bipolaires à hétérojonction |
| EP0546919A1 (fr) * | 1991-12-11 | 1993-06-16 | France Telecom | Transistor bipolaire à hétérojonction insensible à la variation de la température extérieure et circuit intégré associé |
| EP0597397A2 (fr) * | 1992-11-09 | 1994-05-18 | Texas Instruments Incorporated | Transistor avec une impédance ballast à la base |
Non-Patent Citations (1)
| Title |
|---|
| W. LIU ET AL.: "First Demonstration of High-Power GaInP/GaAs HBT MMIC Power Amplifier with 9.9 W Output Power at X-Band", IEEE MICROWAVE AND GUIDED WAVE LETTERS, vol. 4, no. 9, NEW YORK US, pages 293 - 295 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0736908A1 (fr) * | 1995-04-07 | 1996-10-09 | Mitsubishi Denki Kabushiki Kaisha | Transistor bipolaire à impédance ballast |
| US5760457A (en) * | 1995-04-07 | 1998-06-02 | Mitsubishi Denki Kabushiki Kaisha | Bipolar transistor circuit element having base ballasting resistor |
| FR2805081A1 (fr) * | 2000-02-14 | 2001-08-17 | Cit Alcatel | Procede de fabrication de transistor bipolaire a double heterojonction sur materiau iii-v |
| EP1126515A1 (fr) * | 2000-02-14 | 2001-08-22 | Alcatel | Procédé de fabrication de transistor bipolaire à double hétérojonction sur matériau III-V |
| US6495869B2 (en) | 2000-02-14 | 2002-12-17 | Alcatel | Method of manufacturing a double-heterojunction bipolar transistor on III-V material |
| EP1471580A2 (fr) * | 2003-04-24 | 2004-10-27 | Sony Corporation | Transistor bipolaire et procédé pour sa fabrication |
| EP1471580A3 (fr) * | 2003-04-24 | 2005-06-01 | Sony Corporation | Transistor bipolaire et procédé pour sa fabrication |
| CN1309089C (zh) * | 2003-04-24 | 2007-04-04 | 索尼株式会社 | 半导体器件及其制造方法 |
| US7297993B2 (en) * | 2004-07-21 | 2007-11-20 | Sony Corporation | Bipolar transistor and fabrication method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0380168B1 (fr) | "Dispositif semiconducteur intégré incluant un transistor à effet de champ à grille isolée et polarisée en continu à un niveau élevé" | |
| EP0756322B1 (fr) | Composant semi-conducteur avec dissipateur thermique intégré | |
| EP0752723B1 (fr) | Transistor bipolaire à structure optimisée | |
| Yang et al. | Design, modeling, and characterization of monolithically integrated InP-based (1.55/spl mu/m) high-speed (24 Gb/s) pin/HBT front-end photoreceivers | |
| EP0236189B1 (fr) | Structure semi-conductrice monolithique d'un transistor bipolaire à hétérojonction et d'un laser | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| JP2005524979A (ja) | ヘテロ結合ｐｉｎダイオード及びその製造方法 | |
| FR2625613A1 (fr) | ||
| FR2726125A1 (fr) | Composant semiconducteur a transistors bipolaires, stabilises thermiquement | |
| EP0149390B1 (fr) | Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation | |
| Razeghi et al. | Planar monolithic integrated photoreceiver for 1.3–1.55 μm wavelength applications using GaInAs‐GaAs heteroepitaxies | |
| WO2000017935A1 (fr) | Dispositif semi-conducteur | |
| FR2651375A1 (fr) | Structure de grille de commande pour un dispositif semiconducteur a transistor a effet de champ. | |
| EP3648166A1 (fr) | Transistor bipolaire a emission lumineuse | |
| EP0002087A1 (fr) | Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication | |
| FR2569056A1 (fr) | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor | |
| FR2529725A1 (fr) | Oscillateur a faible bruit, fonctionnant dans la gamme des hyperfrequences | |
| US4513423A (en) | Arrangement for damping the resonance in a laser diode | |
| Mensa et al. | Baseband amplifiers in transferred-substrate HBT technology | |
| EP0380166A1 (fr) | Dispositif semiconducteur intégré incluant un transistor à effet de champ à grille isolée et polarisée en continu à un niveau élevé pour produire une zone de conductance différentielle négative de drain | |
| FR2481540A1 (fr) | Systeme a resistance reglee a utiliser avec un amplificateur de signaux a gain regle | |
| EP1276149B1 (fr) | Composant électronique encapsulé comportant un dispositif électronique de puissance et procédé de fabrication | |
| EP2816679B1 (fr) | Dispositif d'émission laser à modulateur de lumière intégré | |
| EP0193462A1 (fr) | Diode hyperfréquence de type PIN à transitions abruptes | |
| Gutierrez-Aitken et al. | 9 GHz bandwidth InP-based integrated PIN-HBT photoreceiver |