KR100257192B1 - 이종접합 바이폴라 트랜지스터 - Google Patents

이종접합 바이폴라 트랜지스터 Download PDF

Info

Publication number
KR100257192B1
KR100257192B1 KR1019980002347A KR19980002347A KR100257192B1 KR 100257192 B1 KR100257192 B1 KR 100257192B1 KR 1019980002347 A KR1019980002347 A KR 1019980002347A KR 19980002347 A KR19980002347 A KR 19980002347A KR 100257192 B1 KR100257192 B1 KR 100257192B1
Authority
KR
South Korea
Prior art keywords
layer
emitter
base
electrode
collector
Prior art date
Application number
KR1019980002347A
Other languages
English (en)
Other versions
KR19990066430A (ko
Inventor
신진호
임태윤
김형욱
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980002347A priority Critical patent/KR100257192B1/ko
Publication of KR19990066430A publication Critical patent/KR19990066430A/ko
Application granted granted Critical
Publication of KR100257192B1 publication Critical patent/KR100257192B1/ko
Priority to US09/770,503 priority patent/US6395608B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 이종접합 바이폴라 트랜지스터(HBT:Heterojunction Bipolar Transistor)에 관한 것으로, 특히 베이스-콜렉터 간 PN접합폭을 줄이기 위한 구조와 그 제조방법에 관한 것이다. 본 발명의 HBT는 기판과, 기판 위에 형성된 부콜렉터층, 기판과 부콜렉터층의 일부에 소정의 형상으로 이온이 주입되어 형성된 절연층, 부콜렉터층 위에 소정의 형상으로 형성된 콜렉터전극 및, 부콜렉터층 위 일부에 소정의 형상으로 형성된 콜렉터층, 콜렉터층 위에 형성된 베이스층과, 베이스층 위 일부에 소정의 형상으로 형성된 에미터층, 에미터층 위에 동일한 형상으로 형성된 오믹캡층, 베이스층 위에 에미터층 둘레로부터 소정의 거리를 두고 형성된 베이스전극, 오믹캡층 위에 상기 오믹캡층의 형성된 경계범위를 넘어서 형성된 에미터전극, 베이스전극과 동일한 물질로 에미터전극 위를 도포하도록 형성된 베이스금속층, 베이스층과 베이스전극 위에 오믹캡보다 높은 높이로 형성된 절연막, 절연층 위에 형성되어 일부가 베이스전극에 연결된 베이스패드배선, 절연막 위에 에미터전극 상단 베이스금속층을 포함하도록 형성된 전극배선; 그리고, 전극배선과 패드배선을 연결하도록 형성된 공중중첩배선이 포함된 구조로 된 것이 특징이다.

Description

이종접합 바이폴라 트랜지스터
본 발명은 바이폴라 트랜지스터에 관한 것으로, 특히 이종접합 바이폴라 트랜지스터(이하 HBT:Heterojunction Bipolar Transistor)에 관한 것이다.
바이폴라 트랜지스터 중, HBT는 고속특성을 요구하는 마이크로파 대역의 핵심소자이다. 이 HBT는 에너지 대역 갭(Energy band gap)이 큰 반도체를 에미터로 쓰고, 에너지 대역 갭이 작은 반도체를 베이스로 쓰는 특징을 갖는다. 이로 인해, 이 HBT는 베이스에 불순물 도핑(doping)을 많이 해도 높은 전류이득을 유지할 수 있어 베이스 직렬저항이 줄어들므로, 고속의 동작특성을 갖는 것이다.
특히, HBT는 바이폴라 트랜지스터 특유의 높은 전류밀도 및 좋은 선형성 특성을 갖기 때문에, 1GHz 이상의 전력 증폭기 분야에 많이 이용되고 있다. 실제로 900MHz 디지털 CDMA 및 1.8GHz PCS 전화기의 전력 증폭기로 HBT가 사용되고 있으며, 향후 IMT2000 등의 이동통신 서비스에서도 사용될 것으로 기대되고 있다. 사실, 현재의 1∼2 GHz 대역의 이동통신 분야 외에도, 향후의 LMDS(Local Multipoint Distribution Service), 자동차 충돌방지 레이더(Automotive Car Collision Avoidance Radar) 무선지역네트워크(Wireless Local Area Network) 등의 30GHz 이상의 밀리미터파 분야를 고려한다면, 트랜지스터의 고속화는 필수적이므로, 이 HBT는 장차 그 응용분야를 넓혀갈 것이다.
일반적으로, 트랜지스터의 고속특성을 나타내 주는 지표로 최대발진가능주파수(fmax)가 있다. 최근 이동통신전화기에 사용되는 HBT의 최대발진가능주파수는 대개 30GHz 이하인데, 30GHz 대역 이상의 주파수 환경에서 HBT가 사용되기 위해서는 이 HBT의 최대발진가능주파수가 적어도 100GHz 이상 되어야 무리없이 구동된다. 최근에는 이 HBT를 규모축소(scale-down)시켜 100GHz 이상의 최대발진가능주파수를 갖는 HBT를 제조하고 있다.
이러한 HBT의 최대발진가능주파수(fmax)는 아래의 식으로 나타낸 수 있다.
이 때, ft는 전류이득차단주파수이고, Rb는 베이스직렬저항, Cbc는 베이스콜렉터 간 공핍층 정전용량이다. HBT는 높은 베이스 도핑을 가지므로, 낮은 Rb를 갖는다. HBT의 Rb는 실리콘 BJT(Bipolar Junction Transistor)보다 수십배 가량 작다. ft는 트랜지스터의 에미터에서 콜렉터까지 흐르는 전하(캐리어:carrier)의 주행시간에 반비례하므로, HBT의 수직 에피(epitaxy) 구조에 관계되며, 마스크의 레이아웃에는 크게 영향받지 않는다. ft는 다음과 같이 표현될 수 있다.
여기서 k×T/q 는 열전압, IE는 에미터전류, Cjbe는 에미터-베이스 공핍층 정전용량, τb는 베이스 주행시간, τbcscr은 베이스-콜렉터의 공핍층 주행시간이다. fmax를 크게 하기 위해서는 ft를 크게 하고, Rb및 Cbc를 줄여야 한다.
도1a와 도1b는 에미터와 베이스가 자기정렬(self align)된 종래의 메사(mesa)형 HBT의 평면과 단면구조를 나타낸 것이다. 이 도1a와 도1b를 참조로 하여 트랜지스터의 구조가 최대발진가능주파수에 미치는 영향을 살펴보자. 먼저, Rb는 1/L에 비례하고, Cbc는 W×L에 비례하므로, 최대발진가능주파수 fmax는 대략 1/W1/2에 비례하게 된다. 따라서, 트랜지스터의 평면구조 상에서 최대발진가능주파수를 크게 하기 위한 요건은 에미터의 폭(WE) 및 베이스-콜렉터 PN접합의 폭(W)를 줄이는 것이다. 즉, ft가 거의 일정한 경우, fmax를 높이기 위해서는 에미터금속과 베이스금속이 자기정렬(self align)되어 LBE를 최소화시켜 베이스 저항 Rb를 낮추고, 최대한 W 및 WE를 줄여 베이스-콜렉터 정전용량 Cbc를 줄여주어야 하는 것이다.
도1에 나타낸 HBT의 제조방법을 첨부된 도면과 함께 설명하도록 한다. 먼저, 도3a에 나타낸 것과 같이 반도체기판(22) 위에 부콜렉터층(21)과 콜렉터(20), 베이스층(16)과 에미터층(19) 및 오믹캡(ohmic cap)층(18)을 차례로 에피(epi)성장하고, 그 위에 금속으로 에미터전극(14)을 소정의 형상으로 형성한다. 그리고, 도3b에 나타낸 것과 같이 에미터전극(14)을 마스크로 하여 베이스층(19)이 드러나도록 식각(etching)한다. 식각방법은 반응성이온식각과 습식식각을 사용한다. 그러면, 식각방법의 특성에 의해 상기 에미터전극(14) 아래 경계면 근처가 중심방향으로 더 식각되어 도3b의 B 부분과 같이 언더컷(undercut)형상이 나타난다.
그리고, 도3c에 나타낸 것과 같이 에미터전극(14)을 포함하는 부분에 소정의 포토레지스트 패턴을 형성한 후, 전면 베이스금속층(15, 15')을 전면증착하고, 리프트 오프(Lift off)함으로써, 베이스전극(15)을 형성한다.
이 때, 도3b에 나타낸 것과 같이 식각과정에서 생성된 에미터전극 아래의 언더컷(undercut)(B)에 의해 금속이 에미터전극 둘레에서 끊어진다. 이로 인해 베이스의 직렬기생저항(Rb)이 줄어든다. 이 베이스전극(15)의 두께 t는 에미터 및 에미터의 오믹캡(ohmic cap)층의 두께의 합(도3b의 s)보다 얇아야 한다.
이 후, 도3d에 나타낸 것과 같이 베이스-콜렉터 PN접합부(도3d의 C)를 정의하기 위해 베이스층(16) 및 콜렉터층(20)을 식각하고, 도3e에 나타낸 것과 같이 부콜렉터층(21) 위에 소정의 형상으로 콜렉터전극(17)을 형성한다. 콜렉터전극을 형성한 후, 도3f에 나타낸 것과 같이 부콜렉터층에 이온을 주입하여 절연층(10)을 형성한다. 이 때 주입하는 이온으로 붕소(Boron) 등을 사용한다. 절연층을 형성한 후, 도3g에 나타낸 것과 같이 배선금속으로 패드(11)를 형성하고, 도3h에 나타낸 것과 같이 공중중첩배선(air bridge)(12)을 형성하여, 에미터전극을 트랜지스터 외부의 패드(11)에 연결한다.
그런데, 30GHz 이상의 밀리미터파 대역에서 요구되는 HBT의 에미터 폭은 1㎛이하로서, 도1a 및 도1b의 것과는 다른 공정기술이 요구된다. 즉, 도3a∼도3h에 나타낸 것과 다른 제조공정이 필요하다는 것이다.
밀리미터파 대역에 사용되는 HBT의 통상적인 에미터 폭(WE)는 1㎛이하로, 대개 도2에 나타낸 것과 같이 폴리이미드 평탄화를 이용하는 배선공정에 의해 WE및 W의 축소를 시키는 방법이 이용되고 있다. 즉, WE보다 넓은 배선폭을 가진 금속으로 에미터가 형성되더라도 폴리이미드(30)에 의해 에미터전극(14)과 베이스전극(15) 간이 전기적으로 절연되어 있으므로, 작은 WE및 W를 가지는 밀리미터파 대역에 사용되는 HBT의 제작이 가능하다.
이 도2에 나타낸 HBT의 제조공정을 첨부된 도면 도4a 내지 도4e를 참조로 설명하도록 한다. 먼저, 도3g까지 진행된 기판 위 전면에 도4b에 나타낸 것과 같이 폴리이미드(30)를 코팅한다. 폴리이미드는 액체로서 갖는 표면장력으로 인해 기판의 요철에 관계없이 평탄한 모양으로 형성된다. 허나, 이러한 평탄화를 위해서는 그 두께(u)가 적어도 기판의 돌출부의 최고 높이(v)보다 2배이상 되어야 한다.
폴리이미드가 충분히 두껍게 코팅되어 표면이 평탄하게 되면, 도4c에 나타낸 것과 같이 에미터 상단 베이스금속층(15')이 드러날 때까지 폴리이미드(30) 표면을 지속적으로 식각한다. 이 때의 식각방법은 산소 플라즈마(plasma)를 이용한 반응성이온식각방법이 주로 사용된다. 폴리이미드의 표면에 에미터 상단 베이스금속층(15')의 상부가 드러나면, 식각을 멈추고 도4d에 나타낸 것과 같이 적절한 마스크를 사용하여 패드가 노출되도록 접촉홀(contact hole)(25)을 뚫는다. 패드가 노출되면, 도4e에 나타낸 것과 같이 배선금속(12')으로 폴리이미드(30)의 상부를 통해 에미터전극부(15')와 패드(11)를 연결시킨다.
그러나, 종래의 HBT와 그 제조방법에는 다음과 같은 문제점이 있다. 먼저 도1a에 나타낸 것과 같은 HBT는 에미터전극의 신호를 트랜지스터 외부로 전송하기 위해 공중중첩배선(air bridge)(12)를 사용하므로, 에미터전극(14)의 폭(WE)를 줄이는 데에 한계가 있다. 왜냐하면, 에미터의 폭(WE)이 공중중첩배선의 폭(Wair)보다 충분히 커야 공중중첩배선의 형성 시, 오정렬(misalign)에 의한 단락(short)을 방지할 수 있기 때문이다.
만약, 공중중첩배선의 연결부(via)가 잘못 정렬되어 에미터전극 바깥에 정렬되면, 에미터전극(14)와 베이스전극(15) 사이에 전기적인 단락(short)이 발생된다. 따라서, 에미터전극의 폭이 공중중첩배선의 폭보다 충분히 커야 한다. 그러므로, 도1a에 나타낸 HBT 구조로는 WE및 W를 줄이는 데에 한계가 있어 최대발진가능주파수를 높이기가 힘들다.
그리고, 도2의 HBT는 다음과 같은 문제점이 있다. 도4a∼도4e에 나타낸 공정은 폴리이미드를 반응성이온식각으로 제거하여, 평탄화된 폴리이미드(30)에 매몰된 에미터전극부(15',14)를 드러낼 때, 이 폴리이미드의 식각을 멈추는 시점 즉, 반응성이온식각의 멈춤이 정확해야 한다는 조건이 있다. 이 반응성이온식각의 멈춤이 정확하지 않아 폴리이미드가 지나치게 제거되면 추후 배선 공정시 에미터전극과 베이스전극이 전기적으로 단락(short)될 수 있고, 폴리이미드의 제거가 부족하면 에미터전극 상부의 베이스금속층(15')이 노출되지 않아 이 에미터전극(14)이 공중중첩배선(12)에 연결되지 않아 전기적으로 개방(open)되는 결과가 발생한다.
통상적으로 폴리이미드의 완전한 평탄화를 위해 필요한 에미터전극 상부로부터 폴리이미드의 두께 사이의 간격, u-v가 대략 2㎛ 정도임을 감안하면, 이 반응성이온식각의 조절은 매우 어렵다. 게다가 이 반응성이온식각의 멈춤에 대한 판단은 전체 기판에서 상당히 작은 영역인 에미터전극 상부의 노출로 인해 이루어져야 하므로, 현미경 등에 의해 자세한 관찰이 선행되지 않으면 반응성이온식각의 조절은 불가능하다.
그리고, 도3a∼도3h와 도4a∼도4e에 나타낸 것과 같은 종래의 HBT의 공정은 베이스-콜렉터 PN접합부(C)를 정의하는 별도의 마스크가 필요하다. 즉, 종래의 HBT 제조공정은 베이스-콜렉터 PN접합부의 폭을 자기정렬 방법으로 최소화하기 어렵다는 문제가 있다.
마지막으로, 종래의 HBT의 제조공정은 HBT의 신뢰성과 소자의 수명 및 잡음을 줄이기 위해 채용되는 에미터전극의 돌림띠 등 표면보호를 위한 자기정렬기법을 사용할 수 없다. 즉, 종래의 HBT 제조공정은 에미터전극의 돌림띠 형성을 위한 별도의 마스크가 필요하므로, 수율향상에 어려움이 많다.
본 발명은 이러한 종래의 문제점을 해결하기 위한 것으로, 폴리이미드의 평탄화막을 제거하여 에미터전극을 노출시키는 공정에서 종래에 비해 제조공정의 정확성을 기할 수 있도록 하고, 폴리이미드의 평탄화절연막의 두께를 종래보다 줄이고, 식각 멈춤이 용이하게 하며, 동시에 소자의 수명을 연장시키고, 1/f 잡음을 줄이기 위해서 필요한 에미터전극의 돌림띠 구조를 자기정렬식(마스크의 추가없이)으로 함으로써 베이스-콜렉터 PN접합폭이 작은 고속 HBT의 제조공정 수율을 개선하는 데에 그 목적이 있다.
도 1a는 종래의 이종접합 바이폴라 트랜지스터(이하 HBT:Heterojunction Bipolar Transistor)를 도시한 평면도.
도 1b는 도 1a의 I-I 의 단면을 도시한 단면도.
도 2는 도 1a의 I-I의 또다른 예를 도시한 단면도.
도 3a 내지 도 3h는 도 1a의 단면을 갖는 HBT의 제조공정을 도시한 단면도.
도 4a 내지 도 4e는 도 1b의 단면을 갖는 HBT의 제조공정을 도시한 단면도.
도 5a는 본 발명의 HBT를 도시한 평면도.
도 5b는 도 5a의 II-II의 단면을 도시한 단면도.
도 6a 내지 도 6j는 본 발명의 제1실시예에 의한 제조공정을 도시한 단면도.
도 7a는 본 발명의 HBT의 또 다른 구조를 도시한 평면도.
도 7b는 도 7a의 III-III의 단면을 도시한 단면도.
도 8a 내지 도 8e는 본 발명의 제2실시예에 의한 제조공정을 도시한 단면도.
도 9는 도 5a의 II'-II'의 단면을 도시한 단면도.
도 10은 도 7a의 III'-III'의 단면을 도시한 단면도.
도 11a 내지 도 11l은 본 발명의 제3실시예에 의한 제조공정과 그 구조를 도시한 단면도.
도 12a 내지 도 12g는 본 발명의 제4실시예에 의한 제조공정과 그 구조를 도시한 단면도.
도 13a 내지 도 13d는 본 발명의 제5실시예에 의한 제조공정과 그 구조를 도시한 단면도.
도면의 주요부분에 대한 부호의 설명
100 : 이온 주입에 의한 절연층 110 : 패드
110' : 전극배선 120 : 공중중첩배선(air bridge)
130 : 에미터전극 140 : 베이스전극
140' : 베이스금속층
140'' :포토레지스트 위의 베이스금속층
150 : 콜렉터전극 160 : 베이스-패드 접촉부
170 : 전극-패드 접촉부 180 : 공중중첩배선-전극 접촉부
190 : 반 절연성 반도체 기판(semiinsulating semiconductor substrate)
200 : 오믹캡(ohmic cap)층
210 : 에미터층 210' : 공핍된 에미터층
220 : 제2절연막 230 : 베이스층
240 : 콜렉터층 250 : 부콜렉터층
300 : 제1절연막 300' : 제1절연막 측벽
350 : 제3절연막 400 : 포토레지스트
350' : 베이스층과 콜렉터층 주위를 에워싼 제3절연막
본 발명은 HBT의 최대발진가능주파수를 높이기 위하여 에미터 전극의 폭과 베이스-콜렉터 PN접합부의 폭을 줄이는 것이다.
본 발명은 종래에 이러한 목적으로 이용되는 평탄화절연막 식각에 의해 에미터전극 상부를 드러내고 외부패드로 이 절연막 위를 통해 배선하던 도4a∼도4e와 같은 경우보다, 평탄화에 필요한 평탄화절연막의 두께를 크게 줄여서 평탄화절연막의 식각멈춤을 보다 용이하게 한다. 평탄화절연막의 두께를 줄일 수 있는 것은 본 발명에 의한 도6f에 도시한 바와 같이, 평탄화절연막을 입히기 전에 미리 제1절연막(300)을 입혀서, 표면의 단차를 종래보다 줄이는 데에 기인한다. 제1절연막에는 실리콘산화막(SiOx)나 실리콘질화막(SiNx)와 같은 재료를 도포하여 만드는데, 이는 평탄화절연막(220)인 폴리이미드를 산소플라즈마(O2plasma)를 이용하는 반응성이온식각(RIE:Reactive Ion Etching)으로 식각할 때, 거의 식각이 되지 않는 특징이 있으므로, RIE의 종료점 검출기(end point detector) 등을 이용하면 자동식각멈춤이 가능한 장점이 있다. 또한, 이 평탄화절연막의 식각멈춤을 관찰하기 위하여 넓은 면적의 제1절연막(300)을 관찰함으로써 종래보다 더욱 정확성을 기할 수 있는 것이 특징이다. 게다가 평탄화절연막(220)과 에미터전극부 상단 베이스금속층(140')을 마스크로 하여 베이스-콜렉터 PN접합부를 자기정렬(self align)방식으로 식각하여 형성할 수 있는 특징도 가지고 있다.
또 다른 본 발명의 특징으로, 에미터의 측벽부에 자기정렬방식으로 제1절연막을 형성하고, 이것을 식각마스크로 하여 공핍된 에미터 돌림띠(ledge)구조(도 11f의 210')를 에미터층(210) 둘레에 갖게 하는 점이다. 이 돌림띠는 HBT의 저주파잡음원인 베이스(230) 상부표면에서의 표면재결합 1/f 잡음을 크게 줄여주며, 이 부분에서의 non-radiative 재결합전류를 줄임으로써, 베이스층에서의 결함발생율을 줄어들게 하여, HBT의 수명특성(life-time)을 향상시킬 수 있다. 종래에는 이를 제작하기 위해 별도의 마스크를 사용하는 것이 필요하였지만, 본 발명에서는 도11e 및 도12a 등에 나타낸 것처럼, 제1절연막을 식각하는 공정 상에서 자연적으로 형성시킬 수 있는 절연막 측벽(300')을 이용하므로, 자기정렬형식으로 돌림띠를 만들 수 있는 특징을 갖는다.
본 발명의 HBT의 구조를 첨부된 도면과 함께 설명하도록 한다. 본 발명의 HBT는 도5b에 나타낸 것과 같이 기판(190)과, 부콜렉터층(250), 절연층(100), 콜렉터전극(150), 콜렉터층(240), 베이스층(230), 에미터층(210), 오믹캡층(200), 베이스전극(140), 에미터전극(130), 에미터전극 상단의 베이스금속층(140'), 절연막(220), 패드배선(110), 에미터전극부 상단의 전극배선(110'), 그리고 공중중첩배선(120)을 포함하여 구성되어 있다. 도5a는 본 발명의 HBT의 평면도이고, 도5b는 도5a의 II-II'부분의 단면을 나타낸 것이다.
기판(190)은 일반적인 반절연성 반도체기판(semi-insulating semiconductor substrate)으로 구성된다. 그리고, 부콜렉터층(250)이 기판 위에 형성되어 있다. 절연층(100)은 부콜렉터층과 일정깊이로 기판에 이온이 주입되어 형성된 것이다. 콜렉터전극(150)은 부콜렉터층 위 일부에 소정의 형상으로 형성되어 있다. 그리고, 베이스층(230)은 콜렉터층(240) 위에 형성되어 있다. 에미터층(210)은 베이스층 위 일부에 소정의 형상으로 형성되어 있고, 오믹캡층(200)은 이 에미터층 위에 에미터층과 동일한 형상으로 형성되어 있다.
도5b에 나타낸 본 발명의 HBT에서 베이스전극(140)은 베이스층 위에 에미터층 둘레로부터 소정의 거리만큼 떨어진 위치에 소정의 형상으로 형성되어 있다. 에미터전극(130)은 오믹캡층 위에 오믹캡층의 윗면을 포함하도록 형성되어 있다. 즉, 이 에미터전극은 오믹캡층의 형성된 경계범위를 넘어서도록 형성되어 있다. 그리고, 베이스금속층(140')은 베이스전극과 동일한 물질로 구성되어 있고, 에미터전극 위에 형성되어 있다. 또한, 이 에미터금속층 상부의 베이스금속층(140') 위에는 전극배선(110')이 형성되어 있다. 이 전극배선은 에미터전극을 포함하도록 형성되어 있으며, 패드금속(110)과 동일한 재료가 아닐 수도 있다.
절연막(220)은 베이스층과 베이스전극 위에 오믹캡보다 높은 높이로 형성되어 있다. 이 절연막은 에미터전극부(130, 140', 110') 및 베이스전극(140) 사이가 전기적으로 절연되도록 에미터전극과 베이스전극 사이의 공간을 채운 형태로 구성되어 있다. 패드배선(110)은 콜렉터층에 이온이 주입되어 형성된 절연층 위에 소정의 형태로 구성되어 있다. 그리고, 전극배선(110')은 절연막 위에 형성되어 에미터전극 위에 형성된 베이스금속층을 포함하도록 구성된다. 공중중첩배선(120)은 전극배선과 패드배선을 연결하도록 구성된다. 또, 본 발명의 HBT는 절연막의 높이가 오믹캡의 윗면보다는 높고, 에미터전극부 상단 베이스금속층(140')의 윗면보다는 낮도록 되어 있다. 이 높이는 제조 중에, 절연막식각공정 중, 그 식각멈춤의 조절을 위해 이용되며, 그 높이는 대략 도5b에 나타내어진 C'과 D' 사이의 높이에서 조절될 수 있다.
본 발명의 HBT는 도7b에 나타낸 것과 같이 절연막(220)이 베이스전극(140) 위 일부에 도포되도록 구성될 수도 있다. 도5b의 HBT는 절연막(220)이 베이스전극(140)을 완전히 도포하지만, 도7b의 HBT는 절연막(220)이 베이스전극(140) 위의 일부분만 도포하고 있다. 도5a와 도5b에 나타낸 HBT와 도7a 및 도7b에 나타낸 HBT는 이 절연막으로 인해 패드배선(110)과 베이스전극의 연결방법에서 차이점이 발생한다. 도5a와 도5b에 나타낸 HBT는 도9에 나타낸 것과 같이 패드배선(110)이 베이스전극(140)을 도포한 절연막(220) 위를 타고넘어 접촉홀(160)을 통해 베이스전극과 연결된 구조로 되어 있다. 반면, 도7a와 도7b에 나타낸 HBT는 도10에 나타낸 것과 같이 패드배선이 베이스전극에 직접 연결된 구조로 되어 있다.
그리고, 본 발명의 HBT는 도5b에 나타낸 것과 같이 패드배선(110)과 전극배선(110')이 동일한 물질로 구성되어 있을 수도 있고, 도7b에 나타낸 것과 같이 패드배선과 전극배선이 상이한 물질로 구성될 수도 있다. 이것은 제조공정의 차이에서 비롯된 것인데, 이것에 대해서는 첨부된 도면을 참조로 실시예에서 그 제조방법과 함께 설명하도록 한다.
(제1실시예)
먼저 도6a에 나타낸 것과 같이 기판(190) 위에 부콜렉터층(250)과 콜렉터층(240), 베이스층(230), 에미터층(210) 및, 오믹캡층(200)을 에피성장한 후, 에미터금속을 리프트오프(Lift-off) 패터닝하여 에미터전극(130)을 형성한다. 그리고, 도6b에 나타낸 것과 같이 에미터전극을 식각마스크로 하여 오믹캡층과 에미터층을 식각하여 밑면의 베이스층을 노출시킨다. 이 때, 오믹캡과 에미터층을 식각하는 방법은 오믹캡층을 식각하되 에미터층(230)은 거의 식각하지 않는 Cl계와 F계의 혼합 기체플라즈마를 이용한 반응성이온식각으로 실시하고, 에미터층의 식각은 습식식각으로 실시한다. 오믹캡층의 선택적 반응성 이온식각으로 인하여 도6b의 E부분에 언더컷(undercut)(도6b의 E)이 발생되며, 조절가능하다.
베이스층을 노출시킨 후, 제1절연막(300)(실리콘산화막 또는, 실리콘질화막)을 전면에 도포한다. 그러면, 에미터전극 아래부분의 언더컷이 제1절연막으로 채워지게 된다. 이 때, 이 제1절연막을 증착하는 두께(x)는 베이스층으로부터 에미터전극 상단까지의 높이보다 낮고, 베이스층부터 오믹캡층까지의 높이보다 높도록 한다. 이 높이가 도5b에 나타낸 HBT의 평탄화절연막(제2절연막 또는, 폴리이미드층)의 높이에 해당한다.
그리고, 제1절연막 위에 도6c에 나타낸 것과 같이 포토레지스트(400)를 소정의 형상으로 패터닝한다. 그 후, 패터닝된 포토레지스트를 마스크로 하여 제1절연막을 식각하여 베이스층의 일부와 에미터전극 및 오믹캡층과 에미터층을 다시 노출시킨다. 이어서, 전면에 베이스금속을 도포하여 도6d에 나타낸 것과 같이 베이스층 위에 베이스전극(140)을 형성하고, 동시에 에미터전극 위에 베이스금속층(140')을 형성한다. 이 때, 베이스전극의 패턴은 에미터전극의 패턴과 포토레지스터의 패턴에 의해 자기정렬(self align)되어 형성된다.
베이스전극이 형성되면, 도6e에 나타낸 것과 같이 포토레지스트와 그 위에 도포된 베이스금속층(140'')을 제거한다. 그 후, 도6f에 나타낸 것과 같이 제2절연막(220)을 평탄하게 코팅한다. 이 제2절연막은 액체성질인 표면장력으로 인하여 기판에 형성된 요철부분을 도포하면서 상부표면이 평탄하게 되는 폴리이미드 등을 사용한다.
제2절연막으로 인하여 기판의 상부표면이 평탄하게 되면, 제1절연막의 상부표면이 드러날 때까지 이 제2절연막을 조금씩 식각한다. 이 때, 제2절연막을 식각하는 방법은 산소플라즈마를 이용하는 반응성이온식각으로 한다. 그 이유는 이 반응성이온식각방법이 습식식각에 비해 식각속도와 식각두께를 조절하기 쉽기 때문이다. 이 반응성이온식각방법으로 제2절연막을 식각하면서, 기판의 표면을 계속 관찰한다. 그래서, 도6g에 나타낸 것과 같이 제1절연막의 상부표면이 드러나면, 제2절연막에 대한 식각공정을 마친다. 제2절연막의 식각 멈춤의 범위는 도6g의 C'과 D'사이로 한다. 이 범위는 결국 에미터의 상부표면과 하부표면 사이가 된다.
제2절연막의 식각을 마친 후, 도6h에 나타낸 것과 같이 제1절연막을 제거한다. 이어서, 제2절연막(220)과 에미터전극을 마스크로 하여 베이스층(230)과 콜렉터층(240)을 식각하여 부콜렉터층을 노출시킨다. 그 후, 이 부콜렉터층 위 일부에 소정의 패턴으로 콜렉터전극(150)을 형성하고, 부콜렉터층 위 일부에 소정의 패턴으로 이온을 주입하여 절연층(100)을 형성한다. 이 때, 부콜렉터층 아래 기판의 일부에까지 이온이 침투하도록 그 이온의 주입깊이를 조절한다.
이러한 절연층이 형성된 후, 도6i에 나타낸 것과 같이 제2절연막 위에 베이스금속층과 에미터전극을 도포하도록 전극배선(110')을 형성하고, 동시에 이온주입 절연층(100) 위에 패드배선(110)을 형성한다. 이 전극배선(110')과 패드배선(110)은 동시에 형성되므로, 동일한 물질로 구성된다.
마지막으로, 도6j에 나타낸 것과 같이 전극배선과 패드배선이 연결되도록 소정의 형상으로 공중중첩배선(120)을 형성하여 앞서 설명한 도5b에 나타낸 것과 같은 본 발명의 HBT를 완성한다.
(제2실시예)
본 발명의 HBT는 다음과 같은 방법으로도 제조될 수 있다. 본 제2실시예를 통해 제조된 HBT는 도7a와 도7b에 나타낸 것과 같다. 본 제2실시예가 제1실시예과 다른 점은 다음과 같다.
도8a는 도6h와 같다. 즉, 제2실시예는 제1실시예의 도6a∼도6h까지 나타낸 공정과 동일한 공정을 거친다. 그리고, 도8b에 나타낸 것과 같이 제2절연막 위에 에미터전극(130) 위의 베이스금속층(140')을 포함하도록 전극배선(300)을 형성한다. 그리고, 제2절연막(220)과 상기의 전극배선(300)을 마스크로 하여 베이스-콜렉터 PN접합부를 식각정의한다. 그리고, 도8c에 나타낸 것과 같이 이 전극배선(300)을 마스크로 하여 제2절연막(220)을 2차 식각한다. 이 때, 제2절연막을 2차 식각하는 방법은 산소플라즈마 반응성이온식각으로 할 수 있다.
그 후, 부콜렉터층 위에 소정의 패턴으로 콜렉터전극(150)을 형성하고, 부콜렉터층과 기판에 소정의 패턴으로 이온을 주입하여 절연층(100)을 형성한다. 이 때, 이온이 기판에 일정한 깊이까지 주입되도록 그 주입깊이를 조절한다.
그리고, 도8d에 나타낸 것과 같이 절연층(100) 위에 패드전극(110)을 형성한다. 마지막으로 도8e에 나타낸 것과 같이 공중중첩배선(120)을 형성하면, 본 제2실시예를 통한 HBT가 완성된다. 본 제2실시예를 통해 완성된 HBT의 구조는 도7a와 도7b에 나타낸 것과 동일하다. 이 구조에서의 베이스전극배선은 패드금속(110)에 의해 도10과 같이 된다.
(제3실시예)
본 발명의 변형으로, 다음과 같은 방법에 따라 HBT를 제조할 수도 있다. 먼저 제1실시예과 같이 기판(190) 위에 부콜렉터층(250)과 콜렉터층(240) 및 베이스층(230), 에미터층(210), 오믹캡층(200)을 에피성장한다. 그리고, 도11a에 나타낸 것과 같이 에미터금속을 리프트오프(lift-off)에 의해 패터닝하여 에미터전극(130)을 형성한다. 이 도11a는 제1실시예의 도6a와 같다.
그 후, 도11b에 나타낸 것과 같이 에미터전극을 마스크로 하여 에미터전극 하부의 오믹캡층을 식각하여 에미터층을 노출시킨다. 이 때의 식각방법은 Cl계와 F계 플라즈마 반응성이온식각을 이용한다. 이 때, 에미터전극하부의 언더컷(under cut) 길이가 조절된다. 그리고, 패터닝된 오믹캡층 아래의 에미터층을 제외한 나머지 에미터층을 소정의 깊이만큼 습식식각한다. 그리고, 도11c에 나타낸 것과 같이 소정의 깊이로 식각된 에미터층(210')은 공핍된다.
공핍된 에미터층(210')이 형성되면, 전면에 실리콘산화막 또는, 실리콘질화막 등으로 도포하여 제1절연막(300)을 형성하고, 도11d에 나타낸 것과 같이 제1절연막 위에 포토레지스트(400)를 소정의 패턴으로 형성한다. 그리고, 이 포토레지스트와 에미터전극을 마스크로 하여 제1절연막을 식각한다. 그러면, 도11e에 나타낸 것과 같이 제1절연막 측벽(300')이 오믹캡층과 에미터층의 주위를 에워싼 형상으로 남게된다.
그 후, 공핍된 에미터층(210')을 습식식각하여 베이스층의 일부를 노출시킨다. 이어서, 도11g에 나타낸 것과 같이 베이스 금속을 전면에 증착하여 베이스층 위에 베이스전극(140)을 형성하고, 동시에 에미터전극 위에 베이스금속층(140')을 형성한다. 이 때, 베이스전극은 에미터전극의 패턴과 포토레지스트의 패턴에 의해 자기정렬(self align)되어 형성된다.
그리고, 도11h에 나타낸 것과 같이 포토레지스트와 그 위의 금속층을 제거하고, 도11i에 나타낸 것과 같이 제2절연막(220)을 상부표면이 평탄하도록 전면에 코팅한다. 그리고, 도11j에 나타낸 것과 같이 제1절연막의 표면이 노출될 때까지 제2절연막을 서서히 산소플라즈마 반응성이온식각방법으로 식각한다. 제1절연막의 표면이 노출되면, 식각을 멈추고 제1절연막과 에미터전극을 마스크로 하여 하부의 층들을 식각하여 부콜렉터층을 노출시킨다. 그 후, 부콜렉터층 위에 소정의 형상으로 콜렉터전극(150)을 형성하고, 부콜렉터층과 기판의 일정 깊이까지 이온을 주입하여 절연층(100)을 형성한다. 또, 도11k에 나타낸 것과 같이 절연층 위에 소정의 형상으로 패드배선(110)을 형성하고, 제2절연막 위에 에미터전극 위의 베이스금속층(140')을 포함하도록 전극배선(110')을 형성한다. 마지막으로 도11l에 나타낸 것과 같이 공중중첩배선(120)을 형성하면, 본 제3실시예을 통한 HBT가 완성된다.
본 제3실시예을 통해 제조된 HBT는 제1실시예과 비슷한 구조를 가지고 있으나, 오믹캡층과 에미터층 주위에 제1절연막측벽(300')이 에워싸고 있고, 이 제1절연막 하부에 공핍된 에미터층(210')이 위치하고 있다는 점이 다르다. 본 제3실시예의 11i부터 11l까지의 공정은 제1실시예의 6f∼6j와 비슷하다.
본 제3실시예을 통해 제조된 HBT는 도5a와 도5b의 HBT와 구조가 흡사하다. 다만, 공핍된 에미터층, 제1절연막 및 제2절연막이 형성된 것이 다르다. 공핍된 에미터층은 베이스층 위 일부에 소정의 형상으로 형성되어 있다. 그리고, 제1절연막은 공핍된 에미터층 위에 에미터층과 동일한 층에 에미터층과 오믹캡층을 에워싸도록 형성되어 있고, 제2절연막은 베이스층과 베이스전극 위에 오믹캡층의 윗면보다 높은 높이로 형성되어 있다. 도11f의 Lledge는 이 공핍된 에미터층의 길이이며, 이 ledge(에미터돌림띠구조)는 베이스층(230)의 표면을 보호하여 1/f 잡음을 줄이며, 소자수명의 특성을 향상시키는 역할을 한다.
(제4실시예)
본 발명의 또다른 변형예로 도12g와 같이 베이스전극이 공핍된 에미터층에 걸쳐 형성되도록 HBT를 제조할 수도 있다. 본 제4실시예는 제3실시예의 11a∼11d까지의 공정과 동일한 과정을 거친 후, 포토레지스트와 에미터전극을 마스크로 하여 도12a에 나타낸 것과 같이 제1절연막(300)과 공핍된 에미터층(210')을 식각한다. 이 때, 공핍된 에미터의 레지(ledge)를 에미터전극의 패턴밖으로 빼낸다. 그리고, 도12b에 나타낸 것과 같이 공핍된 에미터의 레지 위와 에미터전극 아래의 제1절연막을 제거한다. 이 때, 제1절연막을 제거하는 방법은 F계 반응성이온식각방법으로 실시한다.
공핍된 에미터의 레지 위의 제1절연막을 제거한 후, 도12c에 나타낸 것과 같이 전면에 베이스 금속을 증착하여 베이스전극(140)과 에미터전극 위의 베이스금속층(140')을 형성한다. 이 때, 베이스전극은 포토레지스트와 에미터전극의 패턴에 의해 자기정렬되어 레지 위와 베이스층에 걸치도록 형성된다. 이 후, 포토레지스트(400)와 그 위의 베이스금속(140'')을 리프트오프하여 없앤다. 여기서 본 제4실시예가 제3실시예와 다른 점은 Ledge의 공핍된 에미터층의 끝단이 에미터전극(130)의 바깥으로 나와도, 도12a의 제1절연층 측벽(300')을 없애주므로, 도12c와 같이 베이스전극이 언더컷에서 끊어져 자기정렬식으로 형성될 수 있는 점이다. 이로 인해 본 제4실시예는 돌림띠(ledge)를 임의로 조절할 수 있는 자유도가 있다. 베이스전극이 형성되면, 도12d에 나타낸 것과 같이 전면에 제2절연막(220)을 상부표면이 평탄하도록 코팅한다.
그리고, 도12e에 나타낸 것과 같이 제1절연막의 상부표면이 노출될 때까지 제2절연막을 서서히 식각한다. 이 후, 도12f∼도12g의 공정은 제1실시예의 도6h∼도6j까지의 공정과 동일하다. 본 제4실시예를 통해 완성된 HBT는 도12g에 나타낸 것과 같다.
(제5실시예)
상술한 제1실시예에서 부콜렉터층을 노출시키는 식각과정에서 과식각(over-etching)하여 도13a의 F와 같이 제2절연막과 베이스전극 아래에 언더컷(도13a의 F)이 형성되도록 한다. 그 후, 도13b에 나타낸 것과 같이 기판전면에 제3절연막(350)을 도포한다. 그 후, 도13c에 나타낸 것과 같이 제2절연막과 에미터전극을 마스크로 하여 제3절연막을 F계 반응성이온식각으로 식각한다. 그러면, 부콜렉터층 위에 베이스층과 콜렉터층의 둘레가 제3절연막으로 에워싸인 형태가 된다. 그 후, 제1실시예의 도6i∼도6j에 나타낸 공정과 동일한 공정을 실시하면 본 제5실시예를 통한 HBT가 제조된다. 본 제5실시예에서 제조된 HBT의 구조는 도13d에 나타낸 것과 같다. 이 구조의 HBT는 베이스-콜렉터 PN접합부의 폭을 보다 줄일 수 있으며, 제3절연막(350')에 의해 베이스전극(140)이 기계적으로 안정하게 유지될 수 있는 특징이 있다.
본 발명은 HBT의 에미터폭(WE)와 베이스-콜렉터의 접합폭(W)를 줄일 수 있다. 그 이유는 베이스전극과 에미터전극 사이가 절연막에 의해 전기적으로 절연되어 있으므로, 에미터전극의 전극배선과 베이스전극이 평면상으로 중첩될 수 있기 때문이다. 도5a와 도5b에 도시된 D부분과 도7a와 도7b에 도시된 E부분은 종래와 달리 에미터전극의 전극배선과 베이스전극이 서로 중첩되어 있음을 도시한 것이다. 바로 이 중첩되는 부위로 인해 에미터전극의 폭이 종래보다 더 줄어들 수 있게 되는 것이다. 또, 11f와 12a의 Lledge 부분은 별도의 마스크를 추가할 필요없이 자기정렬(self align)방법으로 형성된 것으로 보다 작은 PN접합폭을 유지하면서 베이스층의 표면을 보호해 주는 역할을 하며, 이로 말미암아 종래보다 낮은 1/f 잡음과 긴 수명을 갖는 특징이 있다.
뿐만 아니라, 베이스-콜렉터의 PN접합이 자기정렬(self align)방식으로 형성되므로, 종래보다 베이스-콜렉터의 PN접합폭이 더 줄어드는 효과가 있다.
또, 평탄화를 위해 증착하던 절연막의 두께를 종래보다 더 얇게 할 수 있다. 그 이유는 제1절연막에 의해 이미 평탄화가 되어 있으므로, 종래보다 기판의 단차가 적어 굴곡차가 심하지 않기 때문이다.
따라서, 제2절연막을 식각하여 에미터전극 위의 베이스금속층을 노출시킬 때, 종래보다 공정의 조절이 용이해진다. 더우기, 종래에는 면적비율이 낮은 에미터전극을 관찰했었지만, 본 발명에서는 면적비율이 높은 제1절연막을 제2절연막의 식각멈춤 시 관찰하기 때문이다. 또, 제1절연막(실리콘산화막 또는, 실리콘질화막)은 평탄화절연막의 식각을 위해 실시된 반응성이온식각에 거의 식각되지 않으므로, 이를 이용하여 자동식각멈춤을 하는 것도 가능하다.

Claims (18)

  1. 기판 위에 부콜렉터층과, 콜렉터층과, 베이스층과, 에미터층과, 오믹캡층을 에피(epi)성장하는 단계;
    상기 에미터금속을 소정의 형상으로 패터닝하여 에미터전극을 형성하는 단계;
    상기 에미터전극을 마스크로 하여 상기 오믹캡층과 에미터층을 식각하여 상기 베이스층을 노출시키는 단계;
    상기 베이스층이 노출된 후, 제1절연막을 전면에 도포하는 단계;
    상기 제1절연막 위에 포토레지스트를 코팅하고 소정의 형상으로 패터닝하는 단계;
    상기 포토레지스트의 패턴을 마스크로 상기 제1절연막을 식각하여 상기 에미터전극부 및 상기 베이스층의 일부를 노출시키는 단계;
    상기 베이스층의 일부가 노출된 후, 금속을 기판 전면에 도포하여 상기 베이스층에 베이스전극과 상기 에미터전극 위에 베이스금속층을 동시에 형성하는 단계;
    상기 베이스전극이 형성된 후, 상기 포토레지스트와 그 위에 도포된 상기 금속을 제거하는 단계;
    상기 포토레지스트와 그 위에 도포된 금속을 제거한 후, 기판 전면에 제2절연막을 표면이 평탄하게 코팅하는 단계;
    상기 제2절연막을 식각하여 상기 제1절연막의 상부표면 및 에미터전극 상부의 베이스금속층을 노출시키는 단계;
    상기 제1절연막의 상부표면이 노출된 후, 상기 제1절연막을 제거하는 단계;
    상기 제2절연막과 상기 에미터전극부를 마스크로 하여 베이스층과 콜렉터층을 식각하여 상기 부콜렉터층을 노출시키는 단계;
    상기 부콜렉터층 위에 소정의 형상으로 콜렉터전극을 형성하는 단계;
    상기 부콜렉터층과 상기 기판의 일부에 소정의 패턴으로 이온을 주입하여 절연층을 형성하는 단계;
    상기 절연층 위와 상기 에미터전극 위의 베이스금속층을 포함하도록 금속을 증착하여 상기 에미터 상단부에 형성된 베이스금속층 위의 배선과 상기 절연층 위의 패드를 동시에 형성하는 단계; 그리고,
    상기 패드와 상기 배선이 연결되도록 소정의 형상으로 공중중첩배선을 형성하는 단계를 포함하여 구성된 HBT의 제조방법.
  2. 제 1 항에 있어서, 상기 제1절연막을 증착하는 두께는 상기 베이스층부터 에미터전극부 위의 베이스금속층까지의 높이보다 낮고, 베이스전극부터 오믹캡층까지의 높이보다 높은 것을 특징으로 하는 HBT의 제조방법.
  3. 제 1 항에 있어서, 상기 베이스전극을 형성하는 단계는 상기 에미터전극에 의한 자기정렬방법(self align)인 것을 특징으로 하는 HBT의 제조방법.
  4. 제 1 항에 있어서, 제2절연막을 식각하는 방법이 산소계 반응성이온식각인것을 특징으로 하는 HBT의 제조방법.
  5. 기판 위에 부콜렉터층과, 콜렉터층과, 베이스층과, 에미터층과, 오믹캡을 에피성장하는 단계;
    에미터전극을 형성하는 단계;
    상기 에미터전극을 마스크로 하여 상기 오믹캡층과 에미터층을 식각하여 상기 베이스층을 노출시키는 단계;
    상기 베이스층이 노출된 후, 제1절연막을 전면에 도포하는 단계;
    상기 제1절연막 위에 포토레지스트를 코팅하고 소정의 형상으로 패터닝하는 단계;
    상기 포토레지스트의 패턴을 마스크로 상기 제1절연막을 식각하여 상기 에미터전극부 및 상기 베이스층의 일부를 노출시키는 단계;
    상기 베이스층의 일부가 노출된 후, 금속을 기판 전면에 도포하여 상기 에미터전극 위에 베이스금속을 형성하고, 베이스층 위 일부에 베이스전극을 형성하는 단계;
    상기 베이스전극이 형성된 후, 상기 포토레지스트와 그 위에 도포된 상기 금속을 제거하는 단계;
    상기 포토레지스트와 그 위에 도포된 금속을 제거한 후, 기판 전면에 제2절연막을 표면이 평탄하게 코팅하는 단계;
    상기 제2절연막을 산소계 반응성이온식각법으로 1차 식각하여 상기 제1절연막의 상부표면 및, 상기 에미터전극 상부를 노출시키는 단계;
    상기 제1절연막의 상부표면이 노출된 후, 상기 제1절연막을 제거하는 단계;
    상기 제2절연막과 상기 에미터전극부를 마스크로 하여 베이스층과 콜렉터층을 식각하여 상기 부콜렉터층을 노출시키는 단계;
    상기 제2절연막 일부에 상기 에미터층 위의 베이스금속 표면을 포함하도록 전극배선을 형성하는 단계;
    상기 배선을 마스크로 하여 상기 제2절연막을 2차 식각하는 단계;
    상기 노출된 부콜렉터층 위에 소정의 형상으로 콜렉터전극을 형성하는 단계;
    상기 부콜렉터층과 상기 기판의 일부에 소정의 패턴으로 이온을 주입하여 절연층을 형성하는 단계;
    상기 절연층 위에 패드를 형성하는 단계; 그리고,
    상기 패드와 상기 배선이 연결되도록 소정의 형상으로 공중중첩배선을 형성하는 단계를 포함하여 구성된 HBT의 제조방법.
  6. 제 5 항에 있어서, 상기 제2절연막을 2차식각하는 단계는 산소계 반응성이온식각방법인 것을 특징으로 하는 HBT의 제조방법.
  7. 기판;
    상기 기판 위에 형성된 부콜렉터층;
    상기 기판과 부콜렉터층의 일부에 소정의 형상으로 이온이 주입되어 형성된 절연층;
    상기 부콜렉터층 위에 소정의 형상으로 형성된 콜렉터전극;
    상기 부콜렉터층 위 일부에 소정의 형상으로 형성된 콜렉터층;
    상기 콜렉터층 위에 형성된 베이스층;
    상기 베이스층 위 일부에 소정의 형상으로 형성된 에미터층;
    상기 에미터층 위에 동일한 형상으로 형성된 오믹캡층;
    상기 베이스층 위에 에미터층 둘레로부터 소정의 거리를 두고 형성된 베이스전극;
    상기 오믹캡층 위에 상기 오믹캡층의 형성된 경계범위를 넘어서 형성된 에미터전극;
    상기 베이스전극과 동일한 물질로 상기 에미터전극 위에 형성된 베이스금속층;
    상기 베이스층과 상기 베이스전극 위에 상기 오믹캡보다 높은 높이로 형성되어 에미터전극과 베이스금속 사이를 채우며 베이스층 및 베이스전극 전체를 도포하는 절연막;
    상기 절연층 위에 형성되어 일부가 상기 베이스전극에 연결된 패드배선;
    상기 절연막 위에 상기 에미터금속 위의 베이스금속층을 포함하도록 형성된 전극배선; 그리고,
    상기 전극배선과 상기 패드배선을 연결하도록 형성된 공중중첩배선을 포함하여 구성된 HBT(Heterojunction Bipolar Transistor).
  8. 제 7 항에 있어서, 상기 절연막에 의해 상기 베이스전극 위 일부가 도포된 것을 특징으로 하는 HBT.
  9. 제 7 항에 있어서, 상기 절연막이 에미터전극의 밑면보다는 높고, 윗면보다는 낮도록 형성된 것을 특징으로 하는 HBT.
  10. 제 7 항에 있어서, 상기 패드배선이 상기 절연막 위를 넘어 접촉홀을 통해 상기 베이스전극에 접촉된 것을 특징으로 하는 HBT.
  11. 제 7 항에 있어서, 상기 부콜렉터층 위와 상기 베이스전극 아래 일부에 형성되어 베이스층과 콜렉터층 주위를 에워싸도록 구성된 제3절연막이 형성된 것을 특징으로 하는 HBT.
  12. 기판 위에 부콜렉터층과, 콜렉터층과, 베이스층과, 에미터층과, 오믹캡층을 에피성장 하는 단계;
    그 위에 에미터전극을 형성하는 단계;
    상기 에미터전극을 마스크로 하여 상기 오믹캡층을 Cl계와 F계의 혼합반응성이온식각하여 상기 에미터층을 노출시키는 단계;
    상기 패터닝된 오믹캡층 아래의 에미터층을 제외한 나머지 에미터층을 소정의 깊이만큼 식각하고, 소정의 깊이만큼 식각되고 남은 에미터층을 공핍시키는 단계;
    상기 에미터층을 공핍시킨 후, 전면에 제1절연막을 도포하고, 상기 제1절연막 위에 포토레지스트를 소정의 패턴으로 형성하는 단계;
    상기 포토레지스트 패턴을 형성한 후, 이를 마스크로 하여 상기 제1절연막을 F계 반응성이온식각법으로 식각하여 공핍된 에미터층 일부와 에미터전극을 노출시키는 단계;
    상기 포토레지스트와 상기 에미터전극을 마스크로 하여 상기 공핍된 에미터층을 식각하여 상기 베이스층의 일부를 노출시키는 단계;
    상기 베이스층의 일부가 노출된 후, 전면에 금속을 도포하여 상기 베이스층에 베이스전극과 상기 에미터전극 위에 베이스금속층을 형성하는 단계;
    상기 베이스전극이 형성된 후, 상기 포토레지스트와 그 위에 도포된 금속을 제거하는 단계;
    상기 금속을 제거한 후, 전면에 제2절연막을 평탄하게 코팅하는 단계;
    상기 제2절연막의 일부를 제거하여 상기 에미터전극과 상기 제1절연막의 상부표면을 노출시키는 단계;
    상기 에미터전극과 제1절연막의 상부표면이 노출된 후, 상기 제2절연막과 상기 에미터전극을 마스크로 하여 상기 제1절연막과 그 아래의 공핍된 에미터층 및 베이스층과 콜렉터층을 제거하여 상기 부콜렉터층을 노출시키는 단계;
    상기 제2절연막 일부에 상기 에미터층 위의 베이스금속 표면을 포함하도록 전극배선을 형성하는 단계;
    상기 노출된 부콜렉터층 위에 소정의 형상으로 콜렉터전극을 형성하는 단계;
    상기 부콜렉터층과 상기 기판의 일부에 소정의 패턴으로 이온을 주입하여 절연층을 형성하는 단계;
    상기 절연층 위에 패드를 형성하는 단계; 그리고,
    상기 패드와 상기 전극배선이 연결되도록 소정의 형상으로 공중중첩배선을 형성하는 단계를 포함하여 구성된 HBT의 제조방법.
  13. 기판;
    상기 기판 위에 형성된 부콜렉터층;
    상기 기판과 부콜렉터층의 일부에 소정의 형상으로 이온이 주입되어 형성된 절연층;
    상기 부콜렉터층 위에 소정의 형상으로 형성된 콜렉터전극;
    상기 부콜렉터층 위 일부에 소정의 형상으로 형성된 콜렉터층;
    상기 콜렉터층 위에 형성된 베이스층;
    상기 베이스층 위 일부에 소정의 형상으로 형성된 에미터층;
    상기 베이스층 위의 에미터부를 감싸는 곳에 형성된 공핍된 에미터층;
    상기 에미터층 위에 동일한 형상으로 형성된 오믹캡층;
    상기 베이스층 위에 에미터층 둘레로부터 소정의 거리를 두고 형성된 베이스전극;
    상기 공핍된 에미터층 위와 에미터전극 밑에 에미터층 및 오믹캡층을 둘러싸도록 형성된 제1절연막;
    상기 오믹캡층과 제1절연막 위에 형성된 에미터전극;
    상기 베이스전극과 동일한 물질로 상기 에미터전극 위에 동일한 형상으로 형성된 베이스금속층;
    상기 베이스층과 상기 베이스전극 위에 상기 오믹캡의 윗면보다 높은 높이로 형성되어 에미터전극과 베이스전극 사이를 채워주도록 형성된 제2절연막;
    상기 절연층 위에 형성되어 일부가 상기 베이스전극에 연결된 패드배선;
    상기 절연막 위에 상기 에미터전극 상부의 베이스금속층을 포함하도록 형성된 전극배선; 그리고,
    상기 전극배선과 상기 패드배선을 연결하도록 형성된 공중중첩배선을 포함하여 구성된 HBT(Heterojunction Bipolar Transistor).
  14. 제 13 항에 있어서, 상기 베이스전극이 상기 베이스층과 상기 공핍된 에미터층에 걸쳐 형성된 것을 특징으로 하는 HBT.
  15. 기판 위에 부콜렉터층과, 콜렉터층과, 베이스층과, 에미터층과, 오믹캡층을 에피성장하는 단계;
    그 위에 에미터전극을 형성하는 단계;
    상기 에미터전극을 마스크로 하여 상기 오믹캡층을 식각하여 상기 에미터층을 노출시키는 단계;
    상기 패터닝된 오믹캡층 아래의 에미터층을 제외한 나머지 에미터층을 소정의 깊이만큼 식각하고, 소정의 깊이만큼 식각되고 남은 에미터층을 공핍시키는 단계;
    상기 에미터층을 공핍시킨 후, 전면에 제1절연막을 도포하고, 상기 제1절연막 위에 포토레지스트를 소정의 패턴으로 형성하는 단계;
    상기 포토레지스트 패턴을 형성한 후 이를 마스크로 하여 상기 제1절연막을 F계 반응성이온식각하여 공핍된 에미터층 일부와 에미터전극부가 노출되게 하고 에미터전극부 하단과 공핍된 에미터층 상단 사이에 제1절연막에 의한 측벽을 형성하는 단계;
    상기 포토레지스트와 상기 에미터전극과 상기 제1절연막 측벽을 마스크로 하여 상기 공핍된 에미터층을 식각하여 상기 베이스층의 일부를 노출시키는 단계;
    상기 베이스층의 일부가 노출된 후, 상기 에미터전극과 상기 공핍된 에미터층 사이의 제1절연막 측벽을 제거하는 단계;
    상기 에미터전극과 상기 공핍된 에미터층 사이의 제1절연막 측벽을 제거한 후, 전면에 금속을 도포하여 상기 베이스층과 상기 공핍된 에미터층 일부에 걸쳐지는 베이스전극과 상기 에미터전극 위에 베이스금속층을 형성하는 단계;
    상기 베이스전극이 형성된 후, 상기 포토레지스트와 그 위에 도포된 금속을 제거하는 단계;
    상기 금속을 제거한 후, 전면에 제2절연막을 평탄하게 코팅하는 단계;
    상기 제2절연막의 일부를 제거하여 상기 에미터전극부와 상기 제1절연막의 상부표면을 노출시키는 단계;
    상기 에미터전극과 제1절연막의 상부표면이 노출된 후, 상기 제2절연막과 상기 에미터전극을 마스크로 하여 상기 제1절연막과 그 아래의 공핍된 에미터층 및 베이스층과 콜렉터층을 제거하여 상기 부콜렉터층을 노출시키는 단계;
    상기 제2절연막 일부에 상기 에미터층 위의 베이스금속 표면을 포함하도록 전극배선을 형성하는 단계;
    상기 노출된 부콜렉터층 위에 소정의 형상으로 콜렉터전극을 형성하는 단계;
    상기 부콜렉터층과 상기 기판의 일부에 소정의 패턴으로 이온을 주입하여 절연층을 형성하는 단계;
    상기 절연층 위에 패드를 형성하는 단계; 그리고,
    상기 패드와 상기 전극배선이 연결되도록 소정의 형상으로 공중중첩배선을 형성하는 단계를 포함하여 구성된 HBT의 제조방법.
  16. 제 15 항에 있어서, 상기 공핍된 에미터층과 상기 에미터전극 사이의 제1절연막을 제거하는 단계는 F 계 반응성이온식각방법인 것을 특징으로 하는 HBT의 제조방법.
  17. 제 15 항에 있어서, 상기 베이스전극이 형성되는 단계는 상기 에미터전극과 포토레지스트의 패턴에 의해 자기정렬되어 베이스전극이 형성되는 것을 특징으로 하는 HBT의 제조방법.
  18. 제 15 항에 있어서, 상기 부콜렉터층을 노출시키는 단계와 배선을 형성하는 단계 사이에, 기판 전면에 제3절연막을 도포하는 단계; 그리고,
    상기 에미터전극과 제2절연막을 마스크로 하여 상기 제3절연막을 식각하여, 베이스전극 밑에 제3절연막 측벽을 형성하는 단계가 추가된 것을 특징으로 하는 HBT의 제조방법.
KR1019980002347A 1998-01-26 1998-01-26 이종접합 바이폴라 트랜지스터 KR100257192B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980002347A KR100257192B1 (ko) 1998-01-26 1998-01-26 이종접합 바이폴라 트랜지스터
US09/770,503 US6395608B2 (en) 1998-01-26 2001-01-29 Heterojunction bipolar transistor and its fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002347A KR100257192B1 (ko) 1998-01-26 1998-01-26 이종접합 바이폴라 트랜지스터

Publications (2)

Publication Number Publication Date
KR19990066430A KR19990066430A (ko) 1999-08-16
KR100257192B1 true KR100257192B1 (ko) 2000-05-15

Family

ID=19532141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002347A KR100257192B1 (ko) 1998-01-26 1998-01-26 이종접합 바이폴라 트랜지스터

Country Status (2)

Country Link
US (1) US6395608B2 (ko)
KR (1) KR100257192B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10225525A1 (de) * 2002-06-10 2003-12-18 United Monolithic Semiconduct Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
US20040115878A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Method for manufacturing a silicon germanium based device with crystal defect prevention
JP2004327717A (ja) * 2003-04-24 2004-11-18 Sony Corp 半導体装置およびその製造方法
US7345310B2 (en) * 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
TW200809980A (en) * 2006-03-10 2008-02-16 Koninkl Philips Electronics Nv Method of manufacturing a bipolar transistor
TW200849556A (en) * 2006-06-14 2008-12-16 Nxp Bv Semiconductor device and method of manufacturing such a device
US7544591B2 (en) * 2007-01-18 2009-06-09 Hewlett-Packard Development Company, L.P. Method of creating isolated electrodes in a nanowire-based device
CN103199804A (zh) * 2012-01-09 2013-07-10 广州程星通信科技有限公司 宽带高功率反馈结构放大器
CN106683992B (zh) * 2016-12-15 2019-12-17 中国电子科技集团公司第五十五研究所 一种肖特基二极管t型阳极接触空气桥电极制作方法
CN108400163B (zh) * 2018-04-19 2020-12-22 苏州闻颂智能科技有限公司 一种自对准异质结双极型晶体管及其制造方法
CN111081544B (zh) * 2019-12-31 2023-09-15 中电国基南方集团有限公司 一种磷化铟双异质结双极型晶体管制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243256A (ja) 1992-03-02 1993-09-21 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
US5665614A (en) 1995-06-06 1997-09-09 Hughes Electronics Method for making fully self-aligned submicron heterojunction bipolar transistor
US5625206A (en) 1996-06-03 1997-04-29 Lucent Technologies Inc. High-speed double-heterostructure bipolar transistor devices

Also Published As

Publication number Publication date
US20010005025A1 (en) 2001-06-28
KR19990066430A (ko) 1999-08-16
US6395608B2 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
JP5378635B2 (ja) シリコン・オン・インシュレータ内に形成された金属酸化膜半導体デバイス
EP2062291B1 (en) Method of manufacturing a bipolar transistor
US6756278B2 (en) Lateral heterojunction bipolar transistor and method of fabricating the same
US4939562A (en) Heterojunction bipolar transistors and method of manufacture
US6673687B1 (en) Method for fabrication of a heterojunction bipolar transistor
KR100257192B1 (ko) 이종접합 바이폴라 트랜지스터
US20050233535A1 (en) Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
CN101523579A (zh) 用于异质结双极晶体管的局部集电极注入结构及其形成方法
JP2001085446A (ja) バイポーラ素子及びその製造方法
US6534372B1 (en) Method for fabricating a self-aligned emitter in a bipolar transistor
US5098853A (en) Self-aligned, planar heterojunction bipolar transistor and method of forming the same
KR100455829B1 (ko) 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법
KR100456037B1 (ko) 컬렉터의 역방향 선택적 식각을 이용한 이종접합 바이폴라 트랜지스터 제조방법
KR100434659B1 (ko) 콜렉터-업 ｒｆ 전력 트랜지스터
KR20000014894A (ko) 이종접합 쌍극자 소자의 제조 방법
KR100580115B1 (ko) 자기 정렬 쌍극자 반도체 소자 및 제작 방법
US20050139862A1 (en) Self-aligned heterojunction bipolar transistor and manufacturing method thereof
US6146956A (en) PNP lateral bipolar electronic device and corresponding manufacturing process
CN116666456B (zh) 一种半导体器件及其制造方法
US6562688B2 (en) Method of manufacturing a bipolar device
KR100388489B1 (ko) 이종접합 쌍극자 트랜지스터 및 그의 제조방법
KR100212157B1 (ko) 바이폴라 트랜지스터 제조방법
JP2004511912A (ja) 無線周波数用パワートランジスタの耐性を改善するための保護ダイオードおよびその保護ダイオードを製造するための自己決定方法
JP2002270819A (ja) 半導体装置およびその製造方法
KR100270332B1 (ko) 실리콘게르마늄 쌍극자 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee