JP2890729B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2890729B2 JP2890729B2 JP2197102A JP19710290A JP2890729B2 JP 2890729 B2 JP2890729 B2 JP 2890729B2 JP 2197102 A JP2197102 A JP 2197102A JP 19710290 A JP19710290 A JP 19710290A JP 2890729 B2 JP2890729 B2 JP 2890729B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- mesa
- emitter
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はバイポーラトランジスタおよびその製造方法
に関する。
に関する。
（従来の技術） バイポーラトランジスタは電界効果トランジスタに比
べて電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行われている。特に、化合物半導体を用いたバイポー
ラトランジスタは、エミッタ・ベース接合をヘテロ接合
に構成でき、ベースを高濃度にしてもエミッタ注入効率
を大きく保てるなど利点は大きい。
べて電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行われている。特に、化合物半導体を用いたバイポー
ラトランジスタは、エミッタ・ベース接合をヘテロ接合
に構成でき、ベースを高濃度にしてもエミッタ注入効率
を大きく保てるなど利点は大きい。
第３図は従来のバイポーラトランジスタの構造を説明
するための半導体チップの断面図である。
するための半導体チップの断面図である。
この半導体チップは、GaAsからなる半絶縁性基板１
と、ｎ−GaAsからなるコレクタ層３と、ｐ−GaAsからな
るベース層４と、ｎ−Al0.25Ga0.75Asからなるエミッタ
層５と、AuGeNiからなるエミッタ電極９と、AuZnNiから
なるベース電極18と、AuGeNiからなるコレクタ電極11と
から構成されている。
と、ｎ−GaAsからなるコレクタ層３と、ｐ−GaAsからな
るベース層４と、ｎ−Al0.25Ga0.75Asからなるエミッタ
層５と、AuGeNiからなるエミッタ電極９と、AuZnNiから
なるベース電極18と、AuGeNiからなるコレクタ電極11と
から構成されている。
通常、ベース層は、トランジスタを高速動作させるた
めに厚さを70〜100nm、ｐ型不純物濃度を1019cm-3台に
設定することが多い。ｐ型不純物としては、例えば分子
線エピタキシー法（以降、MBE法と称す）によりベース
層を形成する場合には、Beが用いられることが多い。第
３図では、エミッタ・ベース接合部が階段接合型となっ
ているが、この他にエミッタ・ベース接合部において、
AlxGa1-xAsエミッタ層のAl組成ｘを徐々に変化させて傾
斜接合型としたものもよく用いられる。
めに厚さを70〜100nm、ｐ型不純物濃度を1019cm-3台に
設定することが多い。ｐ型不純物としては、例えば分子
線エピタキシー法（以降、MBE法と称す）によりベース
層を形成する場合には、Beが用いられることが多い。第
３図では、エミッタ・ベース接合部が階段接合型となっ
ているが、この他にエミッタ・ベース接合部において、
AlxGa1-xAsエミッタ層のAl組成ｘを徐々に変化させて傾
斜接合型としたものもよく用いられる。
第４図（ａ）〜（ｃ）は、上述の従来のバイポーラト
ランジスタの製造方法を説明するための工程順に示した
半導体チップの断面図である。
ランジスタの製造方法を説明するための工程順に示した
半導体チップの断面図である。
この従来例では、まず、第４図（ａ）に示すように、
GaAsからなる半絶縁性基板１上にｎ−GaAs層３、ｐ−Ga
As層４およびｎ−Al0.25Ga0.75As層５を順次、MBE法に
より形成する。
GaAsからなる半絶縁性基板１上にｎ−GaAs層３、ｐ−Ga
As層４およびｎ−Al0.25Ga0.75As層５を順次、MBE法に
より形成する。
次に第４図（ｂ）に示すように、所定のパターンのAu
GeNiからなるエミッタ電極９およびその上のSiO2膜12を
形成した後、これをマスクとしてｎ−Al0.25Ga0.75As層
５をエッチングっして除去しｐ−GaAs層４を露出すると
同時にエミッタ層を形成する。続いてSiO2膜12をマスク
としてｐ−GaAs層４上にAuZnNi層18を自己整合的に形成
する。
GeNiからなるエミッタ電極９およびその上のSiO2膜12を
形成した後、これをマスクとしてｎ−Al0.25Ga0.75As層
５をエッチングっして除去しｐ−GaAs層４を露出すると
同時にエミッタ層を形成する。続いてSiO2膜12をマスク
としてｐ−GaAs層４上にAuZnNi層18を自己整合的に形成
する。
次に第４図（ｃ）に示すように、所定のパターンのホ
トレジスト膜17を形成し、これをマスクとして、AuZnNi
層18をエッチングしてベース電極を形成した後、エッチ
ングによりｐ−GaAs層４とｎ−GaAs層３の表面を除法
し、さらにホトレジスト膜17をマスクとしてｎ−GaAs層
３の表面にオーミック金属のAuGeNi層11を上法から蒸着
する。
トレジスト膜17を形成し、これをマスクとして、AuZnNi
層18をエッチングしてベース電極を形成した後、エッチ
ングによりｐ−GaAs層４とｎ−GaAs層３の表面を除法
し、さらにホトレジスト膜17をマスクとしてｎ−GaAs層
３の表面にオーミック金属のAuGeNi層11を上法から蒸着
する。
次に、有機溶剤中でホトレジスト膜17を溶かしリフト
オフを行ってエミッタ電極を形成し、第３図に示すよう
な構造のバイポーラトランジスタができる。
オフを行ってエミッタ電極を形成し、第３図に示すよう
な構造のバイポーラトランジスタができる。
（発明が解決しようとする課題） バイポーラトランジスタの遮断周波数fTおよび最大発
振周波数fmaxは fT＝｛２π（τE＋τB＋τC＋τCC）｝-1 ……（１） fmax＝（fT/8πｒbCBC）1/2 ……（２） と表せる。（１）式においてはτEはエミッタ時定数、
τBはベース走行時間、τCはコレクタ走行時間、τCCは
コレクタ時定数であり、（２）式においてrbはベース抵
抗、CBCはベース・コレクタ間容量である。
振周波数fmaxは fT＝｛２π（τE＋τB＋τC＋τCC）｝-1 ……（１） fmax＝（fT/8πｒbCBC）1/2 ……（２） と表せる。（１）式においてはτEはエミッタ時定数、
τBはベース走行時間、τCはコレクタ走行時間、τCCは
コレクタ時定数であり、（２）式においてrbはベース抵
抗、CBCはベース・コレクタ間容量である。
（１）、（２）式よりfTを増大させるためにはτBの
低減が、また、fmaxを増大させるためにはrbの低減が有
効であることがわかるが、ベース層厚についてみればこ
の両者は相反する要求である。つあり、ベース層を薄く
することにより、τBを低減しfTを増大させた場合に
は、rbが増大してfmaxが著しく劣化してしまうため、従
来、fmaxを低下させずにベース層を〜70nm以下の厚さに
するのは非常に困難であった。
低減が、また、fmaxを増大させるためにはrbの低減が有
効であることがわかるが、ベース層厚についてみればこ
の両者は相反する要求である。つあり、ベース層を薄く
することにより、τBを低減しfTを増大させた場合に
は、rbが増大してfmaxが著しく劣化してしまうため、従
来、fmaxを低下させずにベース層を〜70nm以下の厚さに
するのは非常に困難であった。
また、上述した従来例においては、ｎ−Al0.25Ga0.75
As層５をエッチングしてｐ−GaAs層４を露出することに
よりエミッタ層を形成する工程（ベース面出し工程）が
非常に重要な工程の一つである。つまり、ｐ−GaAs層４
が充分に露出されない場合には、ベース層とベース電極
との間のコンタクト抵抗が高く、そのためベース抵抗が
高くなってしまう。一方、ｐ−GaAs層４をオーバーエッ
チングしてしまうと、ベース層が薄くなってしまい、こ
れもまたベース抵抗を増大させる原因となる。従来、ベ
ース抵抗を増大させずにベース面出し工程を行うことは
非常に困難であった。さらに、ベース層が非常に薄くな
った場合には、ベース電極金属18が拡散してコレクタ層
まで到達してしまうという問題も生じてくる。
As層５をエッチングしてｐ−GaAs層４を露出することに
よりエミッタ層を形成する工程（ベース面出し工程）が
非常に重要な工程の一つである。つまり、ｐ−GaAs層４
が充分に露出されない場合には、ベース層とベース電極
との間のコンタクト抵抗が高く、そのためベース抵抗が
高くなってしまう。一方、ｐ−GaAs層４をオーバーエッ
チングしてしまうと、ベース層が薄くなってしまい、こ
れもまたベース抵抗を増大させる原因となる。従来、ベ
ース抵抗を増大させずにベース面出し工程を行うことは
非常に困難であった。さらに、ベース層が非常に薄くな
った場合には、ベース電極金属18が拡散してコレクタ層
まで到達してしまうという問題も生じてくる。
本発明の目的は、このような問題点を解決し、rbを著
しく低減して、それによってベース層厚を〜70nm以下に
薄層化するのを可能とし、高速・高周波特性の著しく改
善されたバイポーラトランジスタおよびその製造方法を
提供することにある。
しく低減して、それによってベース層厚を〜70nm以下に
薄層化するのを可能とし、高速・高周波特性の著しく改
善されたバイポーラトランジスタおよびその製造方法を
提供することにある。
（課題を解決するための手段） 本発明のバイポーラトランジスタは、半絶縁性基板上
に、コレクタ層と、ベース層と、エミッタ層と、エミッ
タ電極（もしくはエミッタ層と、ベース層と、コレクタ
層と、コレクタ電極）を少なくとも有するメサと、メサ
の上面、およびメサ側壁の上部からエミッタ層（または
コレクタ層）の全体または途中までを覆う絶縁体と、前
記メサの脇のベース層の上のベースコンタクト層とを有
し、ベース層がｐ型でかつIII族元素としてGa、Al、In
の少なくとも一種、Ｖ族元素としてAs、Ｐの中の少なく
とも一種を有するIII−Ｖ族化合物半導体からなり、前
記ベースコンタクト層が前記ベース層と同等もしくは前
記ベース層よりも大なる正孔濃度を有するＣドープGaAs
からなる選択成長層であることを特徴とする。
に、コレクタ層と、ベース層と、エミッタ層と、エミッ
タ電極（もしくはエミッタ層と、ベース層と、コレクタ
層と、コレクタ電極）を少なくとも有するメサと、メサ
の上面、およびメサ側壁の上部からエミッタ層（または
コレクタ層）の全体または途中までを覆う絶縁体と、前
記メサの脇のベース層の上のベースコンタクト層とを有
し、ベース層がｐ型でかつIII族元素としてGa、Al、In
の少なくとも一種、Ｖ族元素としてAs、Ｐの中の少なく
とも一種を有するIII−Ｖ族化合物半導体からなり、前
記ベースコンタクト層が前記ベース層と同等もしくは前
記ベース層よりも大なる正孔濃度を有するＣドープGaAs
からなる選択成長層であることを特徴とする。
また、本発明のバイポーラトランジスタの製造方法
は、半絶縁性基板上に第１導電型の第１の半導体層、第
２導電型の第２の半導体層および第１導電型の第３の半
導体層を順次積層させる工程と、前記第３の半導体層上
に第１の絶縁体からなる所定のパターンのマスクを形成
する工程と、前記マスクを用いて前記第３の半導体層を
エッチングにより所定の厚さになるまで除去した後、第
２の絶縁体からなる側壁を形成する工程と、前記第１お
よび第２の絶縁体をマスクとして、前記第３の半導体
層、もしくは前記第３の半導体層および前記第２の半導
体層の一部、をエッチングにより除去した後、少なくと
も原料ガスの一つに有機III族元素原料を含む分子線エ
ピタキシー方により、前記第２の半導体層上に第２導電
型の第４の半導体層を選択的に形成する工程とを含むこ
とを特徴としている。
は、半絶縁性基板上に第１導電型の第１の半導体層、第
２導電型の第２の半導体層および第１導電型の第３の半
導体層を順次積層させる工程と、前記第３の半導体層上
に第１の絶縁体からなる所定のパターンのマスクを形成
する工程と、前記マスクを用いて前記第３の半導体層を
エッチングにより所定の厚さになるまで除去した後、第
２の絶縁体からなる側壁を形成する工程と、前記第１お
よび第２の絶縁体をマスクとして、前記第３の半導体
層、もしくは前記第３の半導体層および前記第２の半導
体層の一部、をエッチングにより除去した後、少なくと
も原料ガスの一つに有機III族元素原料を含む分子線エ
ピタキシー方により、前記第２の半導体層上に第２導電
型の第４の半導体層を選択的に形成する工程とを含むこ
とを特徴としている。
（作用） バイポーラトランジスタのベース抵抗はrbは一般に rb＝RsWE/12L＋RsLEB/2L＋（Rsρc）1/2/2L・coth（LB
／LT） ……（３） と表せる。（３）式においてRsはベース層のシート抵
抗、WEはエミッタ幅、Ｌはエミッタ長、LEBはエミッタ
メサとベース電極間距離、ρcはベース電極に対する接
触抵抗率、LBはベース電極幅、LT＝（ρc／Rs）1/2であ
る。従って、rbを低減するためにはRsおよびρcを低減
することが必要であるが、実際の素子においては（３）
式の右辺第３項の占める割合が非常に大きく、ρcの低
減が特に重要な課題である。
／LT） ……（３） と表せる。（３）式においてRsはベース層のシート抵
抗、WEはエミッタ幅、Ｌはエミッタ長、LEBはエミッタ
メサとベース電極間距離、ρcはベース電極に対する接
触抵抗率、LBはベース電極幅、LT＝（ρc／Rs）1/2であ
る。従って、rbを低減するためにはRsおよびρcを低減
することが必要であるが、実際の素子においては（３）
式の右辺第３項の占める割合が非常に大きく、ρcの低
減が特に重要な課題である。
ρcを低減するために、ベース層のｐ型不純物濃度を
増加させるのが一つの手段である。MBE法は成長膜厚お
よび不純物濃度の制御性・均一性に優れることから、特
に化合物半導体のバイポーラトランジスタの結晶成長に
非常に有効であるが、MBE法によりベース層を形成する
場合、通常、ｐ型不純物として用いられるBeが〜５×10
19cm-3以上の濃度になると、エミッタ側成長結晶中への
拡散が増大してしまうという問題がある（ワイ・シー・
パオ他（Y.C.Pao et al.）、ジャーナル・オブ・アプラ
イド・フィジクス（Journal of Applied Physics）、60
巻、1986年201頁に報告されている）。
増加させるのが一つの手段である。MBE法は成長膜厚お
よび不純物濃度の制御性・均一性に優れることから、特
に化合物半導体のバイポーラトランジスタの結晶成長に
非常に有効であるが、MBE法によりベース層を形成する
場合、通常、ｐ型不純物として用いられるBeが〜５×10
19cm-3以上の濃度になると、エミッタ側成長結晶中への
拡散が増大してしまうという問題がある（ワイ・シー・
パオ他（Y.C.Pao et al.）、ジャーナル・オブ・アプラ
イド・フィジクス（Journal of Applied Physics）、60
巻、1986年201頁に報告されている）。
上記の問題を解決しつつρcの低減をはかるために
は、外部ベース層とベース電極の間に高不純物濃度のベ
ースコンタクト層を形成するのが有効である。特に、II
I族原料に有機金属を使用した分子線エピタキシー法
（以降、MOMBE法を称す）を用いれば、〜1021cm-3のＣ
濃度を有する高濃度ｐ型GaAs層が比較的容易に形成でき
ることが、例えばティー・ヤマダ他（T.Yamada et a
l.）、ジャーナル・オブ・クリスタル・グロウス（Jour
nal of Crystal Growth）、95巻、1989年、145頁に報告
されており、しかも選択成長が可能であることから、こ
のベースコンタクト層の形成に非常に適していると考え
られる。
は、外部ベース層とベース電極の間に高不純物濃度のベ
ースコンタクト層を形成するのが有効である。特に、II
I族原料に有機金属を使用した分子線エピタキシー法
（以降、MOMBE法を称す）を用いれば、〜1021cm-3のＣ
濃度を有する高濃度ｐ型GaAs層が比較的容易に形成でき
ることが、例えばティー・ヤマダ他（T.Yamada et a
l.）、ジャーナル・オブ・クリスタル・グロウス（Jour
nal of Crystal Growth）、95巻、1989年、145頁に報告
されており、しかも選択成長が可能であることから、こ
のベースコンタクト層の形成に非常に適していると考え
られる。
下記の表に異なるｐ型不純物濃度を有するGaAs層につ
いて、オーミック金属（Ti/Pt/AuおよびAuMn/Au）に対
する接触抵抗率を測定した結果を示す。
いて、オーミック金属（Ti/Pt/AuおよびAuMn/Au）に対
する接触抵抗率を測定した結果を示す。
上表において、BeドープGaAs層はMBE法、ＣドープGaAs
層はMOMBE法により形成した。接触抵抗率はいずれもノ
ンアロイの結果である。MOMBE法により高Ｃ濃度のｐ型G
aAs層を形成することによって、アロイを行っていない
にもかかわらず、非常に低い接触抵抗率が得られること
がわかる。
層はMOMBE法により形成した。接触抵抗率はいずれもノ
ンアロイの結果である。MOMBE法により高Ｃ濃度のｐ型G
aAs層を形成することによって、アロイを行っていない
にもかかわらず、非常に低い接触抵抗率が得られること
がわかる。
本発明のように、ベース電極とベース層との間に、選
択再成長等によりベースコンタクト層を設けた場合に特
に問題となるのは、ベース層とベースコンタクト層の接
合界面における接触抵抗である。下記のMBE法により形
成したBeドープｐ−GaAs層（ベース層に相当する）とMO
MBE法によりその上に選択再成長したＣドープｐ−GaAs
層（ベースコンタクト層に相当する）との接合界面にお
ける接触抵抗率ρciの評価結果を示す。
択再成長等によりベースコンタクト層を設けた場合に特
に問題となるのは、ベース層とベースコンタクト層の接
合界面における接触抵抗である。下記のMBE法により形
成したBeドープｐ−GaAs層（ベース層に相当する）とMO
MBE法によりその上に選択再成長したＣドープｐ−GaAs
層（ベースコンタクト層に相当する）との接合界面にお
ける接触抵抗率ρciの評価結果を示す。
上表より、ベース層とベースコンタクト層の接触抵抗は
非常に小さく、従来例におけるベース層とベース電極金
属との間の接触抵抗よりも充分に小さい値に抑え得るこ
とがわかる。
非常に小さく、従来例におけるベース層とベース電極金
属との間の接触抵抗よりも充分に小さい値に抑え得るこ
とがわかる。
以上、説明したように、本発明のバイポーラトランジ
スタにおいては、ベース抵抗が著しく低減されると期待
できる。第５図にベース層厚WBとベース抵抗rbの関係を
求め、本発明と従来のバイポーラトランジスタについて
比較して示した。エミッタサイズは１μｍ×10μｍ、ベ
ース電極幅は1.5μｍ、エミッタメサとベース電極間の
距離を0.2μｍとし、ベース電極金属としてはTiPtAuを
想定してノンアロイの場合について求めた。ベース不純
物濃度は４×1019cm-3とし、本発明については、ベース
コンタクト層（厚さ300nm）の不純物濃度を４×1020cm
-3とした。第５図より、本発明においてはベース抵抗が
著しく低減されていることがわかる。
スタにおいては、ベース抵抗が著しく低減されると期待
できる。第５図にベース層厚WBとベース抵抗rbの関係を
求め、本発明と従来のバイポーラトランジスタについて
比較して示した。エミッタサイズは１μｍ×10μｍ、ベ
ース電極幅は1.5μｍ、エミッタメサとベース電極間の
距離を0.2μｍとし、ベース電極金属としてはTiPtAuを
想定してノンアロイの場合について求めた。ベース不純
物濃度は４×1019cm-3とし、本発明については、ベース
コンタクト層（厚さ300nm）の不純物濃度を４×1020cm
-3とした。第５図より、本発明においてはベース抵抗が
著しく低減されていることがわかる。
第６図はベース層厚WBが40nmおよび80nmの場合につい
て、ベース電極幅LBとベース抵抗rbの関係を本発明と従
来のバイポーラトランジスタについて比較したものであ
る。第６図に示すように、ベース抵抗低減の効果は特に
ベース電極幅が小さくなるにつれて、即ち、素子が微細
化されるにつれて顕著になっており、これはバイポーラ
トランジスタの特性向上をはかる上で非常に好都合であ
る。
て、ベース電極幅LBとベース抵抗rbの関係を本発明と従
来のバイポーラトランジスタについて比較したものであ
る。第６図に示すように、ベース抵抗低減の効果は特に
ベース電極幅が小さくなるにつれて、即ち、素子が微細
化されるにつれて顕著になっており、これはバイポーラ
トランジスタの特性向上をはかる上で非常に好都合であ
る。
このように、ベース抵抗が著しく低減されるため、さ
らに、fmaxを劣化させることなくベース層を薄層化して
fTを増大させることが可能となる。また、ベースコンタ
クト層の厚さをある程度厚くしとやれば、ベース電極金
属が拡散してコレクタ層まで到達してしまうような問題
も回避できるとともに、エミッタ・ベースを平坦化して
配線の段切れを低減することもできる。
らに、fmaxを劣化させることなくベース層を薄層化して
fTを増大させることが可能となる。また、ベースコンタ
クト層の厚さをある程度厚くしとやれば、ベース電極金
属が拡散してコレクタ層まで到達してしまうような問題
も回避できるとともに、エミッタ・ベースを平坦化して
配線の段切れを低減することもできる。
（実施例） 以下に、本発明の実施例について図面を用いて説明す
る。
る。
第１図は本発明の一実施例であるバイポーラトランジ
スタを説明するための半導体チップの断面図である。
スタを説明するための半導体チップの断面図である。
この半導体チップは、GaAsからなる半絶縁性基板１
と、ｎ−GaAsからなるコレクタコンタクト層（３×1018
cm-3,400nm）２と、ｎ−GaAsからなるコレクタ層（５×
1016cm-3,400nm）３と、ｐ−GaAsからなるベース層（３
×1019cm-3,50nm）４と、ｎ−Al0.25Ga0.75Asからなる
エミッタ層（３×1017cm-3,200nm）５と、ｎ−AlxGa1-x
As（x:0.25→０）からなるグレーデッド層（３×1017cm
-3,50nm）６と、ｎ−GaAsからなるエミッタコンタクト
層（３×1018cm-3,50nm）７と、ｐ−GaAsからなるベー
スコンタクト層（４×1020cm-3,300nm）８と、AuGeNiか
らなるエミッタ電極９と、TiPtAuからなるベース電極10
と、AuGeNiからなるコレクタ電極11と、SiO2膜12,13
と、絶縁領域14とにより構成されている。
と、ｎ−GaAsからなるコレクタコンタクト層（３×1018
cm-3,400nm）２と、ｎ−GaAsからなるコレクタ層（５×
1016cm-3,400nm）３と、ｐ−GaAsからなるベース層（３
×1019cm-3,50nm）４と、ｎ−Al0.25Ga0.75Asからなる
エミッタ層（３×1017cm-3,200nm）５と、ｎ−AlxGa1-x
As（x:0.25→０）からなるグレーデッド層（３×1017cm
-3,50nm）６と、ｎ−GaAsからなるエミッタコンタクト
層（３×1018cm-3,50nm）７と、ｐ−GaAsからなるベー
スコンタクト層（４×1020cm-3,300nm）８と、AuGeNiか
らなるエミッタ電極９と、TiPtAuからなるベース電極10
と、AuGeNiからなるコレクタ電極11と、SiO2膜12,13
と、絶縁領域14とにより構成されている。
次に、このバイポーラトランジスタの製造方法を説明
する。
する。
第２図は製造方法を説明するための工程順に示した半
導体チップの断面図である。
導体チップの断面図である。
まず、第２図（ａ）に示すように、GaAsからなる半絶
縁性基板１上にｎ−GaAs層および３、ｐ−GaAs層４、ｎ
−Al0.25Ga0.75As層５、ｎ−AlxGa1-xAsグレーデッド層
（x:0.25→０）６、ｎ−GaAs層７をMBE法により、成長
温度600℃で順次形成した後、バイポーラトランジスタ
を形成する部分を除いた他の部分にH+を注入し絶縁領域
14を形成する。
縁性基板１上にｎ−GaAs層および３、ｐ−GaAs層４、ｎ
−Al0.25Ga0.75As層５、ｎ−AlxGa1-xAsグレーデッド層
（x:0.25→０）６、ｎ−GaAs層７をMBE法により、成長
温度600℃で順次形成した後、バイポーラトランジスタ
を形成する部分を除いた他の部分にH+を注入し絶縁領域
14を形成する。
次に、第２図（ｂ）に示すように、ｎ−GaAs層７上に
オーミック金属のAuGeNi層９を蒸着し、SiO2膜12と所定
のパターンを有するホトレジスト膜15を順次形成した
後、このホトレジスト膜15をマスクとして、SiO2膜12を
反応性イオンビームエッチング、AuGeNi層９をイオンミ
リング法により順次、除去する。
オーミック金属のAuGeNi層９を蒸着し、SiO2膜12と所定
のパターンを有するホトレジスト膜15を順次形成した
後、このホトレジスト膜15をマスクとして、SiO2膜12を
反応性イオンビームエッチング、AuGeNi層９をイオンミ
リング法により順次、除去する。
次に、第２図（ｃ）に示すように、有機溶剤による洗
浄を行ないホトレジスト膜15を除去した後、SiO2膜12を
マスクとして、ｎ−GaAs膜７、ｎ−AlxGa1-xAs層６をCl
2をエッチングガスに用いた反応性イオンビームエッチ
ングにより除去した、さらに所定の厚さになるまで同様
にしてｎ−Al0.25Ga0.75As層５をエッチングする。続い
て、全面にSiO2膜13を形成した後、これをCF4をエッチ
ングガスに用いた反応性イオンビームエッチングで除去
することにより、ｎ−GaAs層７、ｎ−AlxGa1-xAs層６お
よびｎ−Al0.25Ga0.75As層５の側面にSiO2膜13からなる
側壁を形成する。この場合、SiO2膜13の下の薄いｎ−Al
0.25Ga0.75As層５は完全に空乏化することが望ましく、
厚さとしては数10nm程度に設定すれば保護層として機能
する。その効果については、例えば、羽山他、電子情報
通信学会技術報告、ED89−147巻、1989年、67頁に報告
されている。また、この薄いｎ−Al0.25Ga0.75As層５
は、ベース層のシート抵抗がSiO2膜13の下部において局
部的に増大するのを防ぐ機能も果たしている。
浄を行ないホトレジスト膜15を除去した後、SiO2膜12を
マスクとして、ｎ−GaAs膜７、ｎ−AlxGa1-xAs層６をCl
2をエッチングガスに用いた反応性イオンビームエッチ
ングにより除去した、さらに所定の厚さになるまで同様
にしてｎ−Al0.25Ga0.75As層５をエッチングする。続い
て、全面にSiO2膜13を形成した後、これをCF4をエッチ
ングガスに用いた反応性イオンビームエッチングで除去
することにより、ｎ−GaAs層７、ｎ−AlxGa1-xAs層６お
よびｎ−Al0.25Ga0.75As層５の側面にSiO2膜13からなる
側壁を形成する。この場合、SiO2膜13の下の薄いｎ−Al
0.25Ga0.75As層５は完全に空乏化することが望ましく、
厚さとしては数10nm程度に設定すれば保護層として機能
する。その効果については、例えば、羽山他、電子情報
通信学会技術報告、ED89−147巻、1989年、67頁に報告
されている。また、この薄いｎ−Al0.25Ga0.75As層５
は、ベース層のシート抵抗がSiO2膜13の下部において局
部的に増大するのを防ぐ機能も果たしている。
次に、第２図（ｄ）に示すように、SiO2膜12および13
をマスクとして、リン酸、過酸化水素および水の混合液
によりｎ−Al0.25Ga0.75As層５をエッチングして除去
し、ｐ−GaAs層４表面を露出した後、トリメチルガリウ
ム（Ga（CH3）3）および固体Asを成長原料に用いたMOMB
E法により、SiO212および13をマスクとして、ｐ−GaAs
層４上にｐ−GaAs層８を成長温度450℃で選択的に形成
する。続いて、バイポーラトランジスタの活性領域を覆
う所定のパターンのホトレジスト膜を形成し、それをマ
スクとして絶縁領域14上のｐ−GaAs層８および４を順次
エッチングして除去したのち、ホトレジスト膜16を形成
し、さらに上方より、TiPtAu層10を蒸着する。
をマスクとして、リン酸、過酸化水素および水の混合液
によりｎ−Al0.25Ga0.75As層５をエッチングして除去
し、ｐ−GaAs層４表面を露出した後、トリメチルガリウ
ム（Ga（CH3）3）および固体Asを成長原料に用いたMOMB
E法により、SiO212および13をマスクとして、ｐ−GaAs
層４上にｐ−GaAs層８を成長温度450℃で選択的に形成
する。続いて、バイポーラトランジスタの活性領域を覆
う所定のパターンのホトレジスト膜を形成し、それをマ
スクとして絶縁領域14上のｐ−GaAs層８および４を順次
エッチングして除去したのち、ホトレジスト膜16を形成
し、さらに上方より、TiPtAu層10を蒸着する。
次に、第２図（ｅ）に示すように、有機溶剤による洗
浄を行ないホトレジスト膜16を除去した後、所定のパタ
ーンのホトレジスト膜17を形成し、ベース電極の幅が所
定の値に成るようにする。続いて、ホトレジスト膜17を
マスクとしてイオンミリング法によりTiPtAu層10をエッ
チングして除去し、さらに、リン酸、過酸化水素および
水の混合液によりｐ−GaAs層８、４およびｎ−GaAs層３
を順次エッチングにより除去してｎ−GaAs層２表面を露
出する。続いて、ホトレジスト膜17をマスクとしてｎ−
GaAs層２のオーミック金属であるAuGeNi層11を上方から
蒸着する。
浄を行ないホトレジスト膜16を除去した後、所定のパタ
ーンのホトレジスト膜17を形成し、ベース電極の幅が所
定の値に成るようにする。続いて、ホトレジスト膜17を
マスクとしてイオンミリング法によりTiPtAu層10をエッ
チングして除去し、さらに、リン酸、過酸化水素および
水の混合液によりｐ−GaAs層８、４およびｎ−GaAs層３
を順次エッチングにより除去してｎ−GaAs層２表面を露
出する。続いて、ホトレジスト膜17をマスクとしてｎ−
GaAs層２のオーミック金属であるAuGeNi層11を上方から
蒸着する。
最後に、有機溶剤中でホトレジスト膜17を溶かしリフ
トオフを行なって、第１図に示すような構造のバイポー
ラトランジスタができる。
トオフを行なって、第１図に示すような構造のバイポー
ラトランジスタができる。
なお、上述の実施例においては、ベース層がｐ−GaAs
からなるものについて述べたが、本発明はこれに限定さ
れず、例えばｐ−AlGaAsからなるベース層のAl組成を徐
々に変化させてグレーデッドベース構造としたもの、Al
InAs/InGaAs系やInP/InGaAs系ヘテロ接合バイポーラト
ランジスタの場合のようにベース層がｐ−InGaAsからな
るもの、あるいはｐ−AlInGaAsやｐ−InGaAsP等からな
るものについても同様に適用でき、効果は同様である。
からなるものについて述べたが、本発明はこれに限定さ
れず、例えばｐ−AlGaAsからなるベース層のAl組成を徐
々に変化させてグレーデッドベース構造としたもの、Al
InAs/InGaAs系やInP/InGaAs系ヘテロ接合バイポーラト
ランジスタの場合のようにベース層がｐ−InGaAsからな
るもの、あるいはｐ−AlInGaAsやｐ−InGaAsP等からな
るものについても同様に適用でき、効果は同様である。
また、上述の実施例においては、エミッタアップ型の
ものについて述べたが、本発明はこれに限定されず、コ
レクタアップ型のものについても同様に適用できる。
ものについて述べたが、本発明はこれに限定されず、コ
レクタアップ型のものについても同様に適用できる。
（発明の効果） 以上説明したように本発明によれば、従来、ベース抵
抗の多くを占めていたベース層とベース電極金属との間
の接触抵抗が著しく低減されるとともに、ベース面出し
工程の際のオーバーエッチング等に起因するベース抵抗
増大の影響が低減されるため、ベース抵抗を著しく低減
させることができる。それに伴いベース層の薄膜化が可
能となることから、最大発振周波数のみならず遮断周波
数をも増大させることができる。その結果、ウエハー全
体にわたって高速・高周波特性の優れた化合物半導体バ
イポーラトランジスタを実現できるという効果がある。
抗の多くを占めていたベース層とベース電極金属との間
の接触抵抗が著しく低減されるとともに、ベース面出し
工程の際のオーバーエッチング等に起因するベース抵抗
増大の影響が低減されるため、ベース抵抗を著しく低減
させることができる。それに伴いベース層の薄膜化が可
能となることから、最大発振周波数のみならず遮断周波
数をも増大させることができる。その結果、ウエハー全
体にわたって高速・高周波特性の優れた化合物半導体バ
イポーラトランジスタを実現できるという効果がある。
第１図は本発明にかかるバイポーラトランジスタの一実
施例の構造を説明するための半導体チップの断面図、第
２図（ａ）〜（ｅ）は第１図のバイポーラトランジスタ
の製造方法を説明するための工程順に示した半導体チッ
プの断面図、第３図は従来のバイポーラトランジスタの
構造を説明するための半導体チップの断面図、第４図
（ａ）〜（ｃ）は第３図のバイポーラトランジスタの製
造方法を説明するための工程順に示した半導体チップの
断面図、第５図は本発明および従来のバイポーラトラン
ジスタにおけるベース抵抗とベース層厚との関係を示す
ための図、第６図は本発明および従来のバイポーラトラ
ンジスタにおけるベース抵抗とベース電極幅との関係を
示すための図である。 各図において、１…半絶縁性基板（GaAs）、２…ｎ−Ga
Asコレクタコンタクト層、３…ｎ−GaAsコレクタ層、４
…ｐ−GaAsベース層、５…ｎ−Al0.25Ga0.75Asエミッタ
層、６…ｎ−AlxGax-1Asグレーデッド層（x:0.25→
０）、７…ｎ−GaAsエミッタコンタクト層、８…ｐ−Ga
Asベースコンタクト層、９…AuGeNiエミッタ電極、10…
TiPtAuベース電極、11…AuGeNiコレクタ電極、12,13…S
iO2膜、14…絶縁領域、15,16,17…ホトレジスト膜、18
…AuZnNi層。
施例の構造を説明するための半導体チップの断面図、第
２図（ａ）〜（ｅ）は第１図のバイポーラトランジスタ
の製造方法を説明するための工程順に示した半導体チッ
プの断面図、第３図は従来のバイポーラトランジスタの
構造を説明するための半導体チップの断面図、第４図
（ａ）〜（ｃ）は第３図のバイポーラトランジスタの製
造方法を説明するための工程順に示した半導体チップの
断面図、第５図は本発明および従来のバイポーラトラン
ジスタにおけるベース抵抗とベース層厚との関係を示す
ための図、第６図は本発明および従来のバイポーラトラ
ンジスタにおけるベース抵抗とベース電極幅との関係を
示すための図である。 各図において、１…半絶縁性基板（GaAs）、２…ｎ−Ga
Asコレクタコンタクト層、３…ｎ−GaAsコレクタ層、４
…ｐ−GaAsベース層、５…ｎ−Al0.25Ga0.75Asエミッタ
層、６…ｎ−AlxGax-1Asグレーデッド層（x:0.25→
０）、７…ｎ−GaAsエミッタコンタクト層、８…ｐ−Ga
Asベースコンタクト層、９…AuGeNiエミッタ電極、10…
TiPtAuベース電極、11…AuGeNiコレクタ電極、12,13…S
iO2膜、14…絶縁領域、15,16,17…ホトレジスト膜、18
…AuZnNi層。
Claims (3)
- 【請求項１】半絶縁性基板上に、コレクタ層と、ベース
層と、エミッタ層と、エミッタ電極を少なくとも有する
メサと、メサの上面、およびメサ側壁の上部からエミッ
タ層の全体または途中までを覆う絶縁体と、前記メサの
脇のベース層の上のベースコンタクト層とを有し、ベー
ス層がｐ型でかつIII族元素としてGa、Al、Inの少なく
とも一種、Ｖ族元素としてAs、Ｐの中の少なくとも一種
を有するIII−Ｖ族化合物半導体からなり、前記ベース
コンタクト層が前記ベース層と同等もしくは前記ベース
層よりも大なる正孔濃度を有するＣドープGaAsからなる
選択成長層であることを特徴とするバイポーラトランジ
スタ。 - 【請求項２】半絶縁性基板上に、エミッタ層と、ベース
層と、コレクタ層と、コレクタ電極を少なくとも有する
メサと、メサの上面、およびメサ側壁の上部からコレク
タ層の全体または途中までを覆う絶縁体と、前記メサの
脇のベース層の上のベースコンタクト層とを有し、ベー
ス層がｐ型でかつIII族元素としてGa、Al、Inの少なく
とも一種、Ｖ族元素としてAs、Ｐの中の少なくとも一種
を有するIII−Ｖ族化合物半導体からなり、前記ベース
コンタクト層が前記ベース層と同等もしくは前記ベース
層よりも大なる正孔濃度を有するＣドープGaAsからなる
選択成長層であることを特徴とするバイポーラトランジ
スタ。 - 【請求項３】半絶縁性基板上に第１導電型の第１の半導
体層、第２導電型の第２の半導体層および第１導電型の
第３の半導体層を順次積層させる工程と、前記第３の半
導体層上に第１の絶縁体からなる所定のパターンのマス
クを形成する工程と、前記マスクを用いて前記第３の半
導体層をエッチングにより所定の厚さになるまで除去し
た後、第２の絶縁体からなる側壁を形成する工程と、前
記第１および第２の絶縁体をマスクとして、前記第３の
半導体層、もしくは前記第３の半導体層および前記第２
の半導体層の一部、をエッチングにより除去した後、少
なくとも原料ガスの一つに有機III族元素原料を含む分
子線エピタキシー法により、前記第２の半導体層上に第
２導電型の第４の半導体層を選択的に形成する工程とを
含むことを特徴とするバイポーラトランジスタの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197102A JP2890729B2 (ja) | 1990-07-25 | 1990-07-25 | バイポーラトランジスタおよびその製造方法 |
| US08/074,702 US5321302A (en) | 1990-07-25 | 1993-06-08 | Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197102A JP2890729B2 (ja) | 1990-07-25 | 1990-07-25 | バイポーラトランジスタおよびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29640098A Division JPH11251332A (ja) | 1998-10-19 | 1998-10-19 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0483345A JPH0483345A (ja) | 1992-03-17 |
| JP2890729B2 true JP2890729B2 (ja) | 1999-05-17 |
Family
ID=16368764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2197102A Expired - Lifetime JP2890729B2 (ja) | 1990-07-25 | 1990-07-25 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890729B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771423B2 (ja) * | 1993-05-20 | 1998-07-02 | 日本電気株式会社 | バイポーラトランジスタ |
| JP3262056B2 (ja) * | 1997-12-22 | 2002-03-04 | 日本電気株式会社 | バイポーラトランジスタとその製造方法 |
| US6966896B2 (en) * | 2002-09-04 | 2005-11-22 | Paul A. Kurth | Introducer and hemostatic valve combination and method of using the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232122A (ja) * | 1986-04-02 | 1987-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2619407B2 (ja) * | 1987-08-24 | 1997-06-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
-
1990
- 1990-07-25 JP JP2197102A patent/JP2890729B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ｖｏｌ．９５ ｐ．１４５−１４９（１９８９） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0483345A (ja) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5717228A (en) | Heterojunction bipolar transistor with crystal orientation | |
| US5321302A (en) | Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency | |
| JP2706034B2 (ja) | トランジスタ及びその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH06104273A (ja) | 半導体装置 | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2003318184A (ja) | ヘテロ接合バイポーラトランジスタ及びこれを製造する方法 | |
| US5153692A (en) | Semiconductor device | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4405060B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP3255973B2 (ja) | 半導体装置 | |
| JPH11251332A (ja) | バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Mochizuki et al. | Heavily carbon-doped InGaP/GaAs HBT's with buried polycrystalline GaAs under the base electrode | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |