KR890011026A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR890011026A
KR890011026A KR1019880017624A KR880017624A KR890011026A KR 890011026 A KR890011026 A KR 890011026A KR 1019880017624 A KR1019880017624 A KR 1019880017624A KR 880017624 A KR880017624 A KR 880017624A KR 890011026 A KR890011026 A KR 890011026A
Authority
KR
South Korea
Prior art keywords
layer
base
emitter
conductivity type
collector
Prior art date
Application number
KR1019880017624A
Other languages
English (en)
Other versions
KR970010738B1 (ko
Inventor
셀레 디니엘
보아세노 필립
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890011026A publication Critical patent/KR890011026A/ko
Application granted granted Critical
Publication of KR970010738B1 publication Critical patent/KR970010738B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Abstract

내용 없음

Description

반도체 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1a도는 본 발명에 따른 방법에 의해 얻어진 헤테로 접합 평면 바이폴라 트랜지스터의 단면도.
제 1b도는 상기 트랜지스터의 평면도.
제 3 도는 스페이서를 형성하는 방법을 도시하는 도면.
제 4 도는 본 발명에 따른 변형을 도시하는 도면.

Claims (14)

  1. 적어도 제 1 전도형의 2원 물질의 최소한 하나의 콜렉터층과, 상기 제1 전도형과 반대인 제2전도형의 2원 물질의 베이스 층과, 제1전도형의 3원 물질의 에미터층 및 제1전도형의 높게 도핑된 2원 접촉 층을 연속적으로 구비하는 구조를 제조하는 단계를 포함하며, 평면 구조를 가진 헤테로 접합 바이폴라 트랜지스터 형태의 반도체 소자를 제조하는 방법에 있어서, (1) 실리콘 질화물(Si3N4)층을 침착시키는 단계와, (2) 베이스 영역에 대해 정상적인 개구를 한정하는 마스크 MK2를 위치 설정하고, 접촉 층의 표면이 그층의 평면에 직각인 에칭연부를 얻을 수 있는 방법에 의해 노출될때까지 이들 개구를 통해 실리콘 질화물(Si3N4)의 층을 에칭하며, 그래서 서로 떨어진 질화물개구를 형성하는 단계와, (3) 접촉 층의 표면에 베이스 층을 접속하는 제2전도형의 고립부를 형성하기 위해 베이스 층을 얻기에 충분한 에너지로 질화물 층의 개구를 통해 제2전도형 이온의 국부적 주입단계, (4) 질화물(Si3N4)층의 잔여부와 마찬가지로 개구에 형성된 금속층을 침착시키기는 단계, (5) 매우 큰 두께의 실리카(SiO2)층을 형성하고, 반응적 이온 에칭(RIE) 및 이온 머시닝(machining)에 의해 질화물(Si3N4)층의 상부 레벨 아래쪽으로 얻어진 소자를 공지된 방법을 통해 평면화 하는 단계, (6) 베이스 금속화물을 커버링하는 실리카(SiO2)의 결합 패드를 유지하기 위해 질화물(Si3N4)층의 잔여부를 선택적으로 에칭하는 단계와, (7) 실리콘 질화물(Si3N4)의 새로운 층을 침착시켜, 실리카 패드 사이의 거리를 축소하도록 되어 있어 에미터 접촉부의 폭을 한정하는 개구를 형성하는 실리카 패드의 연부에 기대 있고 콜렉터와 베이스 및 에미터 전극 사이의 거리를 한정하는, 상기 새로운 질화물 층에 형성된 스페이서를 공지된 방법으로 형성하는 단계와, (8) 에미터 및 콜렉터 접촉부와, 실리카(SiO2)의 패드 및 마스크로서 작용하는 스페이서를 형성하기에 적합한 금속층을 침착시키고 이들 유전체 부분을 제거하는 단계 및, (9) 제1전도형의 에미터 층의 상부 표면을 얻을 수 있는 에너지를 전극사이의 절연 고립부를 형성하기에 적합한 화학종(Species)의 마스코로서 작용하는 콜렉터, 베이스 및 에미터 접촉부 사이의 국부적 이온 주입단계를 구비하는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 콜렉터와 베이스 및 에미터 층의 구조가 반절연 기판위에 형성되며, 상기 구조에서, 콜렉터는 제1전도형 두개의 2원 층을 포갬으로써 구성되며, 제1콜렉터 층은 높게 도핑되며, 베이스 층은 제2 콜렉터 층의 표면영역에서 제2전도형의 이온의 국부적 주입에 의해 형성되고, 상기 접촉층에 제1콜렉터 층을 접속하는 고립부가 제1전도형의 이온으로 콜렉터를 형성하도록 선택되는 영역으로의 국부적 주입에 의해 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제 1 항 또는 2항에 있어서, 상기 트랜지스터는 그 트랜지스터의 활성영역을 한정하는 절연영역을 형성하기에 적합한 이온 주입에 의해 절연되며, 활성영역은 이 작업동안에 마스크 되는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 선행항중 어느 한항에 있어서, 2원 베이스 층으로부터 3원 에미터 층까지 전하 캐러어의 확산을 피하도록 베이스 층과 3원 에미터 층사이에 비의도적으로 도핑된 2원 층이 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제 4 항에 있어서, 합성 그라디엔트를 가진 3원 층이 에미터와 베이스사이의 점진적 헤테로 접합을 얻도록 비의도적으로 도핑된 2원 층과 3원 에미터 층사이에 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
  6. 선행항중 어느 한항에 있어서, 베이스 영역 아래의 절연영역을 형성하기에 적합한 이온의 개구내의 주입단계(2')을 상기 단계(2)와 단계(3)사이에 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  7. 제 2 항 내지 5항중의 어느 한항에 있어서, 상기 기판은 크리스탈 그래픽 방향[100]으로 향해진 반절연갈륨 아세나이드(GaAs)로 이루어지고, 상기 2원 층은 갈륨 아세나이드(GaAs)로 이루어지고, 상기 3원 층은 경우에 따라, 그라디엔트가 제공될 때 Al의 합성 그라디엔트를 가진 갈륨 알루미늄 아세나이드(GaAlAs)로 이루어지며, 상기 제1전도형은 n-형이고, 상기 제2반대 전도형은 p-형인 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 7 항에 있어서, n-전도형을 얻기 위해 상기 층들이 Si+이온을 사용하여 도핑되는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 제 7 항 또는 8항에 있어서, 전도형의 고립부를 얻기 위해, 제공된 이온 주입은 Si+이온을 사용하여 실행되는 것을 특징으로 하는 반도체 소자 제조방법.
  10. 선행항중 어느 한항에 있어서, P+전도형의 영역을 얻기 위해 제공된 이온 주입은 Be, Mg, Zn중의 이온과, Be와 F의 조합과 Mg와 P의 조합중의 이온을 사용하여 실행되는 것을 특징으로 하는 반도체 소자 제조방법.
  11. 선행항중 어느 한항에 있어서, 베이스 접촉부를 형성하기 위해 상기 단계(4) 동안에 침착되는 금속층은 혼합물 Au-Mn, Au-Be, Au-Zn중에서 선택되며, 에미터 및 콜렉터 접촉부를 형성하기 위해 상기 단계(8)동안에 침착되는 금속층은 Au-Ge 및 그위의 Ni로 다층인 것을 특징으로 하는 반도체 소자 제조방법.
  12. 제 3 항 내지 6항중 어느 한항에 있어서, 절연영역을 형성하기 위해, 산소(D+) 이온이 주입되는 것을 특징으로 하는 반도체 소자 제조방법.
  13. 선행항중 어느 한항에 있어서, 전극사이의 절연영역을 형성하기 위해 상기 단계(9) 동안에 B 이온, 0이온, 프로톤중에서 선택된 요소가 주입되는 것을 특징으로 하는 반도체 소자 제조방법.
  14. 선행항중 어느 한항에 있어서, 상기 베이스 층은 콜렉터 층의 상부 레벨까지 아래로 베이스 영역을 한정하는 마스크 주의의 에칭처리로 제2전도형의 Ⅲ-Ⅴ 그룹의 2원 물질의 추가적인 층인 것을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880017624A 1987-12-30 1988-12-28 반도체 소자 제조방법 KR970010738B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8718392A FR2625613B1 (ko) 1987-12-30 1987-12-30
FR8718392 1987-12-30

Publications (2)

Publication Number Publication Date
KR890011026A true KR890011026A (ko) 1989-08-12
KR970010738B1 KR970010738B1 (ko) 1997-06-30

Family

ID=9358460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017624A KR970010738B1 (ko) 1987-12-30 1988-12-28 반도체 소자 제조방법

Country Status (6)

Country Link
US (1) US4889821A (ko)
EP (1) EP0322960B1 (ko)
JP (1) JPH0622243B2 (ko)
KR (1) KR970010738B1 (ko)
DE (1) DE3870842D1 (ko)
FR (1) FR2625613B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967254A (en) * 1987-07-16 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5064772A (en) * 1988-08-31 1991-11-12 International Business Machines Corporation Bipolar transistor integrated circuit technology
US5098853A (en) * 1988-11-02 1992-03-24 Hughes Aircraft Company Self-aligned, planar heterojunction bipolar transistor and method of forming the same
FR2658362A1 (fr) * 1990-02-09 1991-08-16 Philips Electronique Lab Procede de realisation par autoalignement, d'un dispositif semiconducteur integre, comprenant au moins la formation d'un premier contact d'electrode encapsule et muni d'espaceurs et d'un second contact d'electrode autoaligne sur celui-ci.
US5059555A (en) * 1990-08-20 1991-10-22 National Semiconductor Corporation Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer
DE69128123T2 (de) * 1990-08-31 1998-03-05 Texas Instruments Inc Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
US5136764A (en) * 1990-09-27 1992-08-11 Motorola, Inc. Method for forming a field emission device
FR2693839B1 (fr) * 1992-07-17 1994-09-02 Thomson Csf Procédé de réalisation d'un transistor bipolaire.
US5471078A (en) * 1992-09-09 1995-11-28 Texas Instruments Incorporated Self-aligned heterojunction bipolar transistor
US5583059A (en) * 1994-06-01 1996-12-10 International Business Machines Corporation Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI
US6680497B1 (en) * 2000-09-22 2004-01-20 Trw Inc. Interstitial diffusion barrier
US7132701B1 (en) 2001-07-27 2006-11-07 Fairchild Semiconductor Corporation Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods
KR20030075993A (ko) * 2002-03-22 2003-09-26 삼성전자주식회사 편자형 에미터 전극을 갖는 이종 접합 바이폴라트랜지스터 및 그 제조 방법
CN103035690B (zh) * 2012-06-08 2015-06-03 上海华虹宏力半导体制造有限公司 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
US9281245B2 (en) * 2012-12-28 2016-03-08 Texas Instruments Incorporated Latchup reduction by grown orthogonal substrates
EP4002481A1 (en) * 2020-11-19 2022-05-25 Imec VZW Low parasitic ccb heterojunction bipolar transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627647A (en) * 1969-05-19 1971-12-14 Cogar Corp Fabrication method for semiconductor devices
US4032957A (en) * 1972-12-29 1977-06-28 Sony Corporation Semiconductor device
DE2555047A1 (de) * 1975-12-06 1977-06-16 Licentia Gmbh Monolithisch integrierte halbleiterschaltung
JPH0744182B2 (ja) * 1984-11-09 1995-05-15 株式会社日立製作所 ヘテロ接合バイポ−ラ・トランジスタ
JPS62224073A (ja) * 1986-03-26 1987-10-02 Hitachi Ltd ヘテロ接合バイポ−ラ・トランジスタの製造方法
US4818712A (en) * 1987-10-13 1989-04-04 Northrop Corporation Aluminum liftoff masking process and product

Also Published As

Publication number Publication date
DE3870842D1 (de) 1992-06-11
JPH023240A (ja) 1990-01-08
FR2625613B1 (ko) 1990-05-04
US4889821A (en) 1989-12-26
JPH0622243B2 (ja) 1994-03-23
FR2625613A1 (ko) 1989-07-07
EP0322960A1 (fr) 1989-07-05
KR970010738B1 (ko) 1997-06-30
EP0322960B1 (fr) 1992-05-06

Similar Documents

Publication Publication Date Title
US4683487A (en) Heterojunction bipolar transistor
CA1265626A (en) Electron gas hole gas tunneling transistor device
KR890011026A (ko) 반도체 소자 제조방법
EP0663698B1 (en) Semiconductor device and its manufacture
KR900007101A (ko) 헤테로접합 바이폴라 트랜지스터
US4398339A (en) Fabrication method for high power MOS device
KR890011108A (ko) 헤테로 접합 바이폴라 트랜지스터형의 반도체 장치 제조방법
FR2465316A1 (fr) Dispositifs semi-conducteurs pourvus d'elements semi-conducteurs complementaires et procede de fabrication d'un dispositif semi-conducteur compose
US5294566A (en) Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor
US5098853A (en) Self-aligned, planar heterojunction bipolar transistor and method of forming the same
US4005453A (en) Semiconductor device with isolated circuit elements and method of making
US4644381A (en) I2 L heterostructure bipolar transistors and method of making the same
JPH04312977A (ja) 半導体装置
US4566020A (en) Hot-electron and hot-hole transistors having silicide contacts
US4757025A (en) Method of making gate turn off switch with anode short and buried base
US5159423A (en) Self-aligned, planar heterojunction bipolar transistor
KR880011935A (ko) 반도체 장치 및 제조 방법
JPH07142706A (ja) ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置
US4812886A (en) Multilayer contact apparatus and method
US3442723A (en) Method of making a semiconductor junction by diffusion
JPH0465532B2 (ko)
CA1237538A (en) Lateral bipolar transistor
JPH11251328A (ja) 化合物半導体装置
US4745085A (en) Method of making I2 L heterostructure bipolar transistors
CA1189983A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee