JPH07142706A - ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 - Google Patents
ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置Info
- Publication number
- JPH07142706A JPH07142706A JP15378494A JP15378494A JPH07142706A JP H07142706 A JPH07142706 A JP H07142706A JP 15378494 A JP15378494 A JP 15378494A JP 15378494 A JP15378494 A JP 15378494A JP H07142706 A JPH07142706 A JP H07142706A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- buried layer
- ohmic contact
- heterojunction semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 26
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 14
- 125000005842 heteroatom Chemical group 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 5
- 239000002019 doping agent Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】ＶＭＴの活性層に対して浅いオーミックコンタ
クトを取ること。 【構成】ＶＭＴ構造の一部を構成し、且つヘＶＭＴ構造
の隣接層であるアンドープＡｌＧａＡｓスペーサ層５と
ともに、急激なエネルギーバリアをもたらす界面を形成
する埋込み層である活性層３に対する浅いオーミックコ
ンタクトの形成方法において、（ｉ）エッチングにより
ＶＭＴ構造にヴィア２７を開口して、活性層３を露出さ
せる工程と、（ii）ヴィア２７の内部にＰｄ層、Ｐｄを
含むＧｅ層を順次被着する工程と、(iii) アニールによ
り、活性層３に対するオーミックコンタクト層３３を形
成する工程とを備えている。
クトを取ること。 【構成】ＶＭＴ構造の一部を構成し、且つヘＶＭＴ構造
の隣接層であるアンドープＡｌＧａＡｓスペーサ層５と
ともに、急激なエネルギーバリアをもたらす界面を形成
する埋込み層である活性層３に対する浅いオーミックコ
ンタクトの形成方法において、（ｉ）エッチングにより
ＶＭＴ構造にヴィア２７を開口して、活性層３を露出さ
せる工程と、（ii）ヴィア２７の内部にＰｄ層、Ｐｄを
含むＧｅ層を順次被着する工程と、(iii) アニールによ
り、活性層３に対するオーミックコンタクト層３３を形
成する工程とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合半導体装置
の埋込み層に対してオーミックコンタクトを形成する工
程を有するヘテロ接合半導体装置の製造方法およびこの
製造方法により得られるヘテロ接合半導体装置に関する
ものである。
の埋込み層に対してオーミックコンタクトを形成する工
程を有するヘテロ接合半導体装置の製造方法およびこの
製造方法により得られるヘテロ接合半導体装置に関する
ものである。
【０００２】
【従来の技術】へテロ構造を用いた典型的な半導体デバ
イスは高電子移動度トランジスタ（ＨＥＭＴ）である。
このトランジスタは、二次元電子ガス（２ＤＥＧ）を生
成するためにＧａＡｓ／ＡｌＧａＡｓ等のヘテロ構造を
用いており、２ＤＥＧは、そのガス面に垂直方向の波動
関数がエネルギーについて量子化され、そして、電子は
ＧａＡｓ／ＡｌＧａＡｓヘテロ界面に近いＧａＡｓ層に
閉じ込められている。ヘテロ界面近傍の電子は、ヘテロ
界面に近傍かつ平行な面内で自由に運動でき、このよう
な電子によって伝導チャネルが形成される。
イスは高電子移動度トランジスタ（ＨＥＭＴ）である。
このトランジスタは、二次元電子ガス（２ＤＥＧ）を生
成するためにＧａＡｓ／ＡｌＧａＡｓ等のヘテロ構造を
用いており、２ＤＥＧは、そのガス面に垂直方向の波動
関数がエネルギーについて量子化され、そして、電子は
ＧａＡｓ／ＡｌＧａＡｓヘテロ界面に近いＧａＡｓ層に
閉じ込められている。ヘテロ界面近傍の電子は、ヘテロ
界面に近傍かつ平行な面内で自由に運動でき、このよう
な電子によって伝導チャネルが形成される。
【０００３】上記伝導チャネルからドナー不純物を分離
することにより、つまり、ＡｌＧａＡｓ層に不純物を添
加することにより、２ＤＥＧは、１０6 ｃｍ2 ／Ｖs オ
ーダーの非常に高い移動度を示す。２ＤＥＧは、ＨＥＭ
Ｔ、ＭＯＤＦＥＴ（Modulation Doped Field Effect Tr
ansistor）等を作成するのに利用されている。ＨＥＭＴ
は、マイクロ波増幅器や高速集積回路などの分野で利用
されている。
することにより、つまり、ＡｌＧａＡｓ層に不純物を添
加することにより、２ＤＥＧは、１０6 ｃｍ2 ／Ｖs オ
ーダーの非常に高い移動度を示す。２ＤＥＧは、ＨＥＭ
Ｔ、ＭＯＤＦＥＴ（Modulation Doped Field Effect Tr
ansistor）等を作成するのに利用されている。ＨＥＭＴ
は、マイクロ波増幅器や高速集積回路などの分野で利用
されている。
【０００４】通常の電界効果トランジスタでは、チャネ
ルの導電率Ｇは、チャネル内のキャリア密度Ｎの変化量
ＷＮの影響を受ける。このため、通常のＭＯＳトランジ
スタでは、高速度（〜２×１０7 ｃｍ／ｓ）電子を利用
しても、電子が０．２μｍの長さのチャネルを１ピコ秒
で走行するのが動作速度の限界である。
ルの導電率Ｇは、チャネル内のキャリア密度Ｎの変化量
ＷＮの影響を受ける。このため、通常のＭＯＳトランジ
スタでは、高速度（〜２×１０7 ｃｍ／ｓ）電子を利用
しても、電子が０．２μｍの長さのチャネルを１ピコ秒
で走行するのが動作速度の限界である。
【０００５】図１は、代表的なＨＥＭＴ構造を示してい
る。このＨＥＭＴ構造は、アンドープＧａＡｓ活性層３
と、その上に順次設けられているアンドープＡｌＧａＡ
ｓスペーサ層５（例えば、厚みが２０ｎｍ）、ｎ型Ａｌ
ＧａＡｓバリア層７（例えば、不純物濃度が１×１０18
ｃｍ-3程度、厚みが４０ｎｍ）、およびアンドープＧａ
Ａｓキャップ層９（例えば、厚みが１０ｎｍ）で構成さ
れている。
る。このＨＥＭＴ構造は、アンドープＧａＡｓ活性層３
と、その上に順次設けられているアンドープＡｌＧａＡ
ｓスペーサ層５（例えば、厚みが２０ｎｍ）、ｎ型Ａｌ
ＧａＡｓバリア層７（例えば、不純物濃度が１×１０18
ｃｍ-3程度、厚みが４０ｎｍ）、およびアンドープＧａ
Ａｓキャップ層９（例えば、厚みが１０ｎｍ）で構成さ
れている。
【０００６】図２は、図１のＨＥＭＴのエネルギーバン
ドを示す図である。電子は、ｎ型ＡｌＧａＡｓバリア層
７から、アンドープＡｌＧａＡｓスペーサ層５とアンド
ープＧａＡｓ活性層３との界面１１に流れ、２ＤＥＧ１
５が閉じ込められている界面に隣接する活性層３にチャ
ンネル１３を形成する。
ドを示す図である。電子は、ｎ型ＡｌＧａＡｓバリア層
７から、アンドープＡｌＧａＡｓスペーサ層５とアンド
ープＧａＡｓ活性層３との界面１１に流れ、２ＤＥＧ１
５が閉じ込められている界面に隣接する活性層３にチャ
ンネル１３を形成する。
【０００７】しかしながら、キャリアはこれらの層に対
して垂直に移動可能であるので、ソース１７、ドレイン
１９との間には電流が流れることができる。ソース１
７、ドレイン１９は離間して配設され、それぞれ、埋込
み活性層内の２ＤＥＧのオーミックコンタクト領域２
１，２３にコンタクトしている。
して垂直に移動可能であるので、ソース１７、ドレイン
１９との間には電流が流れることができる。ソース１
７、ドレイン１９は離間して配設され、それぞれ、埋込
み活性層内の２ＤＥＧのオーミックコンタクト領域２
１，２３にコンタクトしている。
【０００８】キャップ層９上のゲート電極２５は、キャ
リア数を変えることにより、ソース・ドレイン間に流れ
る電流を切り替る。電子は、チャネルのポテンシャル井
戸のサブバンドを占有することができるが、しかし、も
し、キャリア濃度が十分に小さい場合には、基底状態の
みを占有する。キャリア密度は表面に形成されるショッ
トキーバリアによって変わる。
リア数を変えることにより、ソース・ドレイン間に流れ
る電流を切り替る。電子は、チャネルのポテンシャル井
戸のサブバンドを占有することができるが、しかし、も
し、キャリア濃度が十分に小さい場合には、基底状態の
みを占有する。キャリア密度は表面に形成されるショッ
トキーバリアによって変わる。
【０００９】あいにく、２ＤＥＧを閉じ込めるためのポ
テンシャル井戸を形成するのに必要な界面での急激なエ
ネルギーレベルの変化は、ソース、ドレインに対するオ
ーミックコンタクトの形成に際して大きな問題を引き起
こす。
テンシャル井戸を形成するのに必要な界面での急激なエ
ネルギーレベルの変化は、ソース、ドレインに対するオ
ーミックコンタクトの形成に際して大きな問題を引き起
こす。
【００１０】ＧａＡｓ表面での局在化した高密度の状態
により、フェルミレベルは、（１１０）ファセットでＵ
ＨＶ亀裂が生じる以外の全ての条件下で、バンドギャッ
プの中心近くに固定される。この結果、不純物がドープ
されたサンプルの表面近傍が空乏化され、その空乏幅は
バルク材不純物濃度（bulk material doping concentra
tion）の逆平方根に依存する。また、上記ＧａＡｓ表面
の高状態密度により、ＧａＡｓと全ての金属との間のシ
ョットキーバリア高さは、ほとんど仕事関数の影響を受
けなくなる。したがって、金属の仕事関数の大きさと電
子親和力のそれとが同程度のオーダであっても、ｎ不純
物ＧａＡｓに対する金属コンタクトは非オーミックコン
タクト（電流と電圧との関係が非線形）となる。
により、フェルミレベルは、（１１０）ファセットでＵ
ＨＶ亀裂が生じる以外の全ての条件下で、バンドギャッ
プの中心近くに固定される。この結果、不純物がドープ
されたサンプルの表面近傍が空乏化され、その空乏幅は
バルク材不純物濃度（bulk material doping concentra
tion）の逆平方根に依存する。また、上記ＧａＡｓ表面
の高状態密度により、ＧａＡｓと全ての金属との間のシ
ョットキーバリア高さは、ほとんど仕事関数の影響を受
けなくなる。したがって、金属の仕事関数の大きさと電
子親和力のそれとが同程度のオーダであっても、ｎ不純
物ＧａＡｓに対する金属コンタクトは非オーミックコン
タクト（電流と電圧との関係が非線形）となる。
【００１１】ＧａＡｓ層とオーミックコンタクトを取る
方法としては、従来、主として二つのやりかたがあり、
一つは、コンタクト下部にドーパントを拡散する方法で
あり、もう一つは、コンタクト部とＧａＡｓとの間に、
伝導帯の近傍にフェルミレベルが固定されるような物質
位相（material phase）を形成する方法である。コンタ
クト下部の表面領域にＧｅ等のドーパントを高濃度に拡
散することにより、トンネリングルによる移動が主要な
移動機構になる程度に空乏深さが減少する。これによ
り、関心のある電流範囲にわたってオーミックコンタク
トが得られる。この効果を利用して実施されるコンタク
ト技術は、ＧｅＰｄ、ＧｅＡｇおよびＮｉＧｅＡｕ等数
多くある。
方法としては、従来、主として二つのやりかたがあり、
一つは、コンタクト下部にドーパントを拡散する方法で
あり、もう一つは、コンタクト部とＧａＡｓとの間に、
伝導帯の近傍にフェルミレベルが固定されるような物質
位相（material phase）を形成する方法である。コンタ
クト下部の表面領域にＧｅ等のドーパントを高濃度に拡
散することにより、トンネリングルによる移動が主要な
移動機構になる程度に空乏深さが減少する。これによ
り、関心のある電流範囲にわたってオーミックコンタク
トが得られる。この効果を利用して実施されるコンタク
ト技術は、ＧｅＰｄ、ＧｅＡｇおよびＮｉＧｅＡｕ等数
多くある。
【００１２】しかしながら、ＨＥＭＴ構造にオーミック
コンタクトを形成することは、その構造固有の埋設急激
接合（buried abrupt junction）、例えば、ＡｌＧａＡ
ｓ/ＧａＡｓのため、より複雑になる。このバリアは、
特に低温度下では、上記条件が満足されても、コンタク
ト部と２ＤＥＧとの間の電流の流れを非常に効果的に阻
止してしまう。
コンタクトを形成することは、その構造固有の埋設急激
接合（buried abrupt junction）、例えば、ＡｌＧａＡ
ｓ/ＧａＡｓのため、より複雑になる。このバリアは、
特に低温度下では、上記条件が満足されても、コンタク
ト部と２ＤＥＧとの間の電流の流れを非常に効果的に阻
止してしまう。
【００１３】図３は、オーミックコンタクト２１、２３
を形成するために、図１に示すＨＥＭＴ構造に対して従
来の高ドーパント拡散を単に実施した場合の効果を示す
エネルギー図である。金属コンタクトで発生するショッ
トキーバリアの効果がかなり緩和される一方、ＧａＡｓ
/ ＡｌＧａＡｓ界面はまだ伝導帯に対して高く険しいバ
リアをもたらす。
を形成するために、図１に示すＨＥＭＴ構造に対して従
来の高ドーパント拡散を単に実施した場合の効果を示す
エネルギー図である。金属コンタクトで発生するショッ
トキーバリアの効果がかなり緩和される一方、ＧａＡｓ
/ ＡｌＧａＡｓ界面はまだ伝導帯に対して高く険しいバ
リアをもたらす。
【００１４】更に、従来の方法によりヘテロ構造にオー
ミックコンタクトを達成するためには、通常の拡散温度
よりも高い温度を使用するか、通常の拡散ドーパントの
濃度より高いものを使用するかして、埋設界面を「鈍ら
せる」せなければならない。これにより、コンタクトが
深くなり、デバイスの中には期待通りの動作を阻止され
るものも出てくる。
ミックコンタクトを達成するためには、通常の拡散温度
よりも高い温度を使用するか、通常の拡散ドーパントの
濃度より高いものを使用するかして、埋設界面を「鈍ら
せる」せなければならない。これにより、コンタクトが
深くなり、デバイスの中には期待通りの動作を阻止され
るものも出てくる。
【００１５】そのようなデバイスの一つに、いわゆる、
速度変調トランジスタ（ＶＭＴ）がある。ＶＭＴは通常
のＨＥＭＴから派生したものである。ソース・ドレイン
間の電流の切り替は、キャリアの数を変えることではな
く、その移動度を変化させることにより行なう。ＶＭＴ
は、典型的には、活性層を間に挟んだ一対のバリア層を
有し、各バリア層にそれぞれゲート電極がある。これら
は通常フロントゲート（構造の上部）およびバックゲー
ト（基板側）という。
速度変調トランジスタ（ＶＭＴ）がある。ＶＭＴは通常
のＨＥＭＴから派生したものである。ソース・ドレイン
間の電流の切り替は、キャリアの数を変えることではな
く、その移動度を変化させることにより行なう。ＶＭＴ
は、典型的には、活性層を間に挟んだ一対のバリア層を
有し、各バリア層にそれぞれゲート電極がある。これら
は通常フロントゲート（構造の上部）およびバックゲー
ト（基板側）という。
【００１６】例えば、ＧｅＡｕコンタクトの場合、上記
従来方法では、バックゲートで電流が洩れやすくなる。
このことにより、ドーパントが逆ヘテロ界面（inverted
hetero-interface ）を越えて拡散するのを防止するこ
とが重要な課題となる。
従来方法では、バックゲートで電流が洩れやすくなる。
このことにより、ドーパントが逆ヘテロ界面（inverted
hetero-interface ）を越えて拡散するのを防止するこ
とが重要な課題となる。
【００１７】
【発明が解決しようとする課題】上述の如く、ＧａＡｓ
層とオーミックコンタクトを取る従来の方法は、ＨＥＭ
Ｔ等のヘテロ接合半導体装置には有効ではないという問
題があった。本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ヘテロ接合半導体装置
の埋込み層に対して浅いオーミックコンタクトを取るこ
とができるヘテロ接合半導体装置の製造方法およびこの
製造方法により得られるヘテロ接合半導体装置を提供す
ることにある。
層とオーミックコンタクトを取る従来の方法は、ＨＥＭ
Ｔ等のヘテロ接合半導体装置には有効ではないという問
題があった。本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ヘテロ接合半導体装置
の埋込み層に対して浅いオーミックコンタクトを取るこ
とができるヘテロ接合半導体装置の製造方法およびこの
製造方法により得られるヘテロ接合半導体装置を提供す
ることにある。
【００１８】
【課題を解決するための手段】本発明者等は、上記課題
を解決する浅いオーミックコンタクト形成方法を見出し
た。すなわち、本発明のヘテロ接合半導体装置の製造方
法（請求項１）は、ヘテロ構造の一部を構成し、且つ前
記ヘテロ構造の隣接層とともに、急激なエネルギーバリ
アをもたらす界面を形成する埋込み層に対する浅いオー
ミックコンタクトを形成する工程を有するヘテロ接合半
導体装置の製造方法において、（ｉ）前記ヘテロ構造の
領域をエッチングして、前記埋込み層を露出させる工程
と、（ii）前記埋込み層にコンタクト材料を被着する工
程と、(iii) アニールにより、前記埋込み層に対するオ
ーミックコンタクトを形成する工程とを有することを特
徴とする。
を解決する浅いオーミックコンタクト形成方法を見出し
た。すなわち、本発明のヘテロ接合半導体装置の製造方
法（請求項１）は、ヘテロ構造の一部を構成し、且つ前
記ヘテロ構造の隣接層とともに、急激なエネルギーバリ
アをもたらす界面を形成する埋込み層に対する浅いオー
ミックコンタクトを形成する工程を有するヘテロ接合半
導体装置の製造方法において、（ｉ）前記ヘテロ構造の
領域をエッチングして、前記埋込み層を露出させる工程
と、（ii）前記埋込み層にコンタクト材料を被着する工
程と、(iii) アニールにより、前記埋込み層に対するオ
ーミックコンタクトを形成する工程とを有することを特
徴とする。
【００１９】ここで、例えば、前記埋込み層はＧａＡｓ
からなり、隣接するＡｌＧａＡｓ層と前記界面を形成す
る。また、前記ヘテロ構造は例えばＨＥＭＴ構造であ
る。
からなり、隣接するＡｌＧａＡｓ層と前記界面を形成す
る。また、前記ヘテロ構造は例えばＨＥＭＴ構造であ
る。
【００２０】また、上記製造方法を発展することによ
り、つまり、工程（ｉ）において複数の領域を異なる深
さまでエッチングして、異なる深さの複数の埋込み層に
対して選択的にオーミックコンタクを取ることが可能と
なる。
り、つまり、工程（ｉ）において複数の領域を異なる深
さまでエッチングして、異なる深さの複数の埋込み層に
対して選択的にオーミックコンタクを取ることが可能と
なる。
【００２１】本発明のヘテロ接合半導体装置（請求項
７）は、埋込み層と、この埋込み層との界面を規定する
ヘテロ構造の隣接層と、前記ヘテロ構造に設けられ、前
記埋込み層まで達する開口部と、前記開口部に重なり、
前記埋込み層とオーミックコンタクトを形成するコンタ
クト材料とを備えたことを特徴とする。
７）は、埋込み層と、この埋込み層との界面を規定する
ヘテロ構造の隣接層と、前記ヘテロ構造に設けられ、前
記埋込み層まで達する開口部と、前記開口部に重なり、
前記埋込み層とオーミックコンタクトを形成するコンタ
クト材料とを備えたことを特徴とする。
【００２２】本発明は、特に、ＨＥＭＴ構造またはＶＭ
Ｔ構造にオーミックコンタクトを形成するのに便利であ
る。ＨＥＭＴ構造またはＶＭＴ構造の場合、“浅い”オ
ーミックコンタクトとは、関心のある活性層、つまり、
２ＤＥＧまで下方に延びており、しかも、実質的にそれ
を越えないようなものを意味する。
Ｔ構造にオーミックコンタクトを形成するのに便利であ
る。ＨＥＭＴ構造またはＶＭＴ構造の場合、“浅い”オ
ーミックコンタクトとは、関心のある活性層、つまり、
２ＤＥＧまで下方に延びており、しかも、実質的にそれ
を越えないようなものを意味する。
【００２３】使用されるコンタクト材料は、ＧａＡｓお
よびその他の半導体材料に対してオーミックコンタクト
を形成するのに使用されている従来のどんな材料でも良
い。低温度で動作するようなデバイスでは、必要条件で
はないが、ＧｅＰｄが非常に好ましく、ＮｉＩｎＷ、Ｇ
ｅＩｎＷ、ＧｅＰｄ、ＮｉＧｅＡｓ、ＧｅＡｇ等の通常
の組み合わせでも良い。
よびその他の半導体材料に対してオーミックコンタクト
を形成するのに使用されている従来のどんな材料でも良
い。低温度で動作するようなデバイスでは、必要条件で
はないが、ＧｅＰｄが非常に好ましく、ＮｉＩｎＷ、Ｇ
ｅＩｎＷ、ＧｅＰｄ、ＮｉＧｅＡｓ、ＧｅＡｇ等の通常
の組み合わせでも良い。
【００２４】周知のとおり、例えばＧｅＰｄが例えばｎ
+ 型ＧａＡｓとオーミックコンタクトを形成するために
使用される場合は、余分なＧｅはＰｄ層の上層として使
用される。アニールにより、これら２つの元素は混ざり
合い、余分なＧｅはウェハに拡散し、いくつかの結晶サ
イトからＧａに置換される。第１に、このＧａの一部は
Ｐｄと反応して空いた結晶サイトを残し、その後、Ｇｅ
がＰｄと反応する。最後に、余分なＧｅが結晶構造に拡
散し、空いたＧａサイト（空いた結晶サイト）を占有す
る。
+ 型ＧａＡｓとオーミックコンタクトを形成するために
使用される場合は、余分なＧｅはＰｄ層の上層として使
用される。アニールにより、これら２つの元素は混ざり
合い、余分なＧｅはウェハに拡散し、いくつかの結晶サ
イトからＧａに置換される。第１に、このＧａの一部は
Ｐｄと反応して空いた結晶サイトを残し、その後、Ｇｅ
がＰｄと反応する。最後に、余分なＧｅが結晶構造に拡
散し、空いたＧａサイト（空いた結晶サイト）を占有す
る。
【００２５】ＧｅＰｄは本発明ではコンタクト材料とし
ては特に有効である。何故なら、ＧｅＰｄのＧａＡｓと
の拡散は、比較的低い温度、例えば、３００から４００
℃で起こるからである。本発明によれば、オーミックコ
ンタクトの形成のためにＧｅまたは同類の材料を上記構
造/ 開口部側に深さ例えば５ｎｍから２５ｎｍまで、典
型的には、１０ｎｍ程度まで拡散できる。
ては特に有効である。何故なら、ＧｅＰｄのＧａＡｓと
の拡散は、比較的低い温度、例えば、３００から４００
℃で起こるからである。本発明によれば、オーミックコ
ンタクトの形成のためにＧｅまたは同類の材料を上記構
造/ 開口部側に深さ例えば５ｎｍから２５ｎｍまで、典
型的には、１０ｎｍ程度まで拡散できる。
【００２６】必ずしも必要ではないが、エッチングされ
た開口部は界面下まで延びていると都合が良い。一般的
には、５ｎｍから２５ｎｍ、例えば、１０ｎｍ程度下ま
で延びていても良い。最小のエッチング深さは、トンネ
リング距離により決定され、典型的には、２ＤＥＧより
１０ｎｍ程浅いところである。実際上は、最大深さはこ
の２ＤＥＧの距離の２倍程度である。
た開口部は界面下まで延びていると都合が良い。一般的
には、５ｎｍから２５ｎｍ、例えば、１０ｎｍ程度下ま
で延びていても良い。最小のエッチング深さは、トンネ
リング距離により決定され、典型的には、２ＤＥＧより
１０ｎｍ程浅いところである。実際上は、最大深さはこ
の２ＤＥＧの距離の２倍程度である。
【００２７】異なる深さにある複数の埋込み層に選択的
にオーミックコンタクトを形成する場合には、例えば、
積層型デバイスを製造する場合には、深さの異なる複数
の開口部を各々対応するコンタクト層をエッチングして
開口しても良い。
にオーミックコンタクトを形成する場合には、例えば、
積層型デバイスを製造する場合には、深さの異なる複数
の開口部を各々対応するコンタクト層をエッチングして
開口しても良い。
【００２８】一般的には、本発明は、ＡｌＧａＡｓ／Ｇ
ａＡｓ系だけではなく、大きなバンド不連続を有する構
造全般、例えば、ＩｎＧａＡｓ／ＡｌＩｎＡｓやＩｎＧ
ａＡｓ／ＩｎＰ等に対して適用可能である。
ａＡｓ系だけではなく、大きなバンド不連続を有する構
造全般、例えば、ＩｎＧａＡｓ／ＡｌＩｎＡｓやＩｎＧ
ａＡｓ／ＩｎＰ等に対して適用可能である。
【００２９】
【作用】本発明等の研究によれば、本発明に従うことに
より、非常に浅いオーミックコンタクトの形成が可能と
なり、例えば、厚さ２０ｎｍのＡｌＧａＡｓバリアのみ
により分離されている他の層に接触することなく、２Ｄ
ＥＧとコンタクトを取れることが分かった。
より、非常に浅いオーミックコンタクトの形成が可能と
なり、例えば、厚さ２０ｎｍのＡｌＧａＡｓバリアのみ
により分離されている他の層に接触することなく、２Ｄ
ＥＧとコンタクトを取れることが分かった。
【００３０】
【実施例】以下、図面を参照しながら本発明の好ましい
実施例をより詳細に説明する。なお、図４、図５におい
て図１と対応する部分には図１と同一の参照符号を付し
てある。
実施例をより詳細に説明する。なお、図４、図５におい
て図１と対応する部分には図１と同一の参照符号を付し
てある。
【００３１】まず、図４に示すように、ＧａＡｓ活性層
３、ＡｌＧａＡｓスペーサ層５、ｎ型ＡｌＧａＡｓバリ
ア層７およびＧａＡｓキャップ層９からなるヘテロ構造
（ＶＭＴ構造）を通常の方法により成長させる。
３、ＡｌＧａＡｓスペーサ層５、ｎ型ＡｌＧａＡｓバリ
ア層７およびＧａＡｓキャップ層９からなるヘテロ構造
（ＶＭＴ構造）を通常の方法により成長させる。
【００３２】次に選択エッチングを行なうためにマスク
（図示せず）を用い、ヴィア（ｖｉａ）２７をヘテロ構
造にエッチィングにより形成する。このヴィア２７の底
部２９は界面１１より約１０ｎｍ下にある。
（図示せず）を用い、ヴィア（ｖｉａ）２７をヘテロ構
造にエッチィングにより形成する。このヴィア２７の底
部２９は界面１１より約１０ｎｍ下にある。
【００３３】次にＰｄ層、Ｐｄが過剰なＧｅ層（典型的
にはＧｅ：Ｐｄ＝１：１．５）を５０ｎｍ程度の厚みで
ヴィア２７内に形成する。図５に示すように、この層は
キャップ層９のエッチィングされていないリム３１に重
なっており、そして、この層を約３５０℃でアニールす
ることにより、オーミックコンタクト層３３が形成され
る。このオーミックコンタクト層３３はリム３１からヴ
ィア２７の底部２９まで延びている。
にはＧｅ：Ｐｄ＝１：１．５）を５０ｎｍ程度の厚みで
ヴィア２７内に形成する。図５に示すように、この層は
キャップ層９のエッチィングされていないリム３１に重
なっており、そして、この層を約３５０℃でアニールす
ることにより、オーミックコンタクト層３３が形成され
る。このオーミックコンタクト層３３はリム３１からヴ
ィア２７の底部２９まで延びている。
【００３４】上記アニール中において、Ｇｅは、ヴィア
２７の底部２９および側部３５を介して、点線３７で示
されるように、１０ｎｍ程度の深さまでに拡散する。参
照符号１５は、本実施例のデバイスの動作時における２
ＤＥＧの位置である、界面１１から約１ｎｍの深さを示
している。拡散したＧｅは、２ＤＥＧと同じ深さにあ
り、２ＤＥＧとともにオーミックコンタクトを形成して
いることが分かる。
２７の底部２９および側部３５を介して、点線３７で示
されるように、１０ｎｍ程度の深さまでに拡散する。参
照符号１５は、本実施例のデバイスの動作時における２
ＤＥＧの位置である、界面１１から約１ｎｍの深さを示
している。拡散したＧｅは、２ＤＥＧと同じ深さにあ
り、２ＤＥＧとともにオーミックコンタクトを形成して
いることが分かる。
【００３５】ゲート電極２５は、このオーミックコンタ
クトの形成後に形成する。隣接する界面での一つの２Ｄ
ＥＧのみまたは二つの２ＤＥＧに対して選択的にコンタ
クトを形成できることを実証するために、図１に示す一
般的なＨＥＭＴ構造における抵抗と印加電圧との関係を
評価した。このデバイスでは、第１の２ＤＥＧはこの構
造の上部表面の下７０ｎｍにあり、第２の２ＤＥＧは第
１の２ＤＥＧより４０ｎｍ下にあった。
クトの形成後に形成する。隣接する界面での一つの２Ｄ
ＥＧのみまたは二つの２ＤＥＧに対して選択的にコンタ
クトを形成できることを実証するために、図１に示す一
般的なＨＥＭＴ構造における抵抗と印加電圧との関係を
評価した。このデバイスでは、第１の２ＤＥＧはこの構
造の上部表面の下７０ｎｍにあり、第２の２ＤＥＧは第
１の２ＤＥＧより４０ｎｍ下にあった。
【００３６】この結果は図６に示されている。Ａ７００
（１）という曲線はヴィアが第１の２ＤＥＧ上約１０ｎ
ｍの深さまでエッチングされたデバイスを使って得られ
たものである。Ａ７００（４）という曲線はヴィアが第
２の２ＤＥＧの深さとほとんど同じ深さまでエッチング
されたデバイスのものである。後者の曲線の不連続性
は、第２（下側）の２ＤＥＧにオーミックコンタクトが
形成されたことを示している。
（１）という曲線はヴィアが第１の２ＤＥＧ上約１０ｎ
ｍの深さまでエッチングされたデバイスを使って得られ
たものである。Ａ７００（４）という曲線はヴィアが第
２の２ＤＥＧの深さとほとんど同じ深さまでエッチング
されたデバイスのものである。後者の曲線の不連続性
は、第２（下側）の２ＤＥＧにオーミックコンタクトが
形成されたことを示している。
【００３７】次に本発明の他の実施例について説明す
る。本実施例は、異なる深さのところにある複数の埋込
み層に対して選択的にオーミックコンタクトを取る方法
についてのものである。
る。本実施例は、異なる深さのところにある複数の埋込
み層に対して選択的にオーミックコンタクトを取る方法
についてのものである。
【００３８】本実施の場合、異なる深さの複数の２ＤＥ
Ｇは、異なる深さまでエッチングされた一連のヴィアに
より選択的にコンタクトされる。このような配置の一例
を図７に示す。
Ｇは、異なる深さまでエッチングされた一連のヴィアに
より選択的にコンタクトされる。このような配置の一例
を図７に示す。
【００３９】第１、第２および第３の２ＤＥＧは埋込み
層に形成され、且つこの順序でより深い位置に形成さ
れ、それぞれ、表面４７下の参照符号４１，４３，４５
で示されている。これらとコンタクトを取るために、３
個のヴィア４９，５１，５３が適切な深さにエッチング
により開口されている。ヴィア４９の深さは一番深く、
ヴィア５３の深さは一番浅く、そして、ヴィア５１の深
さはこれらの中間の深さである。
層に形成され、且つこの順序でより深い位置に形成さ
れ、それぞれ、表面４７下の参照符号４１，４３，４５
で示されている。これらとコンタクトを取るために、３
個のヴィア４９，５１，５３が適切な深さにエッチング
により開口されている。ヴィア４９の深さは一番深く、
ヴィア５３の深さは一番浅く、そして、ヴィア５１の深
さはこれらの中間の深さである。
【００４０】各ヴィア４９，５１，５３には、それぞ
れ、オーミックコンタクト層５５，５７，５９が設けら
れており、これらオーミックコンタクト層５５，５７，
５９は、図４および図５に示した実施例のオーミックコ
ンタクト層３３と同様に、それぞれ、対応するヴィア４
９，５１，５３の底部まで延びている。三つのオーミッ
クコンタクト層５３，５７，５９は、それぞれ、異なる
深さのヴィアを介して、第１、第２および第３の２ＤＥ
Ｇ４１，４３，４５にコンタクトする。
れ、オーミックコンタクト層５５，５７，５９が設けら
れており、これらオーミックコンタクト層５５，５７，
５９は、図４および図５に示した実施例のオーミックコ
ンタクト層３３と同様に、それぞれ、対応するヴィア４
９，５１，５３の底部まで延びている。三つのオーミッ
クコンタクト層５３，５７，５９は、それぞれ、異なる
深さのヴィアを介して、第１、第２および第３の２ＤＥ
Ｇ４１，４３，４５にコンタクトする。
【００４１】このようなシステムは二つまたはそれ以上
の埋込み層に選択的にコンタクトを取るのに使用され、
垂直積載デバイス（vertical stacking of devices）の
実現が可能となる。また、このような形状(arrangemen
t) のエッチングによれば、非金属化部分が導電層を空
乏化することにも供されるので、隣接する層がオーミッ
クコンタクトにより短絡することを確実に防止できる。
なお、本発明は、上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施で
きる。
の埋込み層に選択的にコンタクトを取るのに使用され、
垂直積載デバイス（vertical stacking of devices）の
実現が可能となる。また、このような形状(arrangemen
t) のエッチングによれば、非金属化部分が導電層を空
乏化することにも供されるので、隣接する層がオーミッ
クコンタクトにより短絡することを確実に防止できる。
なお、本発明は、上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施で
きる。
【００４２】
【発明の効果】以上詳述したように本発明によれば、埋
込み層に対して浅いオーミックコンタクトを有するヘテ
ロ接合半導体装置が得られるようになる。
込み層に対して浅いオーミックコンタクトを有するヘテ
ロ接合半導体装置が得られるようになる。
【図１】従来のＨＥＭＴ構造を示す断面図
【図２】図１のＨＥＭＴのエネルギーバンドを示す図
【図３】組成物混合無しの高ドーパントを拡散した場合
の図１のＨＥＭＴのエネルギーバンドを示す図
の図１のＨＥＭＴのエネルギーバンドを示す図
【図４】本発明の一実施例に係るオーミックコンタクト
の形成方法の前半の工程を示す断面図
の形成方法の前半の工程を示す断面図
【図５】本発明の一実施例に係るオーミックコンタクト
の形成方法の後半の工程を示す断面図
の形成方法の後半の工程を示す断面図
【図６】抵抗と電圧との関係を示す特性図
【図７】本発明の他の実施例に係るオーミックコンタク
トの構造を示す断面図
トの構造を示す断面図
３…アンドープＧａＡｓ活性層、５…アンドープＡｌＧ
ａＡｓスペーサ層、７…ｎ型ＡｌＧａＡｓバリア層、９
…アンドープＧａＡｓキャップ層、１１…界面、１５…
２ＤＥＧ、２５…ゲート電極、２９…ヴィアの底部、３
１…キャップ層のリム、３３…オーミックコンタクト
層、３５…ヴィアの側部、３７…拡散したＧｅ
ａＡｓスペーサ層、７…ｎ型ＡｌＧａＡｓバリア層、９
…アンドープＧａＡｓキャップ層、１１…界面、１５…
２ＤＥＧ、２５…ゲート電極、２９…ヴィアの底部、３
１…キャップ層のリム、３３…オーミックコンタクト
層、３５…ヴィアの側部、３７…拡散したＧｅ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/43 29/80 7376−4Ｍ Ｈ０１Ｌ 29/80 Ａ (72)発明者 ジェルミー・ヘンリー・バローズ イギリス国，シービー４・４ダブリュイ ー，ケンブリッジ，ミルトン・ロード，ケ ンブリッジ・サイエンス・パーク 260, トーシバ・ケンブリッジ・リサーチ・セン ター・リミテッド内
Claims (9)
- 【請求項１】ヘテロ構造の一部を構成し、且つ前記ヘテ
ロ構造の隣接層とともに、急激なエネルギーバリアをも
たらす界面を形成する埋込み層に対する浅いオーミック
コンタクトを形成する工程を有するヘテロ接合半導体装
置の製造方法において、 （ｉ）前記ヘテロ構造の領域をエッチングして、前記埋
込み層を露出させる工程と、 （ii）前記埋込み層にコンタクト材料を被着する工程
と、 (iii) アニールにより、前記埋込み層に対するオーミッ
クコンタクトを形成する工程とを有することを特徴とす
るヘテロ接合半導体装置の製造方法。 - 【請求項２】前記エッチング工程は、前記埋込み層を前
記界面を越えてエッチングすることを特徴とする請求項
１に記載のヘテロ接合半導体装置の製造方法。 - 【請求項３】前記コンタクト材料はＧｅＰｄであること
を特徴とする請求項１または請求項２に記載のヘテロ接
合半導体装置の製造方法。 - 【請求項４】埋込み層と、 この埋込み層との界面を規定するヘテロ構造の隣接層
と、 前記ヘテロ構造に設けられ、前記埋込み層まで達する開
口部と、 前記開口部に重なり、前記埋込み層とオーミックコンタ
クトを形成するコンタクト材料とを具備してなることを
ヘテロ接合半導体装置。 - 【請求項５】前記開口部は、前記界面の下まで延びてい
ることを特徴とする請求項４に記載のヘテロ接合半導体
装置。 - 【請求項６】前記埋込み層はＧａＡｓからなり、且つ前
記埋込み層は隣接するＡｌＧａＡｓ層と前記界面を形成
することを特徴とする請求項４または請求項５に記載の
ヘテロ接合半導体装置。 - 【請求項７】前記コンタクト材料は、ＧｅＰｄであるこ
とを特徴とする請求項４〜請求項６のいずれかに記載の
ヘテロ接合半導体装置。 - 【請求項８】前記ヘテロ構造は、ＨＥＭＴ構造であるこ
とを特徴とする請求項４〜請求項７のいずれかに記載の
ヘテロ接合半導体装置。 - 【請求項９】異なる深さのところにある複数の埋込み層
に対して選択的にオーミックコンタクトを取るための異
なる深さの複数の開口部を有することを特徴とする請求
項４〜請求項８のいずれかに記載のヘテロ接合半導体装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9313876;6 | 1993-07-05 | ||
| GB9313876A GB2279806B (en) | 1993-07-05 | 1993-07-05 | Semiconductor device and method of making same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142706A true JPH07142706A (ja) | 1995-06-02 |
Family
ID=10738322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15378494A Pending JPH07142706A (ja) | 1993-07-05 | 1994-07-05 | ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07142706A (ja) |
| GB (1) | GB2279806B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007329350A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008227014A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置及びその製造方法 |
| JP2011211239A (ja) * | 2011-07-25 | 2011-10-20 | Panasonic Corp | 半導体装置 |
| JP2011228720A (ja) * | 2011-05-30 | 2011-11-10 | Panasonic Corp | 半導体装置 |
| WO2023189048A1 (ja) * | 2022-03-29 | 2023-10-05 | ローム株式会社 | 窒化物半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4389935B2 (ja) * | 2004-09-30 | 2009-12-24 | サンケン電気株式会社 | 半導体装置 |
| US8035927B2 (en) | 2008-01-28 | 2011-10-11 | Hitachi Global Storage Technologies Netherlands B.V. | EMR magnetic sensor having its active quantum well layer extending beyond an over-lying semiconductor layer end with tab and lead structure for improved electrical contact |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176772A (en) * | 1981-04-23 | 1982-10-30 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| US4558337A (en) * | 1984-05-30 | 1985-12-10 | Texas Instruments Inc. | Multiple high electron mobility transistor structures without inverted heterojunctions |
| NL8500218A (nl) * | 1985-01-28 | 1986-08-18 | Philips Nv | Halfgeleiderinrichting met tweedimensionaal ladingsdragergas. |
-
1993
- 1993-07-05 GB GB9313876A patent/GB2279806B/en not_active Expired - Fee Related
-
1994
- 1994-07-05 JP JP15378494A patent/JPH07142706A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007329350A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008227014A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置及びその製造方法 |
| JP2011228720A (ja) * | 2011-05-30 | 2011-11-10 | Panasonic Corp | 半導体装置 |
| JP2011211239A (ja) * | 2011-07-25 | 2011-10-20 | Panasonic Corp | 半導体装置 |
| WO2023189048A1 (ja) * | 2022-03-29 | 2023-10-05 | ローム株式会社 | 窒化物半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2279806B (en) | 1997-05-21 |
| GB2279806A (en) | 1995-01-11 |
| GB9313876D0 (en) | 1993-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777278B2 (en) | Methods of fabricating aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment | |
| EP0114962A2 (en) | Double heterojunction field effect transistors | |
| JPH0435904B2 (ja) | ||
| JPH05275463A (ja) | 半導体装置 | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JP3377022B2 (ja) | ヘテロ接合型電界効果トランジスタの製造方法 | |
| US5448086A (en) | Field effect transistor | |
| JPH07142706A (ja) | ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 | |
| JP2001085671A (ja) | 電界効果型半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US5489785A (en) | Band-to-band resonant tunneling transistor | |
| CA2225844C (en) | Field effect transistor | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| EP1083608B1 (en) | Field-effect semiconductor device | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JPS60136380A (ja) | 半導体装置 | |
| JPH07297408A (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0261149B2 (ja) | ||
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| GB2262385A (en) | Velocity modulation transistor | |
| JPS6255316B2 (ja) |