JPH01130566A - エミツタ‐ベース複合体の製法 - Google Patents

エミツタ‐ベース複合体の製法

Info

Publication number
JPH01130566A
JPH01130566A JP63265236A JP26523688A JPH01130566A JP H01130566 A JPH01130566 A JP H01130566A JP 63265236 A JP63265236 A JP 63265236A JP 26523688 A JP26523688 A JP 26523688A JP H01130566 A JPH01130566 A JP H01130566A
Authority
JP
Japan
Prior art keywords
layer
base
emitter
metallization
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63265236A
Other languages
English (en)
Other versions
JP2606805B2 (ja
Inventor
Hans-Peter Zwicknagl
ハンスペーター、ツウイツクナグル
Josef Dr Willer
ヨーゼフ、ウイラー
Helmut Tews
ヘルムート、テウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH01130566A publication Critical patent/JPH01130566A/ja
Application granted granted Critical
Publication of JP2606805B2 publication Critical patent/JP2606805B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 ヘテロバイポーラ・トランジスタを製造する場合、一般
にはまずエミッターベース複合体を製造する。このため
に基板に種々の異なってドープされた半導体材料からな
る成層を施す、一般にこれらの層の最上層はエミッタの
導電形にドープされており、相応する接触部を備えてい
る。ベースを形成するためにドープされた半導体層は若
干深いところにあり、また接触化のために露出されてい
なければならない、これは例えばその上に存在する逆ド
ープされた層を局部的にエツチング及び再ドープするこ
とにより行うことができる。この種のエミッターベース
複合体の電気的特性を最適化するには、ベースとエミッ
タとの間の距離を該領域を短絡することなしに、できる
だけ小さく保つことが必要である。幾何学的寸法が極め
て小さいことから、最近ではへテロバイポーラ・トラン
ジスタに関して種々の自己調整可能の製造方法が提案さ
れている。
チャング（Ｍ、　Ｆ、　Ｃｈａｎｇ　）その他による刊
行物ｒＧａＡｓ／　（ＧａＡ１）Ａｓ　・ヘテロジャン
クシラン・バイポーラ・トランジスターズ・ユージング
・ア・セルフ−アラインド・サブスティテユーショナル
・エミッタ・プロセスＪ　　（ＣａＡｓ／　−（Ｇ　ａ
　Ａ　ｌ　）　Ａ　ｓ　　Ｈｅｔｅｒｏｊｕｎｃｔｉｏ
ｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒｓ　ｔｌｓ
ｉｎｇ　ａ　５ｅｌｆ−Ａｌｉｇｎｅｄ　５ｕｂｓｔｉ
ｔｕｔｉｏｎａｌＥ＋＋＋１ｔｔｅｒ　Ｐｒｏｃｅｓｓ
　（Ｉ　Ｅ　ＥＥエレクトロン・デバイス・レターズ（
Ｉ　Ｅ　Ｅ　Ｅ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌ
ｅｔｔｅｒｓ　　ＥＤＬ−７，８〜１０　（１９８６年
））では、フォトマスク層はエミッタ領域を限定するた
めに使用され、またベース領域をエツチング及び引続き
ドープするためのマスクとして使用され　ている。この
埋込み工程は、上面層がベース伝導のためにドープされ
た層までは完全にエツチングされないことから必要であ
る。この付加的に施されたドープを引続き回復処理し、
スペーサを形成するために誘電体を施す、このスペーサ
はエミッタ及びベースの別々の金属化を行うのに役立つ
。
イシイ（Ｉｓｈｉｉ）その他による刊行物「ハイ−テン
ベラチャー・ステーブル　Ｗｓ　Ｓ　ｉ　ｓ　／　Ｉ　
ｎｏ、ｓｓＧ　ａ　ｏ、　ａｑＡ　Ｓ・オーミック・コ
ンタクツ・ツー・ＧａＡｓ・フォア・セルフ−アライン
ド・ＨＢＴｓ　ｊ（Ｈｉｇｈ−Ｔｅ＋＊ｐｅｒａｔｕｒ
ｅ　５ｔａｂｌｅ　Ｗ５　Ｓ　ｉ　ｓ　／　１ｎｅ、ｓ
ｓＧ　ａ　ｏ、ａ）Ａ　ｓ　　Ｏｈｍｉｃ　　Ｃｏｎｔ
ａｃｔｓ　　ｔｏ　　　Ｇ　ａ　Ａｓ　ｆｏｒ　Ｓｅｌ
ｆ−Ａｌｉｇｎｅｄ　ＨＢ　Ｔ　ｓ　）、Ｉ　ＥＤＭ８
６、第２７４〜２７７頁にはへテロバイポーラ・トラン
ジスタを製造するための自己調整工程が記載されており
、この場合ＷＳｉ、からなるエミッタ金属化部は、エミ
ッタの導電形にドープされた上部半導体層のエツチング
用並びにベース領域の最上層をドープするためなお必要
な注入用マスクとして使用されている。引続き短時間の
処理でこの付加的ドープを回復し、エミッタ金属化部を
合金化する。次いでベース金属化部を施す。
チワリ（Ｓ、　Ｔｉｗａｒｉ）の刊行物ｒＧａＡＩＡｓ
／ＧａＡｓヘテロストラクチャー・バイポーラ・トラン
ジスタ：エクスペリメント・アンド・セオリＪ　　（Ｇ
　ａ　Ａ　Ｉ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ　［１ｅｔ
ｅｒｏｓｔｒｕｃｔｕｒｅＢｉｐｏｌａｒ　Ｔｒａｎｓ
ｉｓｔｏｒｓ　　：　Ｅｘｐｅｒｉｍｅｎｔ　ａｎｄ　
Ｔｈｅｏｒｙ）、Ｉ　ＥＤＭ８６、第２．６２〜２６５
頁には、ＧａＡＳをベースとするヘテロバイポーラ・ト
ランジスタの製法が記載されており、この場合ベース・
エミッタ複合体は自己調整可能に構成されている。
更にこの製法はプレーナ構造体を提供する。この方法で
はベース・エミッタ領域をまずメサ型として構成する。
この垂直な側壁をＲＩＢによりＧａＡｓ接続層から製造
し、その露出面上に窒化ケイ素層を析出させる。この耐
高熱性のオームエミッタ接触はｎ′″　ドープされたＩ
ｎＡｓ層をベースどする。オーム接触を形成するため、
この層にケイ化タングステンフィルムを析出させる。次
いでこの施されたエミッタ接触でベース領域のｐ゛埋込
部を、８００／９００℃の温度で５秒よりも短い短時間
回復により回復する。この著者の指摘によれば、接触抵
抗は２ＸｌＯ−’Ω×ｃＩＩ！以下である。
〔発明が解決しようとする課題〕
本発明の課題は、特にＧａＡｓをベースとするヘテロバ
イポーラ・トランジスタ用の自己調整されたプレーナ・
エミッターベース複合体の製法を提案することにある。
〔課題を解決するための手段〕
この課題は本発明による方法では、 第１工程で、その上に成長した半導体層構造を有する基
板から出発してこの半導体層の最上面に全面的に不活性
化層を析出させ、 第２工程で、ベースを限定するための開口を有する第１
のマスク層を施し、 更に次の２工程で、まず不活性化層を通って少なくとも
、ベースの導電形にドープされた半導体層まで、ベース
の導電形ドーピングの注入を行ってベース注入層を形成
させ、 次にベースを限定するために用いられる第１マスク層の
開口部によって占められる領域内で、不活性化層及び最
上部の半導体層を腐食除去し、第５工程で、ベース金属
化部としての第１成分と第１マスク層上の第２成分とか
らなる第１金属層を施し、 これらの第１金属層に対して耐高熱性の金属を使用し、
これによりベース金属化部がドーピングを回復するため
の次の熱処理サイクルによって損なわれないようにし、 第６工程で、ベース金ｘ化部上の第１成分及び第１金属
層の第２成分上の第２成分とからなる第１誘電体層を析
出させ、 第７工程で、引上げ技術により、第１金属層の第２成分
と第１誘電体層の第２成分とを有する第１マスク層を除
去し、 第８工程で、注入されたドーピングの回復とベース金属
化部の合金化とを同時に行う温度−時間サイクルを実施
し、 第９工程で、第２の誘電体層を等方性に析出させ、 第１０工程で、異方性エツチングによりこの第２の誘電
体層及び不活性化層を、ベース金属化部の両側面を完全
に被覆するスペーサのみが残るように腐食除去し、 第１１工程で、エミッタを限定するための第２マスク層
を施し、 第１２工程で、エミッタ金属化部としての第１成分と第
２マスク層上の第２成分とからなる第２金属層を施し、 第１３工程で、エミッタ金属化部上の第１成分と第２金
属層の第２成分上の第２成分とからなる第３の誘電体層
を施し、 第１４工程で、引上げ技術で第２金属層の第２成分と第
３誘電体層の２成分とを有する第２マスク層を除去し、 第１５工程で、エミッタ金属化部を合金化し、第１６工
程で、最上部の半導体層の露出成分を腐食除去し、 第１７工程で、表面のベース及びエミッタによって占め
られた領域以外に存在する半導体層構造の成分を、基板
と反対側でベースの導電形にドープされた半導体層まで
、絶縁注入により絶縁性にする 各処理工程によって解決される。
〔実施例〕
次に第１図ないし第１Ｌ図に基づき本発明による製法を
詳述する。
本発明による製法を以下にＧａＡｓをベースとするトラ
ンジスタにつき説明する。各処理工程は他の材料組成、
他の層構造及び異なる型状のへテロバイポーラ・トラン
ジスタの製造に直接転用することができる。トランジス
タ製造分野の当業者にとっては、この種の方法変更は容
易に実施することができる。従って次に記載する実施例
は比較的簡単な説明によって具体的に把握できるが、こ
れは本発明方法の使用分野を限定するものではない。
■−ｖ族半導体材料、例えば半絶縁性のヒ化カリウムか
らなる基板１に、ヘテロバイポーラ・トランジスタの製
造にとって通常用いられる半導体材料からなる層を施す
。ＧａＡｓからなる基板１上にｎ導電形にドープされた
ＧａＡｓからなる第１の半導体層２、ｐｉ＆１！形にド
ープされたＧａＡＳからなる第２の半導体層３、ｎ導電
形にドープされたＡｌＧａＡｓからなる第３の半導体層
４、ｎ導電形にドープされたＧａＡｓからなる第４の半
導体層５及び高度にｎ導電形にドープされたＧａＡｓか
らなる第５の半導体層６を成長させる。
これらの層を誘電体層例えばＳｉ３Ｎ４からなる約１５
０ｎｍの厚いパッシベーション層７で被覆する。第２工
程で、ベースを限定するための開口を有する第１マスク
層２０、例えばフォトレジストマスクを施す。第３工程
で、第１マスクＮ２０の開口及びパッシベーション層７
を通って、少なくともｎ導電形にドープされたＧａＡｓ
からなる第２半導体層３まで、ｐ−ドーピングａによる
注入処理を行って、ベース注入層１１を形成させる。
第１図はこの第３処理工程後におけるエミッターベース
複合体の横断面を示すものである。
第４工程で、第１マスク層２０によって覆われていない
領域内でパッシベーション層７及び最上部の半導体層６
を腐食除去する。この第４工程は、適当な手段により必
要とされるドーピングプロフィルが得られる場合には第
３工程の前に行うこともできる。
第５工程で、一般に多層よりなる第１金属層８．１８を
施す。この金属層の第１成分８はベース金属化部を形成
する。第１金ｉ層の第２成分１８は第１マスクＮ２０上
に存在する。この第１金属層８．１８に関しては、ｎ導
電形にドープされた半導体材料上の耐高熱性金属化部を
使用する。これは例えばまずチタン、次いで白金及び第
３金属として同様にチタン或は金を使用することよりな
る。
５層からなる金属化部は順次チタン、白金、金、チタン
及び白金からなる。この場合重要なことは、この金属化
部が次のベース注入部１１を回復するための温度−時間
サイクルに耐え、トランジスタの作動のための接触抵抗
が十分に低いことである。
次いで第６工程で例えば５ｉｆｔからなる第１誘電体層
９．１９を約２００ｎｍの厚さで析出させる。第１誘電
体層の第１成分９はベース金属化部８上に存在し、第１
誘電体屡の第２成分１９は第１金属層の第２成分１日上
に存在する。
第２図はこの第６処理工程後のエミッターベース複合体
の横断面を示すものである。
第７工程で第１マスク層２０を、第１金属層の第２成分
１８及びこの上に存在する第１誘電体層の第２成分１９
と一緒に除去（ｌｉｆｔ　ｏｎ）する。
第３図はこの第７処理工程後のエミッターベース複合体
の横断面を示すものである。
第８工程で注入されたドーピングの回復を温度−時間サ
イクルにより行うが、この処理で同時にベース金属化部
８を合金化する。上記の各金属化部で短時間回復処理を
行うこうができるが、この回復は温度８５０〜９００°
Ｃ及び時間２〜３秒で実施する。この製法の他の実施態
様は、その周りに存在するｎ導電形にドープされた各層
からベース領域１２を絶縁するための絶縁注入部１０を
回復工程（第８工程）の前又は後に施すことである。
第９工程で、全面的にか又は少なくとも形成すべきベー
ス領域を被覆するため、次のスペーサ構成に十分な厚さ
の層を生じる０例えば窒化ケイ素からなる第２誘電体層
２９を等方性に析出させる。
第４図はこの第９処理工程後のエミッターベース複合体
の横断面を示すものである。
第１０工程で、異方性エツチングによりこの第２誘電体
層２９及びパッシベーション層７を、ベース令頁域１２
上に施されたベース金属化部８の両側及び第１誘電体層
の第１成分９を覆うスペーサ１４が残るように腐食除去
し、その際特にベース金属化部８の両側は完全に絶縁し
て被覆される。
第５図は第１０処理工程後のエミッターベース複合体の
横断面を示すものである。
第１１工程で、エミッタを限定するための開口部を有す
るフォトレジストマスクであってよい第２マスク１１！
２１を施し、その後第１２工程でエミッタ金属化部１５
としての第１成分、及び第２マスクＮ２１上に析出され
た第ゼ成分２５とを有する第２金属層を施す、第１３工
程でエミンタ金属化部１５上の第１成分１６、及び第２
マスク層２１上に存在する、第２金属層の第２成分２５
上の第２成分２６を有する第３誘電体層を施す。
第６図はこの第１３処理工程後のエミッターベース複合
体の横断面を示すものである。
第１４工程で第２マスク層２１を、この上に存在する第
２金属層の第２成分２５及び第３誘電体層の第２成分２
６と一緒に除去（ｌｉｆｔ　ｏｆｆ）する。
第７図はこの第１４処理工程後におけるエミッターベー
ス複合体の横断面を示すものである。
第１５工程でエミッタ金属化部１５を合金化する。第！
６工程で最上部の半導体層６の露出成分、すなわち金属
化部を有する卵域外に存在する部分を腐食除去する。第
１７工程で表面のベース及びエミッタによって占められ
た領域以外に存在する半導体層構造２．３．４．５の成
分を、基板ｌの反対側でｐ導電形にドープされた半導電
体層３まで絶縁注入Ｃにより絶縁性にする。
第８図はこの第１７処理工程後におけるエミッターベー
ス複合体の横断面を示すものである。
コレクタを製造した後、ベース・エミッタ及びコレクタ
用接触孔を同時にエツチング法で製造する。電極を有さ
ない完成トランジスタのエミッターコレクタ複合体の平
面図を第９図に示す。
本発明方法の他の実施態様は第１０工程（第５図参照）
後の処理過程で実施する。すなわち第１１工程で第２金
属層３５を、ベース金属化部８ををする表面で全面的に
、すなわち少なくとも形成すべきエミッタ接触部範囲で
完全に被覆されるように析出させる。第１２工程で、第
３誘電体層３６を第２金属層３５上に析出させる。第１
３工程でエミッタを限定するため、すなわちその幾何学
的構造を決定するため、第２マスク層２２を施す。
第１０図はこの第１３工程後におけるエミッターベース
複合体の横断面を示すものである。
第２マスク層２２によって被覆されなかった第２金属層
３５及び第３誘電体層３６の部分を、第１４工程で異方
性エツチングｄによって腐食除去することにより、第２
金属層３５のうちエミッタ金属化部１５を表す部分のみ
を残す。
第１１図はこの第１４処理工程後におけるエミッターベ
ース複合体の横断面を示すものである。
第１５工程で第２マスク層２２を除去し、第１６工程で
エミッタ金属化部１５を合金化する。これにより第７図
に示した処理工程が達成される。
第１７工程で最上部の半導体層６の露出成分を腐食除去
し、第１８工程で、表面のベース及びエミッタによって
占められた領域以外に存在する半導体層構造２．３．４
．５の成分を、基板１と反対側で、ｐ導電形にドープさ
れた半導体層３まで絶縁注入Ｃにより絶縁性にする。こ
の時点でエミッターベース複合体は第８図に横断面で示
した構造を有する。最後にコレクタを製造し、接触孔を
エツチングにより設け（第９図）、電極を施す。
【図面の簡単な説明】
第１図は第３処理工程後のエミッターベース複合体の横
断面図、第２図は第６処理工程後のエミッターベース複
合体の横断面図、第３図は第７処理工程後のエミッター
ベース複合体の横断面図、第４図は第９処理工程後のエ
ミッターベース複合体の横断面図、第５図は第１０処理
工程後のエミッターベース複合体の横断面図、第６図は
請求項１による選択工程の第１３処理工程後のエミッタ
ーベース複合体の横断面図、第７図は請求項１による選
択工程の第１４処理工程後のエミッターベース複合体の
横断面図、第８図は請求項１による選択工程の第１７処
理工程後の又は請求項２による選択工程の第１８処理工
程後のエミッターベース複合体の横断面図、第９図はベ
ース及びエミッタ用の接触孔を腐食除去した後のエミッ
ターベース複合体の平面図、第１０図は請求項２による
選択工程の第１３処理工程後のエミッターベース複合体
の横断面図、第１１図は請求項２による選択工程の第１
４処理工程後のエミッターベース複合体の横断面図であ
る。 １・・・基板 ２〜６・・・半導体層構造 ７・・・バッシベーシッン層 ８・・・ベース金属化部 ９・・・第１誘電体層 ｌＯ・・・絶縁注入部 １１・・・ベース注入層 １２・・・ベース領域 １４・・・スペーサ １５・・・、エミッタ金属化部 １６・・・第２誘電体層 １８・・・第１金属層 １９・・・第１誘電体層 ２０・・・第１マスク層 ２１・・・第２マスク層 ２２・・・第２マスク層 ２５・・・第２金属層の第２成分 ２６・・・第３誘電体層の第２成分 ２９・・・第２誘電体層 ３５・・・第２金属層 ３６・・・第３誘電体層 番　番ａ＋　　＋　　＋ａ　ＩＩ　！　　＋ａ　ＩＩ　
＋　　＋ａ＋）番Ｊ　＋　　＋Ｊ　＋　＋Ｊ　＋各ｂｉ
番番　ｉｅ番　番　＋ｅ＋　　番　　番ｅ番　　番　　
番ｅ番番Ｃ番　＋　＋Ｃ番　番　＋０番　番　番Ｃ＋　
　４ＩＧ９

Claims (11)

    【特許請求の範囲】
  1. （１）半導体材料からなる基板（１）、その上に成長さ
    せた半導体層構造（２、３、４、５、６）と、パッシベ
    ーション層（７）と、ベース金属化部（８）及びその上
    に存在する第１の誘電体層（９）の成分と、エミッタ金
    属化部（１５）及びその上に存在する第２の誘電体層（
    １６）の成分とを備えた、写真及び引上げ技術、エッチ
    ング法、注入法及び熱処理を行って自己調整されたプレ
    ーナ形エミッターベース複合体を製造する方法において
    、 第１工程で、その上に成長した半導体層構 造（２、３、４、５、６）を有する基板（１）から出発
    してこの半導体層の最上面（６）に全面的にパッシベー
    ション層（７）を析出させ、 第２工程で、ベースを限定するための開口 を有する第１マスク層（２０）を施し、 更に次の２工程で、まずパッシベーション 層（７）を通って少なくとも、ベースの導電形にドープ
    された半導体層（３）まで、ベースの導電形ドーピング
    の注入（ａ）を行ってベース注入層（１１）を形成させ
    、 次にベースを限定するために用いられる第 １マスク層（２０）の開口部によって占められる領域内
    で、パッシベーション層（７）及び最上部の半導体層（
    ６）を腐食除去し、 第５工程で、ベース金属化部（８）として の第１成分と第１マスク層（２０）上の第２成分（１８
    ）とからなる第１金属層（８、１８）を施し、 これらの第１金属層（８、１８）に対して 耐高熱性の金属を使用し、これによりベース金属化部（
    ８）がドーピングを回復するための次の熱処理サイクル
    によって損なわれないようにし、 第６工程で、ベース金属化部（８）上の第 １成分（９）及び第１金属層の第２成分（１８）上の第
    ２成分（１９）とからなる第１誘電体層（９、１９）を
    析出させ、 第７工程で、引上げ技術により、第１金属 層の第２成分（１８）と第１誘電体層の第２成分（１９
    ）とを有する第１マスク層（２０）を除去し、 第８工程で、注入されたドーピングの回復 とベース金属化部（８）の合金化とを同時に行う温度−
    時間サイクルを実施し、 第９工程で、第２の誘電体層（２９）を等 方性に析出させ、 第１０工程で、異方性エッチング（ｅ）に よりこの第２の誘電体層（２９）及びパッシベーション
    層（７）を、ベース金属化部（８）の両側面を完全に被
    覆するスペーサ（１４）のみが残るように腐食除去し、 第１１工程で、エミッタを限定するための 第２マスク層（２１）を施し、 第１２工程で、エミッタ金属化部（１５） としての第１成分と第２マスク層（２１）上の第２成分
    （２５）とからなる第２金属層（３５）を施し、 第１３工程で、エミッタ金属化部（１５） 上の第１成分（１６）と第２金属層の第２成分（２５）
    上の第２成分（２６）とからなる第３の誘電体層を施し
    、 第１４工程で、引上げ技術で第２金属層の 第２成分（２５）と第３誘電体層の第２成分（２６）と
    を有する第２マスク層（２１）を除去し、 第１５工程で、エミッタ金属化部（１５） を合金化し、 第１６工程で、最上部の半導体層（６）の 露出成分を腐食除去し、 第１７工程で、表面のベース及びエミッタ によって占められた領域以外に存在する半導体層構造（
    ２、３、４、５）の成分を、基板（１）と反対側でベー
    スの導電形にドープされた半導体層（３）まで、絶縁注
    入（ｃ）により絶縁性にする ことを特徴とするエミッターベース複合体の製法。
  2. （２）半導体材料からなる基板（１）、その上に成長さ
    せた半導体層構造（２、３、４、５、６）と、パッシベ
    ーション層（７）と、ベース金属化部（８）及びその上
    に存在する第１の誘電体層（９）の成分と、エミッタ金
    属化部（１５）及びその上に存在する第２の誘電体層（
    １６）の成分とを備えた、写真及び引上げ技術、エッチ
    ング法、注入法及び熱処理を行って自己調整されたプレ
    ーナ形エミッターベース複合体を製造する方法において
    、 第１工程で、その上に成長した半導体層構 造（２、３、４、５、６）を有する基板（１）から出発
    してこの半導体層の最上面（６）に全面的にパッシベー
    ション層（７）を析出させ、 第２工程で、ベースを限定するための開口 を有する第１マスク層（２０）を施し、 更に次の２工程で、まずパッシベーション 層（７）を通って少なくとも、ベースの導電形にドープ
    された半導体層（３）まで、ベースの導電形ドーピング
    （ａ）の注入を行ってベース注入層（１１）を形成させ
    、 次にベースを限定するために用いられる第 １マスク層（２０）の開口部によって占められる領域内
    で、パッシベーション層（７）及び最上部の半導体層（
    ６）を腐食除去し、 第５工程で、ベース金属化部（８）として の第１成分と第１マスク層（２０）上の第２成分（１８
    ）とからなる第１金属層（８、１８）を施し、 これらの第１金属層（８、１８）に対して 耐高熱性の金属を使用し、これにより、ベース金属化部
    （８）がドーピングを回復するための次の熱処理サイク
    ルによって損なわれないようにし、 第６工程で、ベース金属化部（８）上の第 １成分（９）及び第１金属層の第２成分（１８）上の第
    ２成分（１９）とからなる第１の誘電体層（９、１９）
    を析出させ、 第７工程で、引上げ技術により、第１金属 層の第２成分（１８）と第１誘電体層の第２成分（１９
    ）とを有する第１マスク層（２０）を除去し、 第８工程で、注入されたドーピングの回復 とベース金属化部（８）の合金化とを同時に行う温度−
    時間サイクルを実施し、 第９工程で、第２の誘電体層（２９）を等 方性に析出させ、 第１０工程で、異方性エッチング（ｅ）に よりこの第２の誘電体層（２９）及びパッシベーション
    層（７）を、ベース金属化部（８）の両側面を完全に被
    覆するスペーサ（１４）のみが残るように腐食除去し、 第１１工程で、第２金属層（３５）を、ベ ース金属化部（８）を有する表面に析出させ、第１２工
    程で、第３の誘電体層（３６）を 第２金属層（３５）上に析出させ、 第１３工程で、エミッタを限定するため第 ２マスク層（２２）を施し、 第１４工程で、異方性エッチング（ｄ）に より、第２マスク層（２２）によって被覆されていない
    第２金属層（３５）及び第３誘電体層（３６）の部分を
    腐食除去し、これにより第２金属層（３５）のうちエミ
    ッタ金属化部（１５）のみが残留するようにし、 第１５工程で、第２マスク層（２２）を除 去し、 第１６工程で、エミッタ金属化部（１５） を合金化し、 第１７工程で、最上部の半導体層（６）の 露出成分を腐食除去し、 第１８工程で、表面のベース及びエミッタ によって占められた領域以外に存在する半導体層構造（
    ２、３、４、５）の成分を、基板（１）と反対側でベー
    スの導電形にドープされた半導体層（３）まで、絶縁注
    入（ｃ）により絶縁性にする ことを特徴とするエミッターベース複合体の製法。
  3. （３）第７及び第８工程を実施している間に絶縁注入（
    ｂ）を行い、これにより絶縁注入部（１０）が、ベース
    の導電形にドープされていない半導体層構造（４、５、
    ６）領域からベース金属化部（８）を電気的に絶縁性に
    することを特徴とする請求項１又は２記載の製法。
  4. （４）第８及び第９工程を実施している間に絶縁注入（
    ｂ）を行い、これにより絶縁注入部（１０）が、ベース
    の導電形にドープされていない半導体構造（４、５、６
    ）領域からベース金属化部（８）を電気的に絶縁性にす
    ることを特徴とする請求項１又は２記載の製法。
  5. （５）パッシベーション層（７）及び第２誘電体層がＳ
    ｉ＿３Ｎ＿４であることを特徴とする請求項１ないし４
    の１つに記載の製法。
  6. （６）第１誘電体層（９、１９）及び第３誘電体層（１
    ６）がＳｉＯ＿２であることを特徴とする請求項１ない
    し５の１つに記載の製法。
  7. （７）絶縁注入（ｂ；ｃ）をケイ素で行うことを　特徴
    とする請求項１ないし６の１つに記載の製法。
  8. （８）耐高熱性のベース金属化部（８）がチタン又はチ
    タンとの合金であることを特徴とする請求項１ないし７
    の１つに記載の製法。
  9. （９）基板（１）が半絶縁性のＧａＡｓであり、その上
    にエミッタ及びコレクタ用として設 けられた導電型にドープされたＧａＡｓからなる第１の
    半導体層（２）、 ベース用として設けられた導電形にドープ されたＧａＡｓからなる第２の半導体層（３）、窒素で
    ドープされたＡｌＧａＡｓからなる 第３の半導体層（４）、 エミッタ及びコレクタ用として設けられた 導電形にドープされたＧａＡｓからなる第４の半導体層
    （５）、 エミッタ及びコレクタ用として設けられた 導電形に高度にドープされたＧａＡｓからなる第５の半
    導体層（６） がこの順序で成長せしめられることを特徴とする請求項
    １ないし８の１つに記載の製法。
  10. （１０）ベースがｎ導電形を、またエミッタ及びコレク
    タがｐ導電形を示すことを特徴とする請求項１ないし９
    の１つに記載の製法。
  11. （１１）ベースがｎ導電形を、またエミッタ及びコレク
    タがｐ導電形を示すことを特徴とする請求項１ないし９
    の１つに記載の製法。
JP63265236A 1987-10-23 1988-10-19 エミツタ‐ベース複合体の製法 Expired - Lifetime JP2606805B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3735999.1 1987-10-23
DE3735999 1987-10-23

Publications (2)

Publication Number Publication Date
JPH01130566A true JPH01130566A (ja) 1989-05-23
JP2606805B2 JP2606805B2 (ja) 1997-05-07

Family

ID=6338981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63265236A Expired - Lifetime JP2606805B2 (ja) 1987-10-23 1988-10-19 エミツタ‐ベース複合体の製法

Country Status (5)

Country Link
US (1) US4904612A (ja)
EP (1) EP0312965B1 (ja)
JP (1) JP2606805B2 (ja)
CA (1) CA1283741C (ja)
DE (1) DE3877121D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967254A (en) * 1987-07-16 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
GB2243716B (en) * 1988-11-02 1993-05-05 Hughes Aircraft Co Self-aligned,planar heterojunction bipolar transistor and method of forming the same
US4914049A (en) * 1989-10-16 1990-04-03 Motorola, Inc. Method of fabricating a heterojunction bipolar transistor
FR2658362A1 (fr) * 1990-02-09 1991-08-16 Philips Electronique Lab Procede de realisation par autoalignement, d'un dispositif semiconducteur integre, comprenant au moins la formation d'un premier contact d'electrode encapsule et muni d'espaceurs et d'un second contact d'electrode autoaligne sur celui-ci.
US5288660A (en) * 1993-02-01 1994-02-22 Avantek, Inc. Method for forming self-aligned t-shaped transistor electrode
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5486483A (en) * 1994-09-27 1996-01-23 Trw Inc. Method of forming closely spaced metal electrodes in a semiconductor device
EP1152462A1 (de) * 2000-05-05 2001-11-07 Infineon Technologies AG Verfahren zur Herstellung eines Bipolartransistors

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1232126A (ja) * 1968-12-23 1971-05-19
US4389281A (en) * 1980-12-16 1983-06-21 International Business Machines Corporation Method of planarizing silicon dioxide in semiconductor devices
DE3115029A1 (de) * 1981-04-14 1982-11-04 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zur herstellung eines integrierten bipolaren planartransistors"
US4472874A (en) * 1981-06-10 1984-09-25 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming planar isolation regions having field inversion regions
FR2508704B1 (fr) * 1981-06-26 1985-06-07 Thomson Csf Procede de fabrication de transistors bipolaires integres de tres petites dimensions
US4474623A (en) * 1982-04-26 1984-10-02 Raytheon Company Method of passivating a semiconductor body
US4617724A (en) * 1983-06-30 1986-10-21 Fujitsu Limited Process for fabricating heterojunction bipolar transistor with low base resistance
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
FR2563377B1 (fr) * 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
EP0177246B1 (en) * 1984-09-29 1988-08-17 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor and method of manufacturing the same
JPH0744182B2 (ja) * 1984-11-09 1995-05-15 株式会社日立製作所 ヘテロ接合バイポ−ラ・トランジスタ
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
EP0213919B1 (en) * 1985-08-26 1991-06-26 Kabushiki Kaisha Toshiba Semiconductor devices and method of manufacturing same by ion implantation
GB8528967D0 (en) * 1985-11-25 1986-01-02 Plessey Co Plc Semiconductor device manufacture
US4752589A (en) * 1985-12-17 1988-06-21 Siemens Aktiengesellschaft Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
DE3545244A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
DE3609274A1 (de) * 1986-03-19 1987-09-24 Siemens Ag Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors

Also Published As

Publication number Publication date
EP0312965A3 (en) 1989-11-02
DE3877121D1 (de) 1993-02-11
JP2606805B2 (ja) 1997-05-07
US4904612A (en) 1990-02-27
CA1283741C (en) 1991-04-30
EP0312965A2 (de) 1989-04-26
EP0312965B1 (de) 1992-12-30

Similar Documents

Publication Publication Date Title
US4521952A (en) Method of making integrated circuits using metal silicide contacts
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
KR970010738B1 (ko) 반도체 소자 제조방법
JPS6276555A (ja) プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法
JPH01130566A (ja) エミツタ‐ベース複合体の製法
JPH1116921A (ja) 半導体装置
JPH04102335A (ja) セルフアライン接触を有するバイポーラトランジスタの製作プロセス
US4889823A (en) Bipolar transistor structure for very high speed circuits and method for the manufacture thereof
US4713355A (en) Bipolar transistor construction
JP2515055B2 (ja) 半導体デバイス
US5736447A (en) Method for manufacturing a bipolar junction transistor having a polysilicon emitter
US5252500A (en) Method of fabricating a semiconductor device
JPH09186324A (ja) ケイ化物化されたゲートおよび接触体を備えた電力用トランジスタ
JPH06204167A (ja) 半導体装置の製造方法
JPS63148624A (ja) ３〜５族の材料からなる半導体基板中のｐ＋ｎｎ＋ダイオードの製造方法および該ダイオードを含むバイポーラトランジスタの製造方法
JP2001053276A (ja) 増加したソース接触面積を有する立て形半導体装置の形成方法
JP3035917B2 (ja) 電界効果型半導体装置及びその製造方法
KR100347520B1 (ko) 이종접합 쌍극자 소자 및 그 제조방법
JP3210354B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2663632B2 (ja) 半導体装置及びその製造方法
JPH0523497B2 (ja)
JPH03163832A (ja) 半導体装置
JPH04363020A (ja) 半導体装置の製造方法
JPS60177672A (ja) ヘテロ接合バイポ−ラ半導体装置
JP2794571B2 (ja) バイポーラトランジスタの製造方法