JPH05152318A - ヘテロ接合バイポーラトランジスタとその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタとその製造方法Info
- Publication number
- JPH05152318A JPH05152318A JP31612491A JP31612491A JPH05152318A JP H05152318 A JPH05152318 A JP H05152318A JP 31612491 A JP31612491 A JP 31612491A JP 31612491 A JP31612491 A JP 31612491A JP H05152318 A JPH05152318 A JP H05152318A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- electrode
- emitter
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 最小限のプロセスにより、高温アニールを行
っても電極の劣化のない、信頼性の高いヘテロ接合バイ
ポーラトランジスタを実現する。 【構成】 半導体基板１上に、コレクタ層３，ベース層
４，エミッタ層５の主要な層が順次積層されたヘテロ接
合バイポーラトランジスタであり、エミッタメサの上に
少なくとも２層以上の多層メタル構造７１，７２，７
３，７４を有するエミッタ電極が形成されており、ベー
ス電極がベース層の上、並びにエミッタ電極の上に形成
される製造工程において、エミッタ電極を構成する多層
メタル構造の最上段のメタル層７４は、その融点がエミ
ッタ電極と接するベース電極メタル層８１の融点よりも
高いものを使用する。
っても電極の劣化のない、信頼性の高いヘテロ接合バイ
ポーラトランジスタを実現する。 【構成】 半導体基板１上に、コレクタ層３，ベース層
４，エミッタ層５の主要な層が順次積層されたヘテロ接
合バイポーラトランジスタであり、エミッタメサの上に
少なくとも２層以上の多層メタル構造７１，７２，７
３，７４を有するエミッタ電極が形成されており、ベー
ス電極がベース層の上、並びにエミッタ電極の上に形成
される製造工程において、エミッタ電極を構成する多層
メタル構造の最上段のメタル層７４は、その融点がエミ
ッタ電極と接するベース電極メタル層８１の融点よりも
高いものを使用する。
Description
【０００１】
【産業上の利用分野】本発明は、信頼性にすぐれた高性
能なヘテロ接合バイポーラトランジスタとその製造方法
に関するものである。
能なヘテロ接合バイポーラトランジスタとその製造方法
に関するものである。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）の高性能化を図るためには、エミッタ・ベース構
造のセルフアライン化、並びに電極微細化が重要な課題
である。これらを実現するために、ＨＢＴの製造工程は
ますます複雑さを増しており、製造コストが高くなる傾
向にあるので、簡略化されたセルフアラインプロセスが
望まれている。例えば、はじめにエミッタ電極を形成
し、セルフアライン的にベース電極を形成する製造工程
において、エミッタ電極上に付着したベース電極材を除
去せずにそのままエミッタ電極として残す方法なども簡
略化プロセスの一例である。
ＢＴ）の高性能化を図るためには、エミッタ・ベース構
造のセルフアライン化、並びに電極微細化が重要な課題
である。これらを実現するために、ＨＢＴの製造工程は
ますます複雑さを増しており、製造コストが高くなる傾
向にあるので、簡略化されたセルフアラインプロセスが
望まれている。例えば、はじめにエミッタ電極を形成
し、セルフアライン的にベース電極を形成する製造工程
において、エミッタ電極上に付着したベース電極材を除
去せずにそのままエミッタ電極として残す方法なども簡
略化プロセスの一例である。
【０００３】以下に、図５および図６を用いて、ＩｎＰ
／ＩｎＧａＡｓ ＨＢＴを例にあげて、従来のＨＢＴの
製造方法を説明する。図５（ａ）において、半絶縁性Ｉ
ｎＰ基板ウェハ１の上にＭＢＥによりｎ+ −ＩｎＧａＡ
ｓ（シリコン不純物ドーピング濃度：１×１０19ｃ
ｍ-3）からなる厚み５０００オングストロームのサブコ
レクタ層２、ｎ- −ＩｎＧａＡｓ（シリコン不純物ドー
ピング濃度：５×１０16ｃｍ-3）からなる厚み５０００
オングストロームのコレクタ層３、ｐ+ −ＩｎＧａＡｓ
（ベリリウム不純物ドーピング濃度：４×１０19ｃ
ｍ-3）からなる厚み１０００オングストロームのベース
層４、Ｎ−ＩｎＰ（シリコン不純物ドーピング濃度：５
×１０17ｃｍ-3）からなる厚み３０００オングストロー
ムのエミッタ層５、ｎ+ −ＩｎＧａＡｓ（シリコン不純
物ドーピング濃度：１×１０19ｃｍ-3）からなる厚み２
０００オングストロームのエミッタコンタクト層６を順
次成長している。次にリフトオフ法により、５００オン
グストロームのチタンからなる第１のメタル層７１、５
００オングストロームの白金からなる第２のメタル層７
２、１０００オングストロームの金からなる第３のメタ
ル層７３という構成のエミッタ電極を形成する。ここ
で、チタン層７１は電極と半導体との密着性向上の役目
を果たし、また第２のメタル層である白金は高融点メタ
ルであるので、チタン層７１が高温熱処理において主要
電極層である金層７３と拡散反応することを防止する、
バリア層としての役目を果たす。次に図５（ｂ）におい
て、エミッタ電極をマスクとして燐酸，過酸化水素水，
水の混合エッチング液により、エミッタキャップ層６を
エッチングし、さらに燐酸と塩酸の混合エッチング液に
よりエミッタ層５をエッチングし、ベース層４を露出す
る。後者のエッチング液はＩｎＰをＩｎＧａＡｓに対し
て選択的にエッチングするので、エミッタ層５のみ側面
が横方向にエッチングされたメサ形状になる。次に図６
（ｃ）において、リフトオフ法により、５００オングス
トロームのチタンからなる第１のメタル層８１、５００
オングストロームの白金からなる第２のメタル層８２、
１０００オングストロームの金からなる第３のメタル層
８３からなるベース電極を形成する。このとき、ベース
電極メタルの一部はエミッタ電極の上に上乗せされるの
で最終的にエミッタ電極は厚くなる。次に図６（ｄ）に
おいて、ベース層４，コレクタ層３をエッチングしてサ
ブコレクタ２を露出し、エミッタ電極，ベース電極と同
様、リフトオフ法により、５００オングストロームのチ
タンからなる第１のメタル層９１、５００オングストロ
ームの白金からなる第２のメタル層９２、１０００オン
グストロームの金からなる第３のメタル層９３からなる
コレクタ電極を形成する。最後にＩｎＧａＡｓと電極と
の接触抵抗を改善するために３５０℃でアニールを行う
とＨＢＴは完成する。
／ＩｎＧａＡｓ ＨＢＴを例にあげて、従来のＨＢＴの
製造方法を説明する。図５（ａ）において、半絶縁性Ｉ
ｎＰ基板ウェハ１の上にＭＢＥによりｎ+ −ＩｎＧａＡ
ｓ（シリコン不純物ドーピング濃度：１×１０19ｃ
ｍ-3）からなる厚み５０００オングストロームのサブコ
レクタ層２、ｎ- −ＩｎＧａＡｓ（シリコン不純物ドー
ピング濃度：５×１０16ｃｍ-3）からなる厚み５０００
オングストロームのコレクタ層３、ｐ+ −ＩｎＧａＡｓ
（ベリリウム不純物ドーピング濃度：４×１０19ｃ
ｍ-3）からなる厚み１０００オングストロームのベース
層４、Ｎ−ＩｎＰ（シリコン不純物ドーピング濃度：５
×１０17ｃｍ-3）からなる厚み３０００オングストロー
ムのエミッタ層５、ｎ+ −ＩｎＧａＡｓ（シリコン不純
物ドーピング濃度：１×１０19ｃｍ-3）からなる厚み２
０００オングストロームのエミッタコンタクト層６を順
次成長している。次にリフトオフ法により、５００オン
グストロームのチタンからなる第１のメタル層７１、５
００オングストロームの白金からなる第２のメタル層７
２、１０００オングストロームの金からなる第３のメタ
ル層７３という構成のエミッタ電極を形成する。ここ
で、チタン層７１は電極と半導体との密着性向上の役目
を果たし、また第２のメタル層である白金は高融点メタ
ルであるので、チタン層７１が高温熱処理において主要
電極層である金層７３と拡散反応することを防止する、
バリア層としての役目を果たす。次に図５（ｂ）におい
て、エミッタ電極をマスクとして燐酸，過酸化水素水，
水の混合エッチング液により、エミッタキャップ層６を
エッチングし、さらに燐酸と塩酸の混合エッチング液に
よりエミッタ層５をエッチングし、ベース層４を露出す
る。後者のエッチング液はＩｎＰをＩｎＧａＡｓに対し
て選択的にエッチングするので、エミッタ層５のみ側面
が横方向にエッチングされたメサ形状になる。次に図６
（ｃ）において、リフトオフ法により、５００オングス
トロームのチタンからなる第１のメタル層８１、５００
オングストロームの白金からなる第２のメタル層８２、
１０００オングストロームの金からなる第３のメタル層
８３からなるベース電極を形成する。このとき、ベース
電極メタルの一部はエミッタ電極の上に上乗せされるの
で最終的にエミッタ電極は厚くなる。次に図６（ｄ）に
おいて、ベース層４，コレクタ層３をエッチングしてサ
ブコレクタ２を露出し、エミッタ電極，ベース電極と同
様、リフトオフ法により、５００オングストロームのチ
タンからなる第１のメタル層９１、５００オングストロ
ームの白金からなる第２のメタル層９２、１０００オン
グストロームの金からなる第３のメタル層９３からなる
コレクタ電極を形成する。最後にＩｎＧａＡｓと電極と
の接触抵抗を改善するために３５０℃でアニールを行う
とＨＢＴは完成する。
【０００４】
【発明が解決しようとする課題】上記の従来の製造工程
では、エミッタ電極の上にベース電極メタルが付加され
るので、最終的なエミッタ電極は厚くなる。これは高電
流密度動作におけるデバイスの信頼性の向上に寄与する
が、エミッタ電極の金からなるメタル層７３にはベース
電極のチタン層８１が直接接触することになる。金層７
３とチタン層８１との間には拡散バリア層が存在しない
ので、アニールを行うと金とチタンの共晶化が起こり、
電極抵抗率の増大とともに電極表面のモホロジー劣化の
原因となる。従って、これを防ぐためには、エミッタ電
極の上に付着したベース電極を除去する工程をとる必要
がある。
では、エミッタ電極の上にベース電極メタルが付加され
るので、最終的なエミッタ電極は厚くなる。これは高電
流密度動作におけるデバイスの信頼性の向上に寄与する
が、エミッタ電極の金からなるメタル層７３にはベース
電極のチタン層８１が直接接触することになる。金層７
３とチタン層８１との間には拡散バリア層が存在しない
ので、アニールを行うと金とチタンの共晶化が起こり、
電極抵抗率の増大とともに電極表面のモホロジー劣化の
原因となる。従って、これを防ぐためには、エミッタ電
極の上に付着したベース電極を除去する工程をとる必要
がある。
【０００５】図７は従来のＨＢＴの製造方法において、
エミッタ電極上のベース電極を除去する方法を示す図で
ある。図において、ウェハはフォトレジスト１０で平坦
化され、酸素プラズマエッチングによりエミッタ電極の
表面が露出される。次にアルゴンイオン（図中１１）を
用いたイオンミリングにより、金からなる第３のベース
メタル層８３、白金からなる第２のベースメタル層８
２、チタンからなる第１のベースメタル層８１が順次除
去される。これにより、アニールを行ってもチタンと金
が共晶化を起こす恐れもなくなるが、工程数が増加する
という欠点がある。
エミッタ電極上のベース電極を除去する方法を示す図で
ある。図において、ウェハはフォトレジスト１０で平坦
化され、酸素プラズマエッチングによりエミッタ電極の
表面が露出される。次にアルゴンイオン（図中１１）を
用いたイオンミリングにより、金からなる第３のベース
メタル層８３、白金からなる第２のベースメタル層８
２、チタンからなる第１のベースメタル層８１が順次除
去される。これにより、アニールを行ってもチタンと金
が共晶化を起こす恐れもなくなるが、工程数が増加する
という欠点がある。
【０００６】本発明の目的は、ベース電極がエミッタ電
極の上に付着した状態でＨＢＴを完成させる上で、デバ
イス特性がアニールによって劣化しないような製造工程
を提供することにある。
極の上に付着した状態でＨＢＴを完成させる上で、デバ
イス特性がアニールによって劣化しないような製造工程
を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に、コレクタ層，ベース層，エミッタ層が順次形成され
たヘテロ接合バイポーラトランジスタにおいて、メサ状
のエミッタと、そのエミッタメサの上に形成された少な
くとも２層以上の多層メタル構造を有するエミッタ電極
と、前記ベース層に形成されたベース電極が、前記エミ
ッタ電極上にも形成され、前記エミッタ電極の最上段の
メタル層の金属の融点が、このメタル層と接するベース
メタル層の金属の融点より高いことを特徴とする。
に、コレクタ層，ベース層，エミッタ層が順次形成され
たヘテロ接合バイポーラトランジスタにおいて、メサ状
のエミッタと、そのエミッタメサの上に形成された少な
くとも２層以上の多層メタル構造を有するエミッタ電極
と、前記ベース層に形成されたベース電極が、前記エミ
ッタ電極上にも形成され、前記エミッタ電極の最上段の
メタル層の金属の融点が、このメタル層と接するベース
メタル層の金属の融点より高いことを特徴とする。
【０００８】また本発明は、半導体基板上に、コレクタ
層，ベース層，エミッタ層の主要な層を順次積層するヘ
テロ接合バイポーラトランジスタの製造方法において、
エミッタメサの上に少なくとも２層以上の多層メタル構
造を有するエミッタ電極を形成する工程と、ベース電極
を前記ベース層の上、並びに前記エミッタ電極の上に形
成する工程とを有し、前記エミッタ電極を構成する多層
メタル構造の最上段のメタル層を、その融点が、前記エ
ミッタ電極と接するベース電極メタル層の融点よりも高
い金属で形成することを特徴とする。
層，ベース層，エミッタ層の主要な層を順次積層するヘ
テロ接合バイポーラトランジスタの製造方法において、
エミッタメサの上に少なくとも２層以上の多層メタル構
造を有するエミッタ電極を形成する工程と、ベース電極
を前記ベース層の上、並びに前記エミッタ電極の上に形
成する工程とを有し、前記エミッタ電極を構成する多層
メタル構造の最上段のメタル層を、その融点が、前記エ
ミッタ電極と接するベース電極メタル層の融点よりも高
い金属で形成することを特徴とする。
【０００９】
【作用】第１のベースメタル層であるチタンが、エミッ
タ電極の白金メタル層と接触するので、高温アニールを
行ってもチタンがエミッタ電極の金メタル層と共晶化す
る恐れがない。その結果、エミッタ電極に付着したベー
ス電極を除去する工程を余分に加える必要がないばかり
でなく、安定した厚いエミッタ電極が得られるので信頼
性の高いデバイス動作が得られる。
タ電極の白金メタル層と接触するので、高温アニールを
行ってもチタンがエミッタ電極の金メタル層と共晶化す
る恐れがない。その結果、エミッタ電極に付着したベー
ス電極を除去する工程を余分に加える必要がないばかり
でなく、安定した厚いエミッタ電極が得られるので信頼
性の高いデバイス動作が得られる。
【００１０】
【実施例】以下に、図１および図２を用いて、本発明に
よるＨＢＴの製造方法を説明する。図１（ａ）におい
て、半絶縁性ＩｎＰ基板ウェハ１の上に、ＭＢＥにより
ｎ+ −ＩｎＧａＡｓ（シリコン不純物ドーピング濃度：
１×１０19ｃｍ-3）からなる厚み５０００オングストロ
ームのサブコレクタ層２、ｎ- −ＩｎＧａＡｓ（シリコ
ン不純物ドーピング濃度：５×１０16ｃｍ-3）からなる
厚み５０００オングストロームのコレクタ層３、ｐ+ −
ＩｎＧａＡｓ（ベリリウム不純物ドーピング濃度：４×
１０19ｃｍ-3）からなる厚み１０００オングストローム
のベース層４、Ｎ−ＩｎＰ（シリコン不純物ドーピング
濃度：５×１０17ｃｍ-3）からなる厚み３０００オング
ストロームのエミッタ層５、ｎ+ −ＩｎＧａＡｓ（シリ
コン不純物ドーピング濃度：１×１０19ｃｍ-3）からな
る厚み２０００オングストロームのエミッタコンタクト
層６を順次成長する。
よるＨＢＴの製造方法を説明する。図１（ａ）におい
て、半絶縁性ＩｎＰ基板ウェハ１の上に、ＭＢＥにより
ｎ+ −ＩｎＧａＡｓ（シリコン不純物ドーピング濃度：
１×１０19ｃｍ-3）からなる厚み５０００オングストロ
ームのサブコレクタ層２、ｎ- −ＩｎＧａＡｓ（シリコ
ン不純物ドーピング濃度：５×１０16ｃｍ-3）からなる
厚み５０００オングストロームのコレクタ層３、ｐ+ −
ＩｎＧａＡｓ（ベリリウム不純物ドーピング濃度：４×
１０19ｃｍ-3）からなる厚み１０００オングストローム
のベース層４、Ｎ−ＩｎＰ（シリコン不純物ドーピング
濃度：５×１０17ｃｍ-3）からなる厚み３０００オング
ストロームのエミッタ層５、ｎ+ −ＩｎＧａＡｓ（シリ
コン不純物ドーピング濃度：１×１０19ｃｍ-3）からな
る厚み２０００オングストロームのエミッタコンタクト
層６を順次成長する。
【００１１】次にリフトオフ法により、５００オングス
トロームのチタンからなる第１のメタル層７１、５００
オングストロームの白金からなる第２のメタル層７２、
１０００オングストロームの金からなる第３のメタル層
７３、５００オングストロームの白金からなる第４のメ
タル層７４という構成のエミッタ電極を形成する。ここ
で、チタン層７１は電極と半導体との密着性向上の役目
を果たし、白金層７２はチタン層７１が高温熱処理にお
いて主要電極層である金層７３と拡散・反応することを
防止する拡散バリア層である。
トロームのチタンからなる第１のメタル層７１、５００
オングストロームの白金からなる第２のメタル層７２、
１０００オングストロームの金からなる第３のメタル層
７３、５００オングストロームの白金からなる第４のメ
タル層７４という構成のエミッタ電極を形成する。ここ
で、チタン層７１は電極と半導体との密着性向上の役目
を果たし、白金層７２はチタン層７１が高温熱処理にお
いて主要電極層である金層７３と拡散・反応することを
防止する拡散バリア層である。
【００１２】次に図１（ｂ）において、エミッタ電極を
マスクとして燐酸，過酸化水素水，水の混合エッチング
液により、エミッタキャップ層６をエッチングし、さら
に燐酸と塩酸の混合エッチング液によりエミッタ層５を
エッチングし、ベース層４を露出する。後者のエッチン
グ液はＩｎＰをＩｎＧａＡｓに対して選択的にエッチン
グするので、エミッタ層５のみ側面が横方向にエッチン
グされたメサ形状になる。
マスクとして燐酸，過酸化水素水，水の混合エッチング
液により、エミッタキャップ層６をエッチングし、さら
に燐酸と塩酸の混合エッチング液によりエミッタ層５を
エッチングし、ベース層４を露出する。後者のエッチン
グ液はＩｎＰをＩｎＧａＡｓに対して選択的にエッチン
グするので、エミッタ層５のみ側面が横方向にエッチン
グされたメサ形状になる。
【００１３】次に、図２（ｃ）において、リフトオフ法
により、５００オングストロームのチタンからなる第１
のメタル層８１、５００オングストロームの白金からな
る第２のメタル層８２、１０００オングストロームの金
からなる第３のメタル層８３という構成のベース電極を
形成する。このとき、ベース電極メタルの一部はエミッ
タ電極の上に上乗せされる。
により、５００オングストロームのチタンからなる第１
のメタル層８１、５００オングストロームの白金からな
る第２のメタル層８２、１０００オングストロームの金
からなる第３のメタル層８３という構成のベース電極を
形成する。このとき、ベース電極メタルの一部はエミッ
タ電極の上に上乗せされる。
【００１４】次に図２（ｄ）において、ベース層４，コ
レクタ層３をエッチングしてサブコレクタ２を露出し、
エミッタ電極，ベース電極と同様、リフトオフ法によ
り、５００オングストロームのチタンからなる第１のメ
タル層９１、５００オングストロームの白金からなる第
２のメタル層９２、１０００オングストロームの金から
なる第３のメタル層９３からなるコレクタ電極を形成す
る。
レクタ層３をエッチングしてサブコレクタ２を露出し、
エミッタ電極，ベース電極と同様、リフトオフ法によ
り、５００オングストロームのチタンからなる第１のメ
タル層９１、５００オングストロームの白金からなる第
２のメタル層９２、１０００オングストロームの金から
なる第３のメタル層９３からなるコレクタ電極を形成す
る。
【００１５】最後にＩｎＧａＡｓと電極との接触抵抗を
改善するために３５０℃でアニールを行うとＨＢＴは完
成する。
改善するために３５０℃でアニールを行うとＨＢＴは完
成する。
【００１６】図３は、本発明の第２の実施例を示す図で
ある。製造工程は図１および図２に示す工程と殆ど同じ
であるが、エミッタ電極は、５００オングストロームの
チタンからなる第１のメタル層７１、１５００オングス
トロームの白金からなる第２のメタル層７２という構成
になっている。
ある。製造工程は図１および図２に示す工程と殆ど同じ
であるが、エミッタ電極は、５００オングストロームの
チタンからなる第１のメタル層７１、１５００オングス
トロームの白金からなる第２のメタル層７２という構成
になっている。
【００１７】図４に示す本発明の第３の実施例において
は、エミッタ電極は、２０００オングストロームのタン
グステンシリサイド膜からなる第１のメタル層７０、５
００オングストロームのチタンからなる第２のメタル層
７１、５００オングストロームの白金からなる第３のメ
タル層７２、１０００オングストロームの金からなる第
４のメタル層７３、５００オングストロームの白金から
なる第５のメタル層７４という構成になっており、第５
から第２のメタル層に至るまでの部分、および第１のメ
タル層の部分が、各々イオンミリングおよび反応性イオ
ンエッチング（ＲＩＥ）を用いてエッチング加工され
る。その後の工程は、図１および図２に示す実施例の場
合と同じである。
は、エミッタ電極は、２０００オングストロームのタン
グステンシリサイド膜からなる第１のメタル層７０、５
００オングストロームのチタンからなる第２のメタル層
７１、５００オングストロームの白金からなる第３のメ
タル層７２、１０００オングストロームの金からなる第
４のメタル層７３、５００オングストロームの白金から
なる第５のメタル層７４という構成になっており、第５
から第２のメタル層に至るまでの部分、および第１のメ
タル層の部分が、各々イオンミリングおよび反応性イオ
ンエッチング（ＲＩＥ）を用いてエッチング加工され
る。その後の工程は、図１および図２に示す実施例の場
合と同じである。
【００１８】
【発明の効果】エミッタ電極に付着したベース電極を除
去する工程なしに、高温アニール処理に耐えられる、信
頼性の大きいデバイスが実現される。その結果、最小限
のプロセス工程数で高性能なデバイスを実現するＨＢＴ
プロセスが得られる。
去する工程なしに、高温アニール処理に耐えられる、信
頼性の大きいデバイスが実現される。その結果、最小限
のプロセス工程数で高性能なデバイスを実現するＨＢＴ
プロセスが得られる。
【図面の簡単な説明】
【図１】本発明によるＨＢＴ製造方法の第１の実施例を
示す図である。
示す図である。
【図２】本発明によるＨＢＴ製造方法の第１の実施例を
示す図である。
示す図である。
【図３】本発明によるＨＢＴ製造方法の第２の実施例を
示す図である。
示す図である。
【図４】本発明によるＨＢＴ製造方法の第３の実施例を
示す図である。
示す図である。
【図５】ＨＢＴの製造方法の従来例を示す図である。
【図６】ＨＢＴの製造方法の従来例を示す図である。
【図７】ＨＢＴの製造方法の従来例を示す図である。
１ 半導体基板 ２ サブコレクタ層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ エミッタキャップ層 ７１，７２，７３，７４ エミッタ電極の各メタル層 ８１，８２，８３ ベース電極の各メタル層 ９１，９２，９３ コレクタ電極の各メタル層 １０ フォトレジスト １１ アルゴンイオン
Claims (2)
- 【請求項１】半導体基板上に、コレクタ層，ベース層，
エミッタ層が順次形成されたヘテロ接合バイポーラトラ
ンジスタにおいて、メサ状のエミッタと、そのエミッタ
メサの上に形成された少なくとも２層以上の多層メタル
構造を有するエミッタ電極と、前記ベース層に形成され
たベース電極が、前記エミッタ電極上にも形成され、前
記エミッタ電極の最上段のメタル層の金属の融点が、こ
のメタル層と接するベースメタル層の金属の融点より高
いことを特徴とするヘテロ接合バイポーラトランジス
タ。 - 【請求項２】半導体基板上に、コレクタ層，ベース層，
エミッタ層の主要な層を順次積層するヘテロ接合バイポ
ーラトランジスタの製造方法において、エミッタメサの
上に少なくとも２層以上の多層メタル構造を有するエミ
ッタ電極を形成する工程と、ベース電極を前記ベース層
の上、並びに前記エミッタ電極の上に形成する工程とを
有し、前記エミッタ電極を構成する多層メタル構造の最
上段のメタル層を、その融点が、前記エミッタ電極と接
するベース電極メタル層の融点よりも高い金属で形成す
ることを特徴とするヘテロ接合バイポーラトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31612491A JPH05152318A (ja) | 1991-11-29 | 1991-11-29 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31612491A JPH05152318A (ja) | 1991-11-29 | 1991-11-29 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152318A true JPH05152318A (ja) | 1993-06-18 |
Family
ID=18073518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31612491A Pending JPH05152318A (ja) | 1991-11-29 | 1991-11-29 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152318A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554860A (en) * | 1993-11-22 | 1996-09-10 | Texas Instruments Incorporated | Resonant tunneling transistor noise generator |
| US6781165B2 (en) | 2002-03-26 | 2004-08-24 | Fujitsu Quantum Devices Limited | Hetero-junction bipolar transistor with gold out-diffusion barrier made from InP or InGaP |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109756A (ja) * | 1991-04-05 | 1993-04-30 | American Teleph & Telegr Co <Att> | 半導体デバイス製造方法 |
-
1991
- 1991-11-29 JP JP31612491A patent/JPH05152318A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109756A (ja) * | 1991-04-05 | 1993-04-30 | American Teleph & Telegr Co <Att> | 半導体デバイス製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554860A (en) * | 1993-11-22 | 1996-09-10 | Texas Instruments Incorporated | Resonant tunneling transistor noise generator |
| US6781165B2 (en) | 2002-03-26 | 2004-08-24 | Fujitsu Quantum Devices Limited | Hetero-junction bipolar transistor with gold out-diffusion barrier made from InP or InGaP |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4709469A (en) | Method of making a bipolar transistor with polycrystalline contacts | |
| EP0112773A2 (en) | Buried Schottky clamped transistor | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| US4803174A (en) | Bipolar transistor integrated circuit and method of manufacturing the same | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2606805B2 (ja) | エミツタ‐ベース複合体の製法 | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| JPH05152318A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH06132298A (ja) | 半導体装置の製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2953966B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPH047099B2 (ja) | ||
| JP2000012559A (ja) | 半導体装置 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60165757A (ja) | 半導体装置の製造方法 | |
| JP2003100767A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH09181085A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 |