TWI523219B - 化合物半導體橫向ｐｎｐ雙極電晶體 - Google Patents
化合物半導體橫向ｐｎｐ雙極電晶體 Download PDFInfo
- Publication number
- TWI523219B TWI523219B TW102137122A TW102137122A TWI523219B TW I523219 B TWI523219 B TW I523219B TW 102137122 A TW102137122 A TW 102137122A TW 102137122 A TW102137122 A TW 102137122A TW I523219 B TWI523219 B TW I523219B
- Authority
- TW
- Taiwan
- Prior art keywords
- collector
- emitter
- compound semiconductor
- base
- bipolar transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 150000001875 compounds Chemical class 0.000 title claims description 59
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 26
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052691 Erbium Inorganic materials 0.000 claims description 5
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 claims description 5
- 238000010292 electrical insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 85
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 39
- 239000000463 material Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 239000011810 insulating material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 101001074560 Arabidopsis thaliana Aquaporin PIP1-2 Proteins 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004871 chemical beam epitaxy Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 gallium arsenide (GaAs) compound Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
本發明大致上係有關化合物半導體橫向PNP雙極電晶體及製造此種電晶體之方法。
使用傳統半導體製造技術製成基於砷化鎵(GaAs)之N-P-N異質接面雙極電晶體(HBT)係為習知。此種電晶體之範例於下列文件中繪示及描述：Streit et al.,Monolithic HEMT-HBT Integration by Selective MBE,IEEE Transactions on Electron Devices,Vol.42,No.4,April 1995(例如參見圖3)；Streit et al.,Monolithic HEMT-HBT Integration for Novel Microwave Circuit Applications,GaAs IC Symposium,IEEE,1994(例如參見圖3)；Ho et al.,A GaAs BiFET LSI Technology,GaAs IC Symposium,IEEE,1994(例如參見圖1)；Chang,M.F.,A Manufacturable GaAs BiFET Technology for High Speed Signal Processing,IEEE,1995(例如參見圖1)；Chang,M.F.,Heterojunction BiFET Technology for High
Speed Electronic Systems,IEEE,1997(例如參見圖1)；Gupta et al.,InGaP-PlusTM-A major advance in GaAs HBT Technology,IEEE,2006(例如參見圖1)；Peatman et al.,InGaP-PlusTM：Advanced GaAs BiFET Technology and Applications,CA MANTECH Conference,May 14-17,2007,Austin,TX(例如參見圖1)；Lin et al.,The Monolithic Integration of InGaAs pHEMT and InGaP HBT Technology for Single-Chip WiMAX RF Front-End Module,IEEE,2011(例如參見圖1)；and Alexandre et al.,Quasi-planar GaAs heterojunction bipolar transistor device entirely grown by chemical beam epitaxy,Elsevier Science B.V.,North-Holland,Journal of Crystal Growth 136(1994)235-240(例如參見圖1).美國專利第4672414號及美國專利申請公開號第2002/0064906號亦可能相關。
在某些實施例中，一化合物半導體橫向PNP雙極電晶體包含一摻雜P型平坦化合物半導體層，此半導體層包括一基於化合物半導體之射極與一基於化合物半導體之集極，其在相同水平高度且相對於彼此橫向配置，其中此射極與集極係為彼此分開且電氣絕緣；一摻雜N型平坦化合物半導體層，其位於摻雜P型平坦化合物半導體層下方，且包括電氣耦合至分開的射極與集極之一基於化合物半導體的基極元件；至少一金屬性基極結構連接件，其電氣耦合至
基極元件且與射極和集極電氣絕緣；第一及第二金屬性電極，其位於摻雜P型平坦化合物半導體層上方之第一高度處，且分別獨立電氣連接至射極與集極；及至少一基極電極，其形成於摻雜N型平坦化合物半導體層上方之第二高度處，且連接到至少一金屬性基極結構連接件，其中第二高度低於第一高度。
在某些其他實施例中，一化合物半導體橫向PNP
雙極電晶體包含：一摻雜P型之化合物半導體射極與一摻雜P型之化合物半導體集極，其相對於彼此橫向設置且彼此電氣絕緣；一摻雜N型化合物半導體基極元件，其位於分離的射極與集極下方且與其電氣耦合；及至少一金屬性基極結構連接件，其電氣耦合至基極且與射極及集極電氣絕緣。
在某些其他實施例中，用以製造一化合物半導體
橫向PNP雙極電晶體之方法包含：製造一摻雜P型之基於化合物半導體之射極與一摻雜P型之基於化合物半導體之集極，其相對於彼此橫向配置且彼此電氣絕緣；製造一摻雜N型之基於化合物半導體之射極，其位於分離的射極與集極下方且與其電氣耦合；製造至少一金屬性基極結構連接件電氣耦合至基極元件，且與射極及集極電氣絕緣；製造第一及第二金屬性電極，其位於射極與集極層上方之第一高度處，且分別獨立電氣連接至射極與集極；及製造至少一基極電極，其位於基極元件層上方之第二高度處，且連接到至少一金屬性基極結構連接件，其中第二高度低於第一高度。
在上述多種變化實施例中，化合物半導體層可能
為基於GaAs之化合物半導體層。至少一金屬性基極結構連接件可能包括多個金屬性基極結構連接件。射極與集極可為在多個金屬性基極結構連接件間。射極與集極可由碳摻雜至約2E19~4E19間之一濃度的GaAs來形成。基極元件可由矽摻雜至約1E18~1E19間之一濃度的GaAs來形成。第一及第二金屬性電極可為彼此橫向分開約1μm至5μm的距離。射極與集極可為彼此橫向分開約1μm至5μm的距離。
射極可具有約2μm至12μm的寬度。集極可具有約2μm至12μm的寬度。各基極電極可與鄰近的射極或集極橫向分開約1μm至5μm的距離。
本案亦可能揭露及請求額外實施例。
100、500、600‧‧‧電晶體
102‧‧‧射極層
104‧‧‧基極層
106‧‧‧集極層/N型層
108‧‧‧子集極層
110、510‧‧‧基體層
300、400‧‧‧PNP電晶體
301、401‧‧‧絕緣材料
302、402、706‧‧‧射極
303、403、708‧‧‧集極
304、404‧‧‧P+型層/P+型材料層
306、406‧‧‧N-型材料層
308、408‧‧‧N+型材料層
310、410‧‧‧基體/基體層
502、503、602、603‧‧‧金屬連接器
504、506、508、604、606、608‧‧‧層體
512、612‧‧‧鍍敷金屬層
520‧‧‧P+型射極/P+型元件
530‧‧‧P+型集極/P+型元件
540、640‧‧‧N-型基極
620‧‧‧P+型射極
630‧‧‧P+型集極
550、650、660‧‧‧基極結構連接件
702、704‧‧‧B-金屬電極/電極
710‧‧‧基極
712、714‧‧‧C-金屬電極/電極/基極結構連接件
716、720‧‧‧區域/絕緣區域
718‧‧‧區域
722、724‧‧‧延伸部/電極/基極結構連接件
上述實施例之特徵藉由參考以下參照後附圖式所作之詳細敘述，將會更加容易了解，其中：圖1係為業界中習知類型之一範例基於GaAs之NPN異質接面雙極電晶體100的示意及概要圖；圖2根據本發明之一範例實施例，示意且概要地繪示省略N射極層作為製造程序之一部分，此程序使用來依據一化合物NPN製造流程製成基於GaAs之橫向PNP雙極電晶體；圖3根據本發明之一範例實施例示意且概要地繪示製造程序的一變化，其中針對基於GaAs之橫向PNP雙極電晶體，一P型射極與P型集極橫向形成於P型層處；
圖4根據本發明之一替代實施例，示意且概要地繪示具有二基極結構連接件且射極及集極位於該等基極結構連接之間的基於GaAs之橫向PNP雙極電晶體；圖5係為根據本發明之一第一範例實施例屬於上文參照圖3論述類型之基於GaAs之PNP雙極電晶體的示意橫截面圖；圖6係為根據本發明之一第二範例實施例屬於上文參照圖4論述類型之基於GaAs之PNP雙極電晶體的示意橫截面圖；圖7A~7F係為根據一範例實施例，繪示用以製造參照圖5及6論述類型之基於GaAs之橫向PNP雙極電晶體之相關製造程序步驟的示意及概要圖；及圖8係為根據一範例實施例，繪示圖6中所示類型根據圖7A-7F中所述製造程序製造之基於GaAs的橫向PNP雙極電晶體之俯視圖的示意圖。
應注意的是在此描繪之前述圖式及元件不必然以一致之比例或任何比例繪示。除非另有提示，相同元件係以相同數字標示。
如同上述，高效能NPN異質接面雙極電晶體(HBT)元件之製造係為習知。本發明之實施例中，低成本PNP元件係使用用以讓特定電流參考值及其他電路方塊能夠使用於化合物半導體電路應用中的化合物NPN製造流程製成，且特別的是，化合物半導體橫向PNP雙極電晶體係
使用此種製造程序製成，此程序允許此種PNP雙極電晶體使用現有製造技術廉價地製成。就此敘述及後附申請專利範圍之目的而言，除非本文另有要求，「化合物半導體」一詞表示含括週期表之二或更多不同族的元素的一半導體化合物。在此所述之某些特定範例實施例中，化合物半導體橫向PNP雙極電晶體以砷化鎵(GaAs)化合物材料為基礎，而多種替代實施例亦可利用其他類型之化合物半導體，使用相似於在此所述者的製造程序，來形成相似的化合物半導體橫向PNP雙極電晶體。
圖1係為業界中習知類型之一範例基於GaAs之
化合物半導體NPN異質接面雙極電晶體100的示意及概要圖。電晶體100係由材料之層體製成，且包括通常為N+型摻雜GaAs材料層之一射極層102、通常為P+型摻雜GaAs材料層之一基極層104、通常為N-型摻雜GaAs材料層之一集極層106、通常為N+型摻雜GaAs材料層之一子集極層108、及可為實質上本質GaAs材料層之一基體層110。電晶體100中，金屬連接係自元件之頂部，接到射極、基極至集極層，如同分別標示以E、B及C之線所表示。這些結構及為方便而未繪示之其他結構(例如置於多種結構之間的絕緣材料)，使用可能包括沉積程序、圖案化程序、蝕刻程序、及其他半導體及/或MEMS製造程序之多種製程來形成。
為製成基於GaAs之化合物半導體PNP雙極電晶
體，用來製成基於GaAs之化合物半導體NPN異質接面雙極電晶體之製造程序上的一變化被使用。本質上，此程序省
略N型射極層102之製造，如同示意及概要地於圖2中繪示者。此外，此程序製造出二P型結構側向地在層體104上，其中一用作為P型射極，而另一用作為P型集極。N型層106用作為基極層。至此所得之結構示意且概要地繪示於圖3中，其中PNP電晶體300包括製成射極302與集極303之P+型層304(而諸如矽氮化物之一絕緣材料301位於射極302與集極303間)、作為電晶體基極之N-型層306、N+型層308、及基體310。
對照圖1中所示之屬垂直結構的NPN電晶體，其中集極位於NPN堆疊之底部，且射極位於NPN堆疊之頂部，而基極夾於射極與集極之間，圖3中所示之PNP電晶體係為橫向結構，其中射極與集極位於PNP堆疊之頂部，而經由下方的N型基極層橫向控制。
特別是，此種橫向結構便利元件之製造，包括簡化了射極與集極之形成及射極與集極之電氣連接件。與製造NPN電晶體相比，PNP電晶體之製造通常會含括大致上相同數量之程序步驟，且或許較少程序步驟，因此維持或甚至降低製成電晶體之成本。
此外，此種橫向結構便利具有多重基極結構連接件之較大基極結構的製造。因為PNP元件之增益值與基極之有效寬度相關，增添一第二基極結構連接件(或兩個以上的基極結構連接件)，而射極與集極位於此等基極結構連接件之間，可期望在減少元件之帶寬的同時，允許元件有較佳控制性。具有兩個基極結構連接件之一範例PNP電晶體
示意及概要地繪示於圖4中。PNP電晶體400包括製成射極402與集極403之P+層404(而諸如矽氮化物之一絕緣材料401位於射極402與集極403之間)、作為電晶體基極之N-型層406、N+型層408、及基體410。
圖5係為根據本發明之第一範例實施例屬於上文參照圖3論述類型之基於GaAs之PNP雙極電晶體的示意橫截面圖。電晶體500包括一層體504，其包括被諸如矽氮化物材料(SiNx)之一絕緣材料分開且環繞之P+型射極520及P+型集極530。此範例實施例中，層體504約800~1000埃厚，且P+型元件520及530由碳摻雜至約2E19~4E19之一濃度的GaAs基極來形成。層體506位於層體504下方，其包括N-型基極540(以C-台地表示)及基極結構連接件550。此範例實施例中，層體506約5000~8000埃厚，且基極540由矽摻雜至約1E17~1E18間之一濃度的GaAs基極來形成。此基極結構連接件550係為一金屬結構(以C-金屬表示)，例如由金、鍺、鎳、或鈦形成。此基極結構連接件550延伸到層體506上方約500埃處，且與射極520和集極530電氣絕緣。層體508位於層體506下方，其於此範例實施例中係為一約5000埃厚之N+型材料，且由矽摻雜至約1E18~1E19間之一濃度的GaAs基極來形成。基體層510位於層體508下方，其在此範例實施例中係為約100μm厚，且由近於本質(例如摻雜至約1E12之濃度)之一GaAs基極形成。一鍍敷金屬層512(例如金)可位於基體層510下方。金屬連接器502及503(以B-金屬表示)分別形成於射極520與集極530上，例如由金、鉑、或鈦形
成，用於電氣連接至那些元件。圖5中所示之範例實施例中，金屬連接器502及503間之間隔，及類似射極520與集極530間之間隔(圖中表示為尺寸”Dcg_ag”)係為約在1μm至5μm範圍內，譬如1.5μm左右；射極520之寬度(圖中表示為尺寸”Dxb”)係為在約2μm至12μm範圍內，譬如2.5μm左右；集極530之寬度(圖中表示為尺寸”Dag”)係為在約2μm至12μm範圍內，譬如2.5μm左右；集極530藉由絕緣材料將其與基極結構連接件550分開，此絕緣材料具有係為約1μm至5μm範圍內之一寬度(圖中表示為尺寸”Doxa”)，譬如1.5μm左右。替代的實施例可使用不同尺寸。
圖6係為根據本發明之第二範例實施例屬於上文
參照圖4論述類型之基於GaAs之PNP雙極電晶體的示意橫截面圖。電晶體600包括一層體604，其包括被諸如矽氮化物材料(SiNx)之一絕緣材料分開且環繞之P+型射極620及P+型集極630。此範例實施例中，層體604約800~1000埃厚，且P+型元件620及630由碳摻雜至約2E19~4E19之一濃度的GaAs基極來形成。層體606位於層體604下方，其包括N-型基極640(以C-台地表示)及基極結構連接件650及660。此範例實施例中，層體606約5000~8000埃厚，且基極640由矽摻雜至約1E17~1E18間之一濃度的GaAs基極來形成。此基極結構連接件650及660係為一金屬結構(以C-金屬表示)，例如由金、鍺、鎳、或鈦形成。此基極結構連接件650及660延伸到層體606上方約500埃處，且與射極620和集極630電氣絕緣。層體608位於層體606下方，其於此範例實施例中係
為一約5000埃厚之N+型材料，且由矽摻雜至約1E18~1E19間之一濃度的GaAs基極來形成。基體層610位於層體608下方，其在此範例實施例中係為約100μm厚，且由近於本質(例如摻雜至約1E12之濃度)之一GaAs基極形成。一鍍敷金屬層612(例如金)可位於基體層610下方。金屬連接器602及603(以B-金屬表示)分別形成於射極620與集極630上，例如由金、鉑、或鈦形成，用於電氣連接至那些元件。圖6中所示之範例實施例中，金屬連接器602及603間之間隔，及類似射極620與集極630間之間隔(在圖中表示為尺寸”Dcg_ag”)係為約在1μm至5μm範圍內，譬如1.5μm左右；射極620之寬度(圖中表示為尺寸”Dxb”)係為在約2μm至12μm範圍內，譬如2.5μm左右；集極630之寬度(圖中表示為尺寸”Dag”)係為在約2μm至12μm範圍內，譬如2.5μm左右；集極630藉由絕緣材料將其與基極結構連接件650分開，此絕緣材料具有係為約1μm至5μm範圍內之一寬度(圖中表示為尺寸”Doxa”)，譬如1.5μm左右。同樣地，射極620藉由絕緣材料將其與基極結構連接件660分開，此絕緣材料具有係為約1μm至5μm範圍內之一寬度(圖中表示為尺寸”Doxa”)，譬如1.5μm左右。替代的實施例可使用不同尺寸。
圖7A-7F係為根據一範例實施例繪示用以製造參
照圖5及6論述類型之基於GaAs之橫向PNP雙極電晶體之相關製造程序步驟的示意及概要圖。圖7A概要地繪示製造PNP雙極電晶體之通用層結構，包括一基體層310/410、N+
型材料層308/408、N-型材料層306/406、及P+型材料層304/404。圖7B中，B-金屬電極702及704分別於P+型材料304/404上形成來供射極與集極用。圖7C中，P+型材料層304/404被圖案化以分別定義射極706與集極708。圖7D中，N-型材料層306/406被圖案化以定義基極710，且C-金屬電極712及714被形成來供基極用。圖7E中，一電氣絕緣(ISO)材料形成於射極706與集極708周圍及其間，以形成區域716、718及720。圖7F中，C金屬電極712及714分別藉由延伸部722及724延伸，而絕緣區域716使射極706與基極結構連接件712/722分開，且絕緣區域720使集極708與基極結構連接件714/724分開。
圖8係為根據一範例實施例之示意圖，其繪示圖6
中所示類型之基於GaAs之橫向PNP雙極電晶體的俯視圖，此電晶體根據圖7A-7F中所述之製造程序製造。在此所示係為具有基極(C-金屬)電極712/722及714/724之基極710。射極706與集極708形成於基極710上。電極(B-金屬)702及704分別形成於射極706與集極708上。
應注意的是，以上所述之製造程序僅為範例。對
於任何特定具現例，可能使用到較少、額外、或不同步驟或程序。為了方便，某些處理步驟可能已省略，諸如例如為形成一材料層之細節或用來圖案化及蝕刻一特定材料層之細節，其可能涉及譬如積設一保護材料層於欲受蝕刻材料上方、將此保護層圖案化以暴露欲受蝕刻材料層之一部分、且接著將一蝕刻劑材料施敷於材料層之暴露部分。一
些情況中，與所述的那些材料不同之材料可能適於一特定步驟或程序。要把可使用於本發明之多種實施例中之材料及程序之每種組合及排列都敘述出來，實質上是不可能的。因此，本發明意圖包括所有此等材料及程序，且包括所述材料及程序之合適變化。
應注意的是，圖5及6中所示之尺寸係為範例，且
在多種替代實施例中可有不同。同樣地，應注意的是熟於此技者將認知到，即使堅持要製成本文所述類型之化合物半導體橫向PNP雙極電晶體，亦可於多種替代實施例中使用不同材料及/或濃度，且所有此等變化均意圖落入現在請求的發明之範圍內。
本發明可在不偏離本發明之真正範疇的狀況
下，以其他特定形式具現，且數種變化及修改將可由熟於此技者根據本文教示內容明顯看出。本文每當提及「本發明」時，意圖表示本發明之範例實施例，其不應被解釋為表示本發明之所有實施例，除非前後文另有指明。所述之實施例欲在各方面被考量為僅具例示性而非限制性。
500‧‧‧電晶體
502、503‧‧‧金屬連接器
504、506、508‧‧‧層體
510‧‧‧基體層
512‧‧‧鍍敷金屬層
520‧‧‧P+型射極
530‧‧‧P+型集極
540‧‧‧N-型集極
550‧‧‧基極結構連接件
Claims (18)
- 一種化合物半導體橫向PNP雙極電晶體，其包含：一摻雜P型平坦化合物半導體層，其包括在相同高度相對於彼此橫向配置之一以化合物半導體為基礎之射極與一以化合物半導體為基礎之集極，其中該射極與該集極彼此分開且電氣絕緣；一摻雜N型平坦化合物半導體層，其位於該摻雜P型平坦化合物半導體層之下方，且包括電氣耦合至分開的該射極與集極之一以化合物半導體為基礎之基極元件；多個金屬性基極結構連接件，電氣耦合至該基極元件，且與該射極和該集極電氣絕緣；第一及第二金屬性電極，其在該摻雜P型平坦化合物半導體層上方之第一高度處，且分別獨立電氣連接至該射極與該集極；及多個基極電極，形成於該摻雜N型平坦化合物半導體層上方之第二高度處，且各個基極電極連接到個別的金屬性基極結構連接件，其中該第二高度低於該第一高度。
- 如請求項1之雙極電晶體，其中該等化合物半導體層係為以GaAs為基礎之化合物半導體層。
- 如請求項1之雙極電晶體，其中該射極與該集極位於該等多個金屬性基極結構連接件之間。
- 如請求項2之雙極電晶體，其中該射極與該集極由摻雜碳至2E19~4E19間之一濃度的GaAs形成。
- 如請求項2之雙極電晶體，其中該基極元件由摻雜矽至1E18~1E19間之一濃度的GaAs形成。
- 如請求項1之雙極電晶體，其中有下列至少一狀況：該第一及第二金屬性電極彼此橫向分開1μm至5μm的一距離；該射極與該集極彼此橫向分開1μm至5μm的一距離；該射極具有2μm至12μm的寬度；該集極具有2μm至12μm的寬度；或各基極電極與一鄰近的射極或集極橫向分開1μm至5μm的距離。
- 一種化合物半導體橫向PNP雙極電晶體，其包含：一摻雜P型化合物半導體射極與一摻雜P型化合物半導體集極，相對於彼此橫向配置且電氣絕緣；一摻雜N型化合物半導體基極元件，位於分開的該射極與該集極下方且與其電氣耦合；及多個金屬性基極結構連接件，電氣耦合至該基極元件，且與該射極和該集極電氣絕緣。
- 如請求項7之雙極電晶體，其中該化合物半導體係為以GaAs為基礎之化合物半導體。
- 如請求項7之雙極電晶體，其中該射極與該集極位於該等多個金屬性基極結構連接件之間。
- 如請求項8之雙極電晶體，其中該射極與該集極由摻雜碳至2E19~4E19間之一濃度的GaAs形成。
- 如請求項8之雙極電晶體，其中該基極元件由摻雜矽至1E18~1E19間之一濃度的GaAs形成。
- 一種用以製造化合物半導體橫向PNP雙極電晶體之方法，該方法包含：製造一摻雜P型之化合物半導體為基礎之射極與一摻雜P型之化合物半導體為基礎之集極，其等相對於彼此橫向配置且電氣絕緣；製造一摻雜N型之化合物半導體為基礎之基極元件，其位於分開的該射極與該集極下方且與其等電氣耦合；製造多個金屬性基極結構連接件，其等電氣耦合至該基極元件且與該射極和該集極電氣絕緣；製造第一及第二金屬性電極，其等位於該射極與該集極層上方之一第一高度處，且分別獨立電氣連接至該射極與該集極；及製造多個基極電極，其等位於該基極元件層上方之一第二高度處，且各個基極電極連接到個別的金屬性基極結構連接件，其中該第二高度低於該第一高度。
- 如請求項12之方法，其中該射極與該集極自一摻雜P型平坦化合物半導體層製成，且其中該基極元件自位於該摻雜P型平坦化合物半導體層下方之一摻雜N型平坦化合物半導體層製成。
- 如請求項12之方法，其中該化合物半導體係為以GaAs為基礎之化合物半導體。
- 如請求項12之方法，其中該射極與該集極位於該等多個金屬性基極結構連接件之間。
- 如請求項14之方法，其中該射極與該集極由摻雜碳至2E19~4E19間之一濃度的GaAs形成。
- 如請求項14之方法，其中該基極元件由摻雜矽至1E18~1E19間之一濃度的GaAs形成。
- 如請求項12之方法，其中有下列至少一狀況：該第一及第二金屬性電極彼此橫向分開1μm至5μm的一距離；該射極與該集極彼此橫向分開1μm至5μm的一距離；該射極具有2μm至12μm的寬度；該集極具有2μm至12μm的寬度；或各基極電極與一鄰近的射極或集極橫向分開1μm至5μm的距離。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/655,026 US8878344B2 (en) | 2012-10-18 | 2012-10-18 | Compound semiconductor lateral PNP bipolar transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201421679A TW201421679A (zh) | 2014-06-01 |
| TWI523219B true TWI523219B (zh) | 2016-02-21 |
Family
ID=50484614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102137122A TWI523219B (zh) | 2012-10-18 | 2013-10-15 | 化合物半導體橫向ｐｎｐ雙極電晶體 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8878344B2 (zh) |
| TW (1) | TWI523219B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017111873A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | A method to achieve a uniform group iv material layer in an aspect ratio trapping trench |
| US10109724B2 (en) * | 2017-02-22 | 2018-10-23 | Qualcomm Incorporated | Heterojunction bipolar transistor unit cell and power stage for a power amplifier |
| CN107895739A (zh) * | 2017-12-07 | 2018-04-10 | 湖南大学 | 一种适合单片集成的高速高增益横向bjt结构及制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4510676A (en) | 1983-12-06 | 1985-04-16 | International Business Machines, Corporation | Method of fabricating a lateral PNP transistor |
| US4672414A (en) | 1985-06-28 | 1987-06-09 | Texas Instruments Incorporated | Planar heterojunction bipolar device and method |
| US5326710A (en) | 1992-09-10 | 1994-07-05 | National Semiconductor Corporation | Process for fabricating lateral PNP transistor structure and BICMOS IC |
| DE69433965D1 (de) | 1994-10-26 | 2004-09-30 | Cons Ric Microelettronica | Verfahren zur Herstellung eines lateralen PNP-Hochfrequenztransistors |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6551869B1 (en) | 2000-06-09 | 2003-04-22 | Motorola, Inc. | Lateral PNP and method of manufacture |
| JP4524298B2 (ja) * | 2007-06-04 | 2010-08-11 | パナソニック株式会社 | 半導体装置の製造方法 |
| EP2180517A1 (en) * | 2008-10-24 | 2010-04-28 | Epcos Ag | Pnp bipolar transistor with lateral collector and method of production |
-
2012
- 2012-10-18 US US13/655,026 patent/US8878344B2/en active Active
-
2013
- 2013-10-15 TW TW102137122A patent/TWI523219B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201421679A (zh) | 2014-06-01 |
| US20140110825A1 (en) | 2014-04-24 |
| US8878344B2 (en) | 2014-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160315060A1 (en) | Semiconductor device | |
| JP4216634B2 (ja) | 半導体装置 | |
| JP2005236259A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法、及びそれを用いた電力増幅器 | |
| KR20030081094A (ko) | 반도체장치와 그 제조방법 및 전력증폭기 모듈 | |
| US9691761B1 (en) | Monolithic integration of GaN and InP components | |
| KR20010091919A (ko) | 켄틸레버 베이스를 지닌 초고속 헤테로 접합 양극성트랜지스터 | |
| TWI523219B (zh) | 化合物半導體橫向ｐｎｐ雙極電晶體 | |
| US8956960B2 (en) | Method for stress reduced manufacturing semiconductor devices | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2001308108A (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR20120127419A (ko) | 전자 디바이스 및 전자 디바이스의 제조 방법 | |
| JP3078420B2 (ja) | 半導体デバイス | |
| JP2003163218A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP2016171172A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2006185990A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP3846347B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| US20130256756A1 (en) | Integrated circuit having a staggered heterojunction bipolar transistor array | |
| JP2007005428A (ja) | 半導体装置及びその製造方法 | |
| US7038244B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| KR102322540B1 (ko) | InP 기판을 이용한 소자 제조 방법 | |
| KR100641055B1 (ko) | 화합물반도체 바이폴라 트랜지스터 및 그 제조방법 | |
| KR102008460B1 (ko) | 초정렬 바이폴라 트랜지스터의 제조방법 |