KR20010091919A - 켄틸레버 베이스를 지닌 초고속 헤테로 접합 양극성트랜지스터 - Google Patents
켄틸레버 베이스를 지닌 초고속 헤테로 접합 양극성트랜지스터 Download PDFInfo
- Publication number
- KR20010091919A KR20010091919A KR1020010010497A KR20010010497A KR20010091919A KR 20010091919 A KR20010091919 A KR 20010091919A KR 1020010010497 A KR1020010010497 A KR 1020010010497A KR 20010010497 A KR20010010497 A KR 20010010497A KR 20010091919 A KR20010091919 A KR 20010091919A
- Authority
- KR
- South Korea
- Prior art keywords
- base
- sides
- collector
- pair
- parallel
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims description 26
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000002178 crystalline material Substances 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 239000010953 base metal Substances 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 26
- 238000005530 etching Methods 0.000 description 13
- 239000004642 Polyimide Substances 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- CLCPDSJUXHDRGX-UHFFFAOYSA-N 6-(1,3-dihydroxyisobutyl)thymine Chemical compound CC1=C(CC(CO)CO)NC(=O)NC1=O CLCPDSJUXHDRGX-UHFFFAOYSA-N 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- -1 iridium aluminum arsenic Chemical compound 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Abstract
헤테로 접합 양극성(heterojunction bipolar) 트랜지스터의 베이스-콜렉터 용량(base to collector capacitance)의 감소와 고 주파수 성능의 개선이 베이스(7) 아래에서 그리고 베이스 메사(도 4의 7)의 두 평행 측부를 따라 콜렉터(5)를 언더커팅하여 베이스의 남아있는 두 평행 측부를 따라 경사진 콜렉터 에지(도 6의 5)를 제공함으로써 기존의 물질 및 공정을 이용하여 달성된다. 이는 선택적 에칭 및 메사 영역의 네 개의 측부를 비직각 평행사변형(도 4의 7 및 9)처럼 배향시킴으로써 수행되며, 여기서 한 쌍의 측부는, 결정 구조의 상기및평면 중의 하나와 평행하며 다른 한 쌍의 측부는 결정 구조의및
Description
본 발명은 헤테로 접합 양극성 트랜지스터 ("HBT")에 관한 것이며, 특히, HBT 성능의 장점적 개선 및 상기 HBT에 대한 최대 발진 주파수의 개선을 얻을 수 있는 HBT 구조에 관한 것이다.
헤테로 접합 양극성 트랜지스터 ("HBT")는, 예를 들어 고속 (예를 들면, 고주파수) 디지탈 스위칭에 응용되는 것으로, 당 기술 분야의 문헌에 알려져 있고 잘 정의되어 있다. 상기 HBT는, 도 1의 측면도(폭)로 예시된 바와 같이 층구조(layer structure)이다. 상기 층 구조는 일체형 어셈블리 형태로 차례로 적층된 반도체 기판(1), 서브콜렉터(3), 콜렉터(5), 베이스(7) 및 에미터(9)를 포함한다. 메탈 접점은 외부 전원 및/또는 다른 전자 회로와의 적절한 접속을 위해 상기 에미터, 베이스 및 서브콜렉터 상에 형성된다. 상기 메탈 접점은 서브콜렉터 메탈(11), 베이스 메탈(13) 및 에미터 메탈(15)을 포함한다.
일반적인 HBT가 도 2에 평면도로 도시되어 있다. 여기서, 서브콜렉터(3)는 커다란 직사각형 모양을 한정한다. 상기 직사각형 영역 내에서, 그리고 위에서 바라보았을 때, 직사각형 모양의 에미터 메탈(15)은 맨 꼭대기에 형성되어 있고 마찬가지로 직사각형 모양의 에미터 층(9)의 직사각형 영역을 거의 다 덮는다. 베이스 메탈(13)은 베이스 층(7) 위에 형성되며, 본질적으로 에미터 층(9)을 에워싸는 사진틀 모양의 구조를 형성한다. 베이스 메탈(13)의 외곽 치수(dimensions)는 베이스(7)에 의해 한정되는 직사각형 영역 보다 짧은 바, 베이스 층(7)의 길이 ℓ 및 폭 w는 베이스 메사 길이 및 베이스 메사 폭으로써 호칭하기로 한다. 콜렉터(5)는 베이스(7) 바로 밑에 놓여지며 이 도면에서는 보이지 않는다. 콜렉터 메탈(11)은 서브콜렉터 층(3) 위에 형성되며, 확장된 직사각형 모양이다. 이 도면에서 기판(1)은 도시하지 않았다.
보통의 HBT는 이리듐 알루미늄 비소, 인듐 갈륨 비소 및 인듐 인("InAlAs/InGaAs/InP")HBT이며, 본 발명은 예를 들어 상기 유형의 HBT로 더 쉽게 이해된다. 상기 HBT 트랜지스터는 "시드(seed)"로부터 성장한 커다란 결정체{불 세공(the boule)}을 슬라이스 한 결정 웨이퍼(wafer)인, INP 물질의 에피층(epi-layer) 에서 성장한다. 통상, 상기 웨이퍼는 전문 제조업자 즉, 결정체 제작자(the crystal grower)에 의해 트랜지스터 제조업자에게로 공급되며 상기 웨이퍼는 웨이퍼의 두 측부를 따르는 스트레이트 에지(straight edge)를 포함한다. 상기 두 스트레이트 에지는 서로 직각을 이룬다. 각 스트레이트 에지는 HBT 제조 중에 사용되는 포토리소그래피 공정(photo-lithographic procedure)을 위한 마스크 정렬(mask alignment)을 보조하면서 상기 웨이퍼의 결정체의 각 평면과 함께 정렬(평행하게 형성)된다. 기존의 결정 성장 테크닉(이를테면 분자빔 에피택시, MBE)을 사용하면트랜지스터를 형성하는데 필요한 추가 층이 결정체 InP 웨이퍼의 면(face) 상에 성장되는데, 이는 높이 면에서 특히 상기 웨이퍼의 결정 구조를 효과적으로 더욱 성장시킨다.
제 1의 추가 층, 즉 서브콜렉터(3)는 네가티브 도핑된 InP 물질 층 위에서 InGaAs의 층으로 형성되어 있다. 즉, 상기 InGaAs 및 InP는 불순물이 함유되어 있는데, 이는 통상 실리콘이며, 반도체 층에 낮은 전기 저항률을 가져다 준다. 낮은 저항률은 상기 층이 콜렉터 메탈(11)에서 콜렉터(5)의 아래로 전기적 경로를 제공하는 전기 전도체로서의 역할을 하도록 해준다. 다음 층, 즉 HBT의 콜렉터는 InP 물질을 이용해 성장하는데, 이 InP 물질은 네거티브 도핑되지만, 농도면에선 상기 서브콜렉터의 도핑에서 보다 낮다. 상기 콜렉터 다음에는 HBT의 베이스(7)인 InGaAs 층을 성장시키는데, 이는 관례상, 베릴륨의 불순물을 사용하여 포지티브로 깊게 도핑된다. 마지막 반도체 층인 에미터(9)는 실리콘이 중간 정도로 네거티브 도핑된 InAlAs(인듐 알루미늄 비소)로 성장된다.
일단 상기 적층 모양의 결정 구조가 완성이 되면, 도 2에 도시하였듯이, 다양한 층의 모양 및 크기를 한정하기 위해 마스킹 및 에칭 과정이 뒤따라온다. InAlAs/InGaAs/InP 웨이퍼 구조는 먼저 마스킹 되고 이어서 상부 InAlAs 층을 에칭하는 인산 베이스 용액으로 에칭된다. 그 후, 상기 구조는 다시 마스킹되고 InGaAs 베이스 층은 에칭된다. 이어서 상기 구조는 마스킹되고 그 후 InP를 에칭하는 염산("HCl") 베이스 용액으로 에칭된다. 상기 알려져 있는 공정에 대한 상세 사항에 대해서는 독자는 본 기술 분야의 문헌을 참조하기 바란다.
웨이퍼 상의 유효 공간{"리얼 에스테이트(real estate)"}는 아마 수천의 HBT를 수용하기에 충분할 것이다. 따라서 상기 마스크(mask)는 다수의 HBT의 동시제작이 가능하도록 행과 열로 배열된 동일한 층 기하학의 개개의 마스크 및 HBT들을 포함하는 회로들을 포함한다. 상기 HBT는 나중에 상기 웨이퍼로부터 쪼개질 수("주사위 꼴로 자를 수") 있으며 개별 패키징을 위해 분리되거나 또는 반도체 어레이(array)에서 사용을 위해 기판 상에 유지될 수 있다. 본 발명의 이해를 위해, 단지 각 HBT 구조만을 생각해 보는 것이 필요하게 된다.
일단 에칭이 완료되면, 메탈 접점들이 서브콜렉터, 베이스 및 에미터 층 부위에 증착(deposited)된다. 통상, 유전체 또는 폴리이미드, 플라스틱 절연체 층이 메탈 접점이 증착될 영역을 제외하고, 상기 반도체를 덮기(cover) 위해 사용된다. 상기 접점 메탈을 증착한 후에, 상기 메탈로의 전도성 리드(lead)가 상기 유전체 또는 폴리이미드 절연 층 상에 증착 및 이를 통해 연장된다.
도 1의 InAlAs/InGaAs/InP HBT에서, 예를 들면, 기판(1)은 두께가 약 500-600 미크론이고, 서브콜렉터(3)는 두께가 약 400 옹스트롬(1/10,000th미크론)이고, 콜렉터(5)는 두께가 약 4,000 옹스트롬이며, 베이스(7)는 두께가 약 400 옹스트롬, 에미터(9)는 두께가 약 2,500 옹스트롬이다. 메탈 접점은 두께가 약 2000 옹스트롬이다. 상기 치수는 HBT의 다양한 영역의 상대적 두께(또는 스케일)를 예시한 것이다.
HBT의 구성 소자들의 기능 및 그 작동 이론은 기술 문헌에 잘 기록되어 있으므로, 여기서는 반복하지 않겠다. 기본적으로, 베이스, 에미터 및 콜렉터가 전기적으로 알맞게 바이어스 됨으로써, HBT는 전자 스위치 또는 증폭기 역할을 한다. 예를 들면, 상기 전자 스위치는 베이스로의 적당한 레벨의 전압 적용에 의존하여 에미터와 콜렉터 사이에서 전류를 전도하거나 또는 전도하지 않는다.
고속 디지탈 응용에서 사용될 때, 디바이스가 작동하는 작동 주파수가 높을수록, 그리고 주어진 HBT 설계의 장점이 높을 수록, 더 좋다.
상기 두 인자 각각에 대한 설계 사항은 다르며 정반대이다. 한 인자를 향상시키면 다른 인자는 경시되는 것으로 밝혀졌다.
연구 결과가 보여주듯이, 고 주파수 성능의 헤테로 접합 양극성 트랜지스터(HBT)의 가장 중요한 장점은 fmax및 fτ이다. 여기서 fmax는 단방향 이득이 통일되는 주파수이며 fτ은 전류-이득 차단 주파수이다. fmax의 근사식은,
여기서 RB는 기생(parasitic) 베이스 저항이며 CBC는 베이스 콜렉터 용량이다. 수학식 1은 fmax대 fτ및 RB와 CBC의 관계를 나타낸다. fmax를 높이기 위해서는 fτ이 증가되어야 하고 RB와 CBC는 최소가 되어야 한다.
RB는 기생 베이스 저항이며, 이는 본래 상기 트랜지스터의 베이스 엑세스 저항 및 옴 접촉 저항을 결합한 것이다. 도 3은, 이들 두 저항 성분을 도시하는 개략도이다. 베이스 접점 저항은 베이스 층 물질, 상기 베이스 층 도핑과 베이스 접점을 형성하는데 사용된 옴 메탈 생산 기술에 의존하며, 이들은 베이스 층 두께에 대해서는 거의 독립적이다. 다른 한편으로, 베이스 엑세스 저항은 베이스 층 두께와 역비례한다. 주어진 물질 및 도핑에 대하여, 두꺼운 베이스 층은 낮은 베이스 엑세스를 제공하며, 반대로 얇은 베이스 층은 높은 엑세스 저항을 지닌다. 결과적으로, RB를 줄이기 위해서는 베이스 층 두께를 늘려야 한다.
CBC는 베이스 콜렉터 용량이다. 상기 용량은 콜렉터 층의 두께, 콜렉터 물질의 유전 상수, ετ및 베이스-콜렉터 접합 영역에 따라 변한다. 더 두꺼운 콜렉터 층, 더 적은 접합 영역 및 더 낮은 유전 상수로 더 낮은 CBC가 얻어진다. 베이스-콜렉터 영역은 도 2에 도시된 대로, 베이스 메사 폭 w 및 길이 l로써 주어진다.
다시 도 1로 돌아가서, 전류 이득 차단 주파수 fτ는 트랜지스터 소(small) 신호 전류 이득이 통일되는 주파수이다. 상기 차단 주파수는 다음 수학식을 사용해 추정될 수 있다:
여기서 τEC는 에미터 콜렉터 전자 전송 시간이다. 다른 말로 하면, τEC는 전자가 에미터(9)에서 서브콜렉터(3)로 진행하는데 필요한 시간이며, 상기 전송 시간은 주로 베이스(7) 및 콜렉터(5) 층의 두께에 의존한다. 두꺼운 층에 대하여, 상기 전송 시간은 더 길어진다; 그리고 얇은 층에 대해서는 전송 시간이 짧아진다. 이 흐름은 도 1에 에미터(9)로부터 서브콜렉터(3)까지 뻗어있는 수직의 넓은 화살표시로 도시되어 있다. 따라서, fτ를 증가시키기 위해, 베이스와 콜렉터 층의 두께가 감소되어야 한다.
상기 의존성으로부터, 최적 fmax및 fτ을 얻기 위해서는 HBT의 설계에서 수행되는 절충이 분명해지게 된다. 높은 fτ를 얻기 위하여, HBT 구조는 얇은 베이스와 콜렉터 층을 지녀야 하지만, 이는 RB및 CBC를 증가시켜서 fmax를 낮추게 된다.
감소된 베이스 콜렉터 용량으로 HBT를 제작하는 선행 기술은 "전사된(transferred) 기판" 테크닉으로 알려져 있다. 상기 테크닉에서 HBT의 에미터와 베이스는 InP 웨이퍼의 앞면에 제작되고, 상기 웨이퍼는 이어서 캐리어(carrier)나 대용(surrogate) 기판에서 앞면 아래에 장착이 된다. 원래의 반도체 기판은 그 후 제거되고 콜렉터 구조 및 회로의 잔존 소자가 대용(전사) 기판 상에서 제작된다. 상기 테크닉은 미국 특허 제 5,318,916 호 및 M. Rodwell 등이, 1998년 11월, GaAs IC 심포지움 기술 다이제스트에 발표한 논문 제목 "전사된 기판 HBT를 사용한 48 GHz 디지탈 IC"에 기술되어 있다.
상기 Rodwell 등의 테크닉은 고유의 단점이 있다. 제작 공정이 복잡한 것 외에도, HBT 디바이스가 제작되는 반도체 층의 열팽창 계수와 대용 기판의 열팽창 계수사이에 차이(discrepancy)가 존재한다. 일단 회로가 대용 기판 상에 있게되면,상기 차이는 정렬 문제를 야기하여 제작될 수 있는 회로의 크기를 제한한다.
전형적 HBT에서, 상당량의 베이스-콜렉터 용량은 베이스 옴 접촉부 아래의 영역에서 생긴다. 도 1에서, 점선의 수직선(6), (8)과 오른쪽 및 왼쪽에서의 콜렉터(5)의 각 인접 측부 에지들과의 사이에 예시되어 있는 이들 영역은, 콜렉터(5)에서 현저한 수직적 전류 전도에 참여하지는 않고 단지 베이스-콜렉터 용량, CBC를 증가시키는데 기여한다. 그러므로, 상기 영역들은 초과로 간주될 수 있다. 콜렉터의 상기 초과 영역들을 제거함으로써, 언더커트 콜렉터 구조의 캔틸레버(cantilevered) 베이스가 생성되고 상기 CBC는 InP에서 대략 13인, 상대적으로 높은 유전 물질을 제거함으로써 실질적으로 감소된다. 본 발명은 그러한 접근 방식을 이용한다.
베이스-콜렉터 용량을 줄이기 위해 상기 콜렉터를 언더커팅하여 HBT 구조를 개선하는 이러한 접근 방법은 또한 1996년 3월, 전자 디바이스 레터스(letters), 17권, 3번, 97-99 페이지에 게재된, 미야모또, 리오스 및 덴타이의 초기 논문 "GaInAs/InP DHBT에서의 콜렉터와 서브콜렉터의 언더커팅을 통한 베이스-콜렉터 용량의 감소"의 주제이기도 하다.
미야모또 등이 실용적이라고 생각했던 HBT 디바이스에서, 콜렉터 층은 외관상으로는 그 주변(periphery)이 언더커팅되어, 그로 인해 콜렉터 물질의 상당히 높은 유전 물질을 제거하였다. 결과적으로, 구조의 강도(robustness)가 결여되어, 그 제거된 물질을 더 낮은 유전 상수, 폴리이미드, 대략 4인 유전 상수의 절연 물질로대체하고 이를 전체적으로 덮었다. 유체로서 인가되는(나중에 경화되는) 상기 폴리이미드는 반도체 다이 위로 부어지고, 모든 갈라진 틈(crevice)안으로 침투하여 이들을 채움으로써, 반도체를 위한 덮개 시트(covering sheet)를 제공한다. Rodwell 등의 HBT 디바이스를 완성하기 위해서는, 리드를 전기 접점에 연결하는 추가의 공정이 이용된다. 즉, 콜렉터 메탈 및 에미터 메탈로의 엑세스를 허용하도록 하기 위하여, 폴리이미드 덮개에 창(통로)을 형성하는, 산소 플라즈마 에칭이 실시된다. 이어서 상기 창을 채우고 그리고 반도체 층 상의 접점 메탈과의 전기적 연결을 위한 스루홀(through-hole) 전도체를 제공하기 위하여 경화 폴리이미드 상에서 패드(pad) 메탈을 증발시킨다.
불리한 점으로는, 폴리이미드의 유전 상수가 HBT(들)의 패키지에 밀폐되어 실링되는 공기 또는 기존의 다른 가스들 보다 상당히 크거나 또는 그러한 환경에서 HBT가 동작되게 된다. 그러므로, 미야모또 등이 제안한 HBT 설계는 그렇지 않은 경우 가능한 것으로 보이는 것 보다 낮은 베이스-콜렉터 용량, CBC을 지니지 못하게 된다.
유리한 점으로서, 본 발명은 웨이퍼를 (그리고 웨이퍼 내의 HBT 트랜지스터를) 두꺼운 폴리이미드 코팅 물질로 덮는 것을 필요로 하지 않는다. 그러므로, 본 발명은 전기적 리드를 HBT의 소자에 연결하기 위해 폴리이미드 충진물을 통해 개구(openings)를 에칭할 필요가 없다. 다른 이점으로는, 본 발명은 본래 미야모또 등의 HBT 보다 더 낮은 CBC를 얻으며, 따라서 더 높은 동작 주파수를 얻는다.
또 다른 이점으로는, 마스킹 한정(definition)에서의 변경은 별 문제로 하고서, 본 발명은 HBT의 제작을 위해 오직 기존 기술만을 필요로 하며, 선행 기술의 HBT에서와 같은 물질 및 공정 기술을 채택한다.
따라서, 본 발명의 주목적은 개선된 고 주파 성능을 지닌 HBT를 제공하는 것이다.
본 발명의 다른 목적은 이전에 가능하다고 생각했던 것 보다 더 낮은 베이스콜렉터 용량을 가지는 HBT 구조를 제공하는 것이다.
도 1은 본 발명의 배경의 일부분으로서 제시된 선행 기술의 HBT의 측면도.
도 2는 도 1의 선행 기술의 HBT의 평면도.
도 3은 본 발명의 배경의 일부분으로서 제시된 종래의 HBT의 부분 도시도.
도 4는 본 발명의 HBT 실시예의 평면도.
도 5는 도 4를 선 B-B’를 따라 절취한 HBT의 단면도.
도 6은 도 4를 선 A-A’를 따라 절취한, 도 5의 단면에 직각인 HBT의 또다른 단면도.
도 7은 지점의 상호연결(interconnection) 메탈 및 절연 물질을 가지며 완성되어 있지만 패키지 되지는 않은 (도 6의 단면에 대응하는) HBT의 단면도.
도 8은 본 발명의 기초를 이루는 이론의 이해를 돕기 위한 결정 반도체 웨이퍼의 도면.
도 9, 10 및 11은 선택적 에칭의 효과를 증명하기 위해 도 8의 웨이퍼의 결정 구조의 각기 다른 평면들을 따라 절취한 프로필을 도시하는 부분 측단면도.
<도면 주요 부분에 대한 부호의 설명>
1: InP 기판 3: 서브콜렉터
5: 콜렉터 6: 콜렉터 두께
7: 베이스 9: 에미터
11: 콜렉터 메탈 13: 베이스 메탈
15: 에미터 메탈
헤테로 접합 양극성 트랜지스터는 에미터, 베이스 및 콜렉터를 포함하며, 각 에미터, 베이스 및 콜렉터는 기하학적으로 비직각 평행사변형으로 구성된다. 더 구체적으로, 상기 트랜지스터는 결정체 평면을 포함하는 결정 물질로 형성되며, 상기 에미터, 베이스 및 콜렉터의 비직각 평행사변형 기하학은 상기 (0 0 1) 결정체 평면 {또는결정체 평면}에 평행하도록 향해진 제 1 쌍의 평행측부 및 상기평면과 평행하도록 향해진 제 2 쌍의 평행 측부를 포함한다. 결과적으로 한 방향으로 상기 콜렉터의 측부 에지는 베이스를 언더커팅하고, 직각 방향으로 상기 콜렉터의 측부 에지는 베이스의 에지로부터 상기 베이스 에지의 바깥쪽으로 아래로 경사가 진다. 절연된 전기적 리드는 콜렉터의 경사진 에지를 따라 연장되고 굳게 지지된다. 반면에 상기 베이스의 언더커팅은 베이스 콜렉터 용량을상당히 감소시킨다.
본 발명의 상기 및 기타 목적 및 유리한 점은 상기 설명에서 간단히 요약 설명한 그 구조의 특징과 더불어, 당업자가 본 발명의 바람직한 실시예에 관한 상세한 설명을 읽음으로써 더 분명해질 것이다. 상기 상세 설명은 본 명세서에 첨부된 도면과 함께 취해진다.
도 4는 개선된 HBT 트랜지스터의 상부 평면도를 도시한다. 편의를 위해, 새로운 구조의 상기 도면(및 이후의 도면)에서 HBT의 소자들은 종래의 트랜지스터의 대응 소자들과 동일한 번호로 표시한다. 서브콜렉터(3)(및 도시되지 않은 밑에 있는 기판)는 직사각형 모양이고, 도 1의 선행 기술 HBT의 해당 영역보다 면적이 약간 더 크다. 상기 새로운 HBT 실시예는 본 상세한 설명의 상기 배경 설명 부분에서 언급한 물질로 구성되며, 기존의 선행 기술의 공정 테크닉을 채용하고 있는 점을 알아야 한다. 에미터 메사{에미터(9) 및 에미터 메탈(15)}, 베이스 메탈(13) 및 베이스 영역(7)(예를 들면, 베이스 메사 영역)은 비직각 평행사변형의 모양을 하고 있고, 평행사변형의 인접 측부 사이에 형성된 각도는 90도로 차이가 난다.
각 메사 영역의 긴 측부들은 InP 결정 구조의 (0 0 1) 평면과 평행하다. 짧은 측부들은 InP 결정 구조의평면과 평행하다. 당업자가 인식하듯이, 상기 평행사변형 기하학은 선행 기술에 제공된 소자의 직사각 기하학과 다르다. 콜렉터 메탈(11)은 삼각형 모양이다. 분명한 바와 같이 HBT의 다양한 층의 모양 및 크기는 평행사변형 모양을 한정하기 위해 저항(resist) 및 에칭 공정에 사용된 마스크를 그대로 반영한 것이다. 따라서, 제작 중의 저항 및 에칭 공정에 사용된 상기마스크는 비직각 평행사변형 모양과 비슷해야 한다.
도 5는 도 4의 선 B-B’를 따라 취해지고 선 A-A’에 직각인, 도 4의 HBT의 측면도를 도시한다. 콜렉터(5)는 베이스(7)를 언더커팅한 부분이다. 콜렉터(5)의 왼쪽, 오른쪽 측부 에지는 프로필에서 수직이다(또는 약간 바깥으로 경사질 수도 있다). 용어 "안쪽으로"(또는 "바깥쪽으로")를 사용할 시에, "안쪽으로"라는 의미는 HBT의 중심축으로 향하는 방향을 뜻하고; "바깥쪽으로"라는 의미는 중심축에서 멀어지는 방향을 뜻한다. 콜렉터(5)의 좌측 프로필은 상기 베이스(언더커트)의 좌측 외곽 에지로부터 측면에서 안쪽으로 이격된 채 베이스(7)의 아래쪽의 위치로부터 서브콜렉터(3)로 수직 하향으로 연장된다. 콜렉터(5)의 우측 프로필은 역시 베이스의 우측 에지로부터 측면에서 안쪽으로 이격된 채 베이스(7)의 밑면의 다른 위치로부터 서브콜렉터(3)로 곧게 하향 연장된다. 상기 언더커트는 콜렉터의 고 유전 물질을 제거하는데, 상기 고 유전 물질은 베이스-콜렉터 용량에 기여하며, 전에 "쓸모 없다"라고 참조되었는데, HBT가 더 높은 주파수에서 작동하도록 해준다.
도 6은 HBT의 부분 측단면도를 도시하는데, 이는 도 4에서 선 B-B′와 직각인 선 A-A’를 따라 절취한, 그럼으로써 도 5의 그림과 직각을 이루는 HBT의 부분 측단면도이다. 콜렉터(5)의 외측 에지는 베이스(7)의 대응 에지로부터 서브콜렉터(3)의 한 위치로 하향 경사져 연장되며, 상기 서브콜렉터(3)는 측면에서 볼 때 베이스의 에지로부터 바깥쪽으로 변위되어 있다. 전술한 구조는 도 7의 도면에 포함되어 있으며, 이 도 7을 참조로 다음과 같이 추가 설명을 하기로 한다.
도 7은 완성되어 있지만, 패키지되지 않은 HBT를 도 6처럼 보인 도면이다.유전 물질, 적절하게 실리콘 니트라이드 또는 폴리이미드 된 층(17)이 반도체 다이의 상부 측부들을 덮는데, 이 물질 층은 베이스 메탈과 에미터 메탈 상에 형성되는 개구를 갖는다. 도 4에 나타나있는 콜렉터 메탈(11)은 완성된 디바이스의 선 A-A’를 따라 취해진 본 단면도에는 나타나있지 않다. 포토레지스트(photo-resist) 또는 다른 마스킹 공정을 이용, 상호 연결 메탈(19)이 실리콘 니트라이드 유전 또는 폴리이미드의 개구내에 그리고 트랜지스터의 절연 부분의 경사진 측부 에지를 따라 증착된다. 이 상호 연결 메탈(19)은 각 베이스 및 에미터 접점(13) 및 (15)으로의 전기적 리드로서 역할을 한다.
볼 수 있는 바와 같이, 본 단면도에서 콜렉터(5){및 서브콜렉터(3)}의 측부 에지는 외측으로 하향 경사져 있다. 콜렉터(5)의 좌측 에지는 베이스(7)의 좌측 에지로부터 외측으로 하향하여 서브콜렉터(3) 상의 한 위치로 연장되며, 상기 서브콜렉터(3)는 측면에서 베이스의 좌측 에지로부터 일정한 거리를 두고 떨어져 있다. 여기서는 베이스(7)의 언더커팅은 없다. 콜렉터의 우측 에지는 마찬가지로 경사져 있으며, 베이스(7)의 우측 측부 에지에 관해 좌측 측부 에지에서와 같은 관계를 갖는다. 상기 경사진 에지는 실리콘 니트라이드 또는 폴리이미드 절연 층(17) 및 상기 경사 에지 위에 놓이는 상호연결 메탈(19)에 대한 강한 지지부를 형성함으로써, HBT가 역학적으로 견고해질 수 있게 해준다.
전술한 구조는 본 발명의 배경 부분에서 설명된 정상적인 제작 공정을 통해 달성된다. 비록 같은 선택적 산(acid)을 사용하고 같은 결정 물질에서 동작하지만, 한 방향에서는 베이스 층의 언더커팅이 이루어지고, 직각 방향에서는 언더커팅이이루어지지 않으나, 대신에 상기 콜렉터로의 경사진 측부 에지가 생성된다. 전술한 기하학은 결정을 선택적으로 에칭하여 생성된다.
InP 결정 물질의 에칭 비율은 에칭되는 결정의 다양한 평면의 배향(orientation)에 의존하는 것으로 오랫동안 알려져 왔으며, 이 점에서, 에칭은 고르지 않다. 대부분 상기 지식은 HBT 제작을 위한 마스크를 설계하는데 채택되어 마스크의 에지는 평면과 평행하게 되어 상기 평면에서의 에칭은 베이스 층 아래에 있는 InP 물질의 언더커팅(또는 극소 언더커팅)을 생성하지 않는다. 출원인이 인식한 전술한 내용의 유일한 예외로는 앞서 인용한 미야모또 논문에 설명된 본 발명에 있어서처럼, 베이스 층의 신중한 언더커팅을 요하는 공정이다.
InAlAs/InGaAs/InP 구조는 상기 구조가 상기 물질(InGaAs 또는 InP) 및 결정 평면에 의존하여 염화수소("HCl") 베이스 산 용액으로 선택적으로 에칭되는 특성을 가진다. 상기 선택적 에칭을 도 8을 참조하여 예시한다. 도 8은 화살표로 표시된 결정 배향을 가지며, 8각형(23)이 패턴화된 InP 웨이퍼(21)의 상부도를 보여주고 있다. 상기 웨이퍼를 에칭한 후, 8각형을 형성하는 물질의 적절한 층의 8각면의 에지가 도 9, 10 및 11의 부분 횡단면도에 도시된 바와 같이 나타난다. 이들 도면은 세 가지 물질 층인, InGaAs로 형성된 서브콜렉터의 상부 부분, InP로 형성된 콜렉터와 InGaAs로 형성된 베이스를 도시한다. GaAlAs로 형성된 에미터 층은 단면도로부터 생략되며, 도시되지 않는다. 도 9, 10 및 11의 횡단면도는 웨이퍼의 각 평면의 프로필을 보여주고 있다. 도시되지는 않았지만 같은 프로필들이 반대편의 평면들에 대해 얻어진다.
도 4-7의 HBT에서 전술한 프로필들을 얻기 위하여, InAlAs/InGaAs/InP 웨이퍼 구조가 인산 베이스 용액으로 먼저 에칭되는데, 상기 인산 베이스 용액은 상부의 InAlAs 및 InGaAs 층을 에칭하고 InP에서 정지한다. 이어서 상기 구조는 HCl산 베이스 용액으로 에칭되는데 상기 HCl산 베이스 용액은 InP 층을 에칭하지만, 상부의 InAlAs 또는 상기 InGaAs 층을 에칭하지는 않는다. 이해할 수 있는 바와 같이, 전술한 선택적 에칭은 보통의 양극성 트랜지스터 구조 (호모 접합:homojunction)에는 가능하지 않는데, 그 이유는 상기 물질이 상기 세 가지 다른 층에 대해 같기 때문이다.
전술한 웨이퍼 구조는 HBT의 제작에 사용되는 구조이다. 상기 InGaAs 층이 HBT의 베이스{도 5의 (7)}에 대응하며, InP 층이 콜렉터{도 5의 (5)}에 대응하며, 하부의 InGaAs 층은 HBT의 서브콜렉터{도 5의 (3)}에 대응함이 보여진다. 상기 에미터에 대응하는, 상부의 InAlAs 층은 도시되지 않는다.
도 9는 기존의 구조의 HBT의 프로필로서 인식된다. 언더커팅을 필요로 하는 HBT의 측부들은 평면 [0 0 1] 또는 반대편 평면과 평행하여야 한다. 이는 미야모또 등의 논문 및 본 발명에 제시된 구조에 사용되는 배향(orientation)이며; 메탈 스텝 커버리지(metal step coverage)를 위한 경사짐을 필요로 하는데 측부들은 평면{또는 반대 평면}과 평행하여야 한다. 다양한 층들에 대한 마스크들은 앞서 기술한 바와 같이 결정 구조의 평면들에 대해 배향된 측부들과 평행사변형 모양으로 되어야 하며, 이들 마스크는 전술한 에칭에 앞서 제조 공정의마스킹 단계 시 결정의 각 평면들과 적절히 배향 정렬되어야 한다.
분명한 바와 같이, 본 발명은 베이스의 언더커팅을 채택하지 않는 HBT의 물리적 견고성 및 미야모또 등의 논문에 제안된 HBT 구조로 얻어질 수 있는 것 보다 낮은 베이스-콜렉터 용량을 갖는 HBT를 달성할 수 있다. HBT의 월등한 성능이 얻어진다.
비록 본 발명이 InAlAs/InGaAs/InP HBT 트랜지스터와 연계하여 설명되었지만, 당업자가 인식하듯이, 본 발명은 결정 물질 내에 형성되는 모든 헤테로 접합 유형의 트랜지스터에 적용 가능한 바, 여기에서는 원하는 에칭을 생성하기 위해 서로 다른 층들이 서로 다른 에찬트(etchants)를 필요로 한다.
본 발명의 바람직한 실시예의 전술한 설명은 당업자가 본 발명을 만들고 사용하기에 충분히 상세하게 기재된 것으로 믿어진다. 그러나, 상기 설명 목적으로 제시된 소자들에 대한 상세 설명이 본 발명의 범위를 제한하고자 하는 것이 아니며, 본 발명의 상세한 설명을 읽는 당업자이면 이들 소자들의 균등물 및 이들에 대한 다른 변형들이 자명함을 분명히 이해하게 된다. 따라서 본 발명은 첨부된 청구 범위의 전체 범위 내에서 넓게 해석되어야 할 것이다.
Claims (6)
- 헤테로 접합 양극성 트랜지스터로서,상기 트랜지스터는 에미터, 베이스 및 콜렉터로 구성되며;상기 에미터, 베이스 및 콜렉터의 각각은 기하학적으로 비직각 평행사변형으로 부가하여 구성된,헤테로 접합 양극성 트랜지스터.
- 제 1 항에 있어서,상기 트랜지스터는 결정 물질의 콜렉터로 구성되며, 상기 결정 물질은 평면을 가지며; 여기서 상기 비직각 평행사변형은및평면 중 하나와 평행하게 배향된 제 1 쌍의 평행 측부와, 상기평면 중 하나와 평행하게 배향된 제 2 쌍의 평행 측부를 포함하는,헤테로 접합 양극성 트랜지스터.
- 제 2 항에 있어서,한 쌍의 절연된 전기 리드를 포함하며, 상기 한 쌍의 전기 리드 중 제 1 리드는 상기 트랜지스터의 상기 서브콜렉터 및 상기 트랜지스터의 측부 에지를 따라상기 트랜지스터의 상기 베이스에 나란히 연장되며, 상기 측부 에지는 제 2 쌍의 평행 측부들 중의 하나에 위치하는,헤테로 접합 양극성 트랜지스터.
- 헤테로 접합 양극성 트랜지스터로서,상기 트랜지스터는 InAlAs 물질로 된 에미터, InGaAs 물질로 된 베이스, InP 물질로 된 콜렉터, InGaAs 물질로 된 서브콜렉터 및 InP 물질로 된 기판으로 구성되고,상기 에미터, 베이스, 콜렉터, 서브콜렉터 및 기판은 상기 서브콜렉터가 상기 기판 위에 깔려 있으며, 상기 콜렉터는 상기 서브콜렉터의 부분 위에 깔려 있으며, 상기 베이스는 상기 콜렉터 위에 깔려 있으며, 상기 에미터는 상기 베이스의 부분 위에 깔려 있는, 성장한 결정 구조를 포함하고,상기 성장한 결정 구조는 복수의 결정 평면을 포함하고, 상기 결정 평면은 평면로 식별되며;상기 베이스의 상부 측부 상에 제 1 메탈 접점을 포함하고;상기 에미터의 상부 측부 상에 제 2 메탈 접점을 포함하고;에미터, 베이스, 콜렉터 각각은 기하학에 있어서 네 측부의 도형(figure)을 각각 한정하고;상기 네 측부의 도형 각각은 제 1 및 제 2 쌍의 평행 측부를 포함하며, 상기제 1 쌍의 평행 측부는 상기 평면및결정 평면 중 하나에 평행하게 배향되며, 상기 제 2 쌍의 측부는 상기 평면결정 평면 중 하나에 평행하게 배향되며;상기 콜렉터의 상기 네 측부의 도형은 상기및결정 평면 중 하나에 평행하게 배향되는, 제 1 쌍의 평행 측부와 그리고 각각 경사를 지니며, 상기결정 평면 중 하나에 평행하게 배향된 에지(edge)를 각각 가지는 제 2 쌍의 측부를 포함하며;상기 콜렉터의 네 측부의 도형의 상기 제 1 쌍의 평행 측부는 상기 베이스의 상기 네 측부의 도형의 상기 제 1 쌍의 평행 측부의 언더컷이며;상기 콜렉터의 상기 네 측부의 도형의 상기 제 2 쌍의 측부의 상기 측부 각각은 상기 베이스의 상기 네 측부의 평행 측부의 상기 제 2 쌍의 평행 측부의 상기 측부의 하나로부터 상기 서브콜렉터 상의 위치로 하향 경사져 바깥쪽으로 진행되며;상기 콜렉터의 상기 쌍의 측부 중 하나의 상기 경사진 에지를 따라 연장되는 제 1의 절연 물질 층을 포함하고;절연 물질의 상기 제 1의 절연 물질 층을 따라 연장되어 상기 베이스의 제 1 메탈 접합과 접촉하는 금속 층을 포함하고;상기 콜렉터의 상기 쌍의 측부 중 제 2 측부의 상기 경사진 에지를 따라 연장되는 제 2의 절연 물질 층을 포함하고;상기 제 2 층의 절연 물질을 따라 연장되어 상기 에미터 상의 상기 제 2 메탈 접합과 접촉하는 제 2 금속 층을 포함하는,헤테로 접합 양극성 트랜지스터.
- 헤테로 접합 양극성 트랜지스터로서,상기 트랜지스터는 에미터, 베이스 및 콜렉터로 구성되며;상기 에미터, 베이스 및 콜렉터 각각은 기하학적으로 비직각 평행사변형으로 부가하여 구성되며, 상기 비-직각 평행사변형 각각은 제 1 및 제 2 쌍의 측부로 구성되며, 상기 제 1 쌍의 상기 측부의 각각은 서로 평행하며, 상기 제 2 쌍의 상기 측부 각각은 서로 평행하며; 상기 콜렉터는 상기 베이스에 의해 한정된 상기 비직각 평행사변형의 상기 제 1 쌍의 측부를 따른 상기 베이스의 언더컷이며, 상기 콜렉터는 상기 베이스에 의해 한정된 상기 비직각 평행사변형의 상기 제 2 측부를 따라 바깥으로 하향 경사진,헤테로 접합 양극성 트랜지스터.
- 헤테로 접합 양극성 트랜지스터를 제작하는 방법으로서,비직각 평행사변형의 프로필에서 트랜지스터의 성분의 메사 영역을 위한 마스크를 제작하는 단계와, 여기서 상기 평행사변형 각도는 상기 트랜지스터의 결정 물질의 평면과사이의 각도와 동일하며; 그리고상기 마스크를 상기 기판의 결정 물질 위에 정렬시키는 단계를 포함하며, 여기서 상기 비직각 평행사변형의 측부가 상기 결정 물질의및의 평면에 평행하는,헤테로 접합 양극성 트랜지스터를 제작하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US52676000A | 2000-03-16 | 2000-03-16 | |
| US09/526,760 | 2000-03-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010091919A true KR20010091919A (ko) | 2001-10-23 |
Family
ID=24098684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010010497A KR20010091919A (ko) | 2000-03-16 | 2001-02-28 | 켄틸레버 베이스를 지닌 초고속 헤테로 접합 양극성트랜지스터 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6680494B2 (ko) |
| KR (1) | KR20010091919A (ko) |
| TW (1) | TW483171B (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624449B1 (en) * | 2001-07-17 | 2003-09-23 | David C. Scott | Three terminal edge illuminated epilayer waveguide phototransistor |
| US6936910B2 (en) * | 2003-05-09 | 2005-08-30 | International Business Machines Corporation | BiCMOS technology on SOI substrates |
| US6924203B2 (en) * | 2003-05-27 | 2005-08-02 | Northrop Grumman Corporation | Double HBT base metal micro-bridge |
| US7115918B2 (en) * | 2004-02-11 | 2006-10-03 | Xindium Technologies, Inc. | Collector layer structure for a double hetero-junction bipolar transistor for power amplification applications |
| US7425754B2 (en) * | 2004-02-25 | 2008-09-16 | International Business Machines Corporation | Structure and method of self-aligned bipolar transistor having tapered collector |
| US7560739B2 (en) * | 2004-06-29 | 2009-07-14 | Intel Corporation | Micro or below scale multi-layered heterostructure |
| US20060292809A1 (en) * | 2005-06-23 | 2006-12-28 | Enicks Darwin G | Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection |
| US20070054460A1 (en) * | 2005-06-23 | 2007-03-08 | Atmel Corporation | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop |
| US20080050883A1 (en) * | 2006-08-25 | 2008-02-28 | Atmel Corporation | Hetrojunction bipolar transistor (hbt) with periodic multilayer base |
| US20070102834A1 (en) * | 2005-11-07 | 2007-05-10 | Enicks Darwin G | Strain-compensated metastable compound base heterojunction bipolar transistor |
| US8530934B2 (en) | 2005-11-07 | 2013-09-10 | Atmel Corporation | Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto |
| US20070148890A1 (en) * | 2005-12-27 | 2007-06-28 | Enicks Darwin G | Oxygen enhanced metastable silicon germanium film layer |
| US7531851B1 (en) * | 2007-02-28 | 2009-05-12 | Hrl Laboratories, Llc | Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same |
| US20070262295A1 (en) * | 2006-05-11 | 2007-11-15 | Atmel Corporation | A method for manipulation of oxygen within semiconductor materials |
| US7569913B2 (en) * | 2006-10-26 | 2009-08-04 | Atmel Corporation | Boron etch-stop layer and methods related thereto |
| US7495250B2 (en) * | 2006-10-26 | 2009-02-24 | Atmel Corporation | Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto |
| US7550758B2 (en) | 2006-10-31 | 2009-06-23 | Atmel Corporation | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator |
| US9847407B2 (en) | 2011-11-16 | 2017-12-19 | Skyworks Solutions, Inc. | Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage |
| US9461153B2 (en) | 2011-11-16 | 2016-10-04 | Skyworks Solutions, Inc. | Devices and methods related to a barrier for metallization of a gallium based semiconductor |
| JP2019102639A (ja) * | 2017-12-01 | 2019-06-24 | 株式会社村田製作所 | 半導体装置 |
| US11411080B2 (en) * | 2021-01-05 | 2022-08-09 | Win Semiconductors Corp. | Heterojunction bipolar transistor and method for forming the same |
| US11990537B2 (en) * | 2021-06-29 | 2024-05-21 | Win Semiconductors Corp. | Heterojunction bipolar transistor and power amplifier |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3878550A (en) * | 1972-10-27 | 1975-04-15 | Raytheon Co | Microwave power transistor |
| NL7306948A (ko) * | 1973-05-18 | 1974-11-20 | ||
| US4872046A (en) * | 1986-01-24 | 1989-10-03 | University Of Illinois | Heterojunction semiconductor device with <001> tilt |
| US4775882A (en) * | 1986-11-19 | 1988-10-04 | Rockwell International Corporation | Lateral bipolar transistor |
| FR2625611B1 (fr) * | 1987-12-30 | 1990-05-04 | Radiotechnique Compelec | Circuit integre presentant un transistor lateral |
| JPH03108339A (ja) * | 1989-09-22 | 1991-05-08 | Hitachi Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| DE69128123T2 (de) * | 1990-08-31 | 1998-03-05 | Texas Instruments Inc | Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang |
| JP3278868B2 (ja) * | 1991-08-20 | 2002-04-30 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
| JPH07201284A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 真空トランジスタ及びその作製方法 |
| JP3360105B2 (ja) * | 1994-03-04 | 2002-12-24 | 富士通株式会社 | 半導体装置の製造方法 |
| DE69522075T2 (de) * | 1994-11-02 | 2002-01-03 | Trw Inc | Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen |
| JPH08139101A (ja) * | 1994-11-07 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP3108339B2 (ja) | 1995-08-30 | 2000-11-13 | 東芝電池株式会社 | 電解液の注入量計量装置 |
| US5672522A (en) * | 1996-03-05 | 1997-09-30 | Trw Inc. | Method for making selective subcollector heterojunction bipolar transistors |
| US5625206A (en) * | 1996-06-03 | 1997-04-29 | Lucent Technologies Inc. | High-speed double-heterostructure bipolar transistor devices |
| JP3345293B2 (ja) * | 1997-02-27 | 2002-11-18 | 日本電信電話株式会社 | ヘテロ接合型バイポーラトランジスタ |
| JP3634976B2 (ja) * | 1999-03-11 | 2005-03-30 | 株式会社日立製作所 | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 |
| US6245615B1 (en) * | 1999-08-31 | 2001-06-12 | Micron Technology, Inc. | Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction |
| US6566693B1 (en) * | 2000-09-19 | 2003-05-20 | Hrl Laboratories, Llc | Reduced capacitance scaled HBT using a separate base post layer |
| US6406965B1 (en) * | 2001-04-19 | 2002-06-18 | Trw Inc. | Method of fabricating HBT devices |
-
2000
- 2000-12-19 TW TW089127274A patent/TW483171B/zh not_active IP Right Cessation
-
2001
- 2001-02-02 US US09/776,513 patent/US6680494B2/en not_active Expired - Lifetime
- 2001-02-28 KR KR1020010010497A patent/KR20010091919A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6680494B2 (en) | 2004-01-20 |
| US20010023947A1 (en) | 2001-09-27 |
| TW483171B (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010091919A (ko) | 켄틸레버 베이스를 지닌 초고속 헤테로 접합 양극성트랜지스터 | |
| EP0747964B1 (en) | Fully self-aligned submicron heterojunction bipolar transistor and method of fabricating the same | |
| US5512496A (en) | Method of making collector-up bipolar transistor having improved emitter injection efficiency | |
| US7001819B2 (en) | Semiconductor device and power amplifier using the same | |
| US5296733A (en) | Hetero junction bipolar transistor with improved electrode wiring contact region | |
| JPWO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3905929B2 (ja) | 半導体装置 | |
| US20050184312A1 (en) | Double HBT base metal micro-bridge | |
| US4775882A (en) | Lateral bipolar transistor | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| EP0159179A2 (en) | Improved bipolar transistor construction | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| JP3730873B2 (ja) | 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ | |
| JP2619407B2 (ja) | 半導体装置の製造方法 | |
| US7276744B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5387808A (en) | Heterojunction bipolar transistors with sloped regions | |
| JPH0450747B2 (ko) | ||
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US11171210B2 (en) | Double mesa heterojunction bipolar transistor | |
| JP3558881B2 (ja) | 半導体素子の製造方法 | |
| US20020060327A1 (en) | Metallic bridge structure for hetero-junction bipolar transistor | |
| JPH0577172B2 (ko) | ||
| JPS6343369A (ja) | 半導体集積回路 | |
| JP2000068285A (ja) | バイポーラトランジスタとそれを用いた半導体装置、および半導体基板 | |
| KR20050102655A (ko) | 반도체 장치 및 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| NORF | Unpaid initial registration fee |