JPH02130959A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02130959A
JPH02130959A JP63285048A JP28504888A JPH02130959A JP H02130959 A JPH02130959 A JP H02130959A JP 63285048 A JP63285048 A JP 63285048A JP 28504888 A JP28504888 A JP 28504888A JP H02130959 A JPH02130959 A JP H02130959A
Authority
JP
Japan
Prior art keywords
barrier
titanium oxide
layer
thin layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63285048A
Other languages
English (en)
Other versions
JPH0618276B2 (ja
Inventor
Koji Otsuka
康二 大塚
Hiroichi Goto
博一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP63285048A priority Critical patent/JPH0618276B2/ja
Priority to US07/427,734 priority patent/US5081510A/en
Priority to EP89120211A priority patent/EP0368127B1/en
Priority to DE68917558T priority patent/DE68917558T2/de
Priority to EP19930115576 priority patent/EP0579286A3/en
Priority to KR1019890015796A priority patent/KR930004717B1/ko
Publication of JPH02130959A publication Critical patent/JPH02130959A/ja
Priority to US07/640,032 priority patent/US5112774A/en
Publication of JPH0618276B2 publication Critical patent/JPH0618276B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はショットキバリア及び／又はｐｎ接合を含む高
耐圧半導体装置に関する。
〔従来の技術］ ショットキバリア半導体装置やｐｎ接合半導体装置の高
耐圧化構造として、フィールドスレート４１Ｈｉｌ、フ
ィールドリイツテイングリング構造あるいはこれらの組
合せ構造が広く採用されている。
これらの高耐圧化構造は、主たる整流障壁（ショットキ
バリアとｐｎ接合が代表的なもの）の周辺部での耐圧を
中央部での耐圧Ｃいわゆるバルク耐圧】に近づけること
をねらったものである。しかし、長年に渡る多大な努力
にもか２＋）わらず、バルク耐圧に近い耐圧を比軟的簡
単な構造及び製法のもとで安定かつ確実に得ることには
成功し℃いたＬへ。
本願発明者等は、この問題を解決できる構造として、抵
抗性ショットキバリアフィールドプレート　（Ｒｅ５ｉ
ｓｔｉｖｅ　　　５ｃｈｏｔｔｋｙ　　Ｂａｒｒｉｅｒ
　　　Ｆｉｅｌｄ　　Ｐｌａｔｅ。
略してＲＥＳＰ）と呼んでいる構造を提案し、ショット
キバリア半導体装置に適用したものを特願昭６２−３０
７１９６としてｈｅｎ接合半導体装置に適用したものを
特願昭６３−８０１７３としてそれぞれ出願した。これ
らの出願の実施例において、ＩｔＥＳＰは半導体領域上
に形成したＴｉ（チタン）薄膜を酸化したチタン酸化物
薄層で形成されており、そのシート抵抗は全体的に均一
である。
ＲＥＳＰ構造においては、逆電圧印加時にＲＥＳＰに逆
電流が流れて電位勾配が形成され、この電位勾配によっ
て主たる整流障壁の周縁部での電界集中が緩和され、バ
ルク耐圧に近い高耐圧が安定かつ確実に得られる。絶縁
物の上部に延在さセたフィールドグレートを高抵抗層で
形成した構造。
いわゆる抵抗性フィールドプレート構造が知られ℃いる
。Ｉｔ　Ｅ　Ｓ　Ｐ構造はフィールドプレートを高抵抗
層で形成する点において従来の抵抗性フィールドグレー
ト構造と共通している。しかしＲＥＳＰ構造は、ＲＥＳ
Ｐが半導体領域上に直接に接触してショットキバリアを
形成し℃いる点に基づいて、高耐圧化、高温での耐圧特
性の安定性、信頼性のいずれの面でも従来の抵抗性フィ
ールドグレート構造を大きく上回る好結果を得ることが
できる。
〔発明が解決しようとする課題〕
ＲＥＳＰ構造では、逆電圧印加時に１ＦｔＥｓＰの外周
縁で１次ブレークダウンと呼べるブレークダウン現象が
発生することが多い。この１次ブレークダウンに伴う逆
電流は、ＲＥＳＰの抵抗値による制限を受けて、耐圧低
下を持たらさない程度の微小電流に留まる。しかし、１
次ブレークダウンは、逆電流レベルの増大を持たらすの
で、望ましい現象ではない。
そこで本発明の目的は、逆１！ｆｉレベルの低減したＲ
ＥＳＰ構造を実現し、もって−１優れた特性を有する高
耐圧半導体装置を提供することにある。
〔課題を解決するための手段〕
上記問題点を解決し、上記目的を達成するための本発明
は、半導体領域と、電極を備えて前記半導体領域との間
に整流障壁を形成するための整流障壁形成手段と、前記
電極を包囲するように前記半導体領域上に配置され、か
つ前記電極に電気的に接続され、かつ前記電極のシート
抵抗より大きい１０ｋΩ／□以上のシート抵抗を有し、
かつ前記半導体領域との間にショットキバリアを生じさ
せるように形成され、かつ前記整流障壁から遠ざかった
部分のシート抵抗が前記整流障壁の近傍部分のシート抵
抗よりも高くなるように形成されている薄層とを備えて
いることを特徴とする半導体装置に係わるものである。
なお、前記整流障壁形成手段はショットキバリアを形成
するためのバリア電極及び／又はｐｎ接合を形成するた
めの反対導電型半導体領域から成る。
また、ショットキバリア半導体装置でガードリングを設
けることによってショットキバリアとｐｎ接合との両方
で前記整流障壁を形成することができる。前記薄層の代
表例は半絶縁性のチタン酸化物層である。
〔作　用〕
整流障優に逆電圧が印加されたとき、整流障壁から拡が
る空乏層のみならず、薄層により形成されたショットキ
バリアから拡がる空乏層も発生し。
これらの空乏層は連続する。薄層は、半導体頭載に対し
て抵抗性ショットキバリアフィールドプレー１（ＲＥＳ
Ｐ）として作用し、整流障壁の周縁部における電界集中
を大幅に緩和する。特に、薄層のシート抵抗を変化させ
ているので、逆電流により薄層に形成される電位勾配は
、整流障壁に近い側で緩やかで、整流障壁から遠い側で
急になる傾向を有する。また、整流障壁に近い側で薄層
のシート抵抗を小さくしても、薄層の両端間の抵抗値を
大きく設定できる。逆を流による薄層の電位勾配が整流
ｌ１ＩＨ！！’に近い側で緩やかであるので、整流障壁
の周縁部での電界集中が著しく緩和され。
耐圧を決定する整流障優り周縁部でのブレークダウンが
起こり難くなり、高耐圧化の効果が大きい。
１次ブレークダウンが起こる前の逆電流によって生じる
薄層の両端間の電位差及び薄層の両端間の抵抗値が大き
いので、薄層の外周縁での１次ブレークダウンが高圧側
にシフトし、かつ１次ブレークダウンが起こっても逆電
流の増加が少ない。１次ブレークダウンがほとんど起こ
らないように設計することもできる。このように、高耐
圧化と同時に逆電流の低減を図ることができる。しかも
。
所定の耐圧を得たいとき、薄層のシート抵抗が同一であ
る場合よりも薄層の幅を小さくすることが可能になり、
半導体チップの小形化を図ることができる。
〔第１の実施例〕 本発明の第１の実施例に係わる高速整流用ショットキバ
リアダイオードを第１図〜第４図に基づいて説明する。
第１図及び第２図において、ＧａＡｓ　（砒化ガリウム
）から成る半導体基板１は、ｎ影領域２の上にエピタキ
シャル成長により高抵抗のｎ影領域３を形成したもので
ある。ｎ形―域２の厚さは約３００μｍ１不純物濃度は
約２×１０　ｃｍ　である。
ｎ影領域３の厚さは約１５μｍ１不純物濃度は約１．８
　Ｘ　Ｉ　Ｑ”ｃｍ　　である。ｎ影領域６の上面には
バリア電極４が形成されている。バリア電極４は、厚さ
約５０ＡＣ０，００５ｎｍ）と極薄（７）Ｔｉ薄層５と
、厚さ約２μｍのＡＩ　（アルミニウム）層６とから成
る。バリア電極４を隣接かつ包囲するようにｎ影領域６
上に第１〜第４のチタン酸化物薄層７ａ〜７ｄが順に形
成されている。チタン酸化物薄Ｎ　７　ａ　−７ｄの厚
さは正確にはわからないが。
Ｔｉ薄層５の厚さの１６５倍程程度あると思われる。
チタン酸化物薄層７ａ、７ｂ、７ｃ、７ｄのシート抵抗
は、それぞれ約１００ＭΩ／ロア約６００ＭΩ／口、約
１０００ＭΩ／ロ、約Ω／ロア０ＭΩ／口である。第１
〜第６のチタン酸化物薄ｒＩＩＩ７ａ。
７ｂ、７ｃはｎ影領域６との間にショットキバリアを形
成しており、前述のＲＥＳＰとして働く。
第４のチタン酸化物薄層７ｄは、ＲＥＳＰとしての働き
も皆無ではないように観察されるが、主として表面を安
定化させる絶［１１であると考えられる。チタン酸化物
薄層７ａ〜７ｄを被覆する保護膜としてプラズマＣＶＤ
で成長させたシリコン酸化膜８が形成されている。チタ
ン酸化物薄Ｎｔ７ａ〜７ｄに対するシリコン酸化膜８の
接着性は非常に良好であり、チタン酸化物薄層７ｄを設
けるのは表面安定化とともにシリコン酸化Ｈｓ８のはが
れ防止のためである。バリア電極４の上には、Ｔｉ層に
Ａ１層を重ねた接続用電極９がアノード電極として形成
されている。なお、第２図ではシリコン酸化膜８と接続
用電極９が省略されている。ｎ膨頭域２の下面には、　
Ａｕ　ｒ金）Ｇｅｔゲルマニウム】合金場にＡｕ層を重
ねたオーミック電極１０がカソード電極として形成され
ている。オーずツク電極１０を正、接続用電極９を負と
する逆電圧を印加したときの空乏層１１の拡がりの様子
を第１図に破線で模式的に描いている。第２図に示す各
部の寸法を例示すると次の通りである。バリア電極４の
＠ｅは約９００μｍ、チタン酸化物薄層７ａ。
７ｂ、７ｃの幅ａ　、ｂ　＆Ｃはそれぞれ約４０１１ｍ
。
約３０μｍ、約２０μｍ、チタン酸化物薄層７ｃとｎ影
領域６の端縁との幅ｄ（チタン酸化物薄層７ｄの幅）は
約１４０μｍである。
第３図囚■は、チタン酸化物薄層７ａ〜７ｄを形成する
方法を説明するためのものである。まず第３９囚に示す
ように、ｎ影領域３の上面にＴｉ薄層１２とＡＩ層１３
が連続蒸着により形成され。
ＡＩ層１３の一部を７オトエツテングエ程で除去する。
これにより、チタン酸化物薄層７ｄを形成すべき位置に
Ｔｉ薄層１２の一部が露出し、Ｔｉ薄層１２の残部はＡ
Ｉ層１６によって被覆されている。
次に、空気中のような酸化雰囲気中で第１の熱処理を行
うと、第６図（８）に示すように、Ｔｉ薄層１２の露出
部は酸化されてチタン酸化物薄層７ｄとなる。Ｔｊ薄層
の残部１２ａは、　ＡＩ層１３によってマスクされてい
るので酸化されない。以下は図示しないが、同様の工程
を繰り返す。すなわち、ＡＩ層１３ａを除去した後に、
第１０熱処理よりも低温あるいは短時間として酸化程度
を低くした第２の熱処理を行い、チタン酸化物薄層７Ｃ
を形成する。更にＡＩ層ｉ３ｂを除去した後に、第２の
熱処理よりも酸化程度を低くした第６の熱処理を行い。
チタン酸化物薄層７ｂを形成する。更にＡ！層１３Ｃを
除去した後に、第６の熱処理よりも酸化程度を低くした
第４の熱処理を行い、チタン酸化物薄層７ａを形成する
。最外周の第４のチタン酸化物薄層７ｄは、第１の酸化
処理をＴｉ薄層が十分に酸化されるように行っているた
め、完全な絶縁層と見なセるレベルのチタン酸化物にな
っており、その組成はＴｉＱｚに極めて近いと考えられ
る。第１゜第２及び第６のチタン酸化物薄層７ａ、７ｂ
、７Ｃは、不完全に酸化されたチタン酸化物で、半絶縁
層あるいは高抵抗層と呼ぶのがふされしいレベルのシー
ト抵抗を有する。換言すると、チタン酸化物薄層７ａ、
７ｂ、７ｃは、酸素プアーなチタン酸化物Ｔｉｅｘ（ｘ
＜２　）であると考えられる。なお、バリア電極４のシ
ート抵抗は約０．０５０／口、酸化前のＴｉ薄層１２の
シート抵抗は約２０００／口である。
第１図のショットキバリアダイオードでは２００ｖ以上
の耐圧Ｃバルク耐圧にかなり近い高耐圧】が高い歩留り
で得られる。このショットキバリアダイオードをスイッ
チング周波数ＩＭ）ｉｚの高周波スイッチングレギュレ
ータの整流ダイオードとして使用したところ、極めて良
好な高速応答性が確認され、かつ整流ノイズの発生が極
めて少ないことも確認された。
第４図は、ショットキバリアダイオードの逆電圧−逆′
Ｎ流特性を模式的に示すもので１曲線Ｉが本発明に従う
第１図のショットキバリアダイオードのものである。曲
ｉｆでは、領域Ａで１次ブレークダウンが見られるが、
これによる逆電流の増加は少なく、高耐圧かつ低逆電流
の特性が得られている。曲、Ｉｌｌとして１次ブレーク
ダウンが微かに認められる例を示し℃いるが、１次ブレ
ークダウンが全く認められないことも多い。第４図の曲
線１１．　Ｉｌｌは比較のために示したもので、チタン
酸化物薄層７ａ、７ｂ、７ｃのシート抵抗値が同一の場
合のものである。曲ＩＮ　ＩＩはチタン酸化物薄層のシ
ート抵抗を低く設定したときのもので、耐圧は曲線Ｉよ
り少し劣る程度であるが、領域Ｂの１次ブレークダウン
により逆電流が大きく増加している。曲線用はチタン酸
化物薄層のシート抵抗を高く設定したときのもので、１
次ブレークダウンは起こらないが、耐圧の低下が目立つ
。このように、チタン酸化物薄層７　ａ　−７ｂ　ｓ　
７　ｃのシート抵抗値が同一である限り、このシート抵
抗値をいかに調整しようとも１曲線Ｉに匹適するような
高耐圧かつ低逆電流の特性は得られない。
また、第４図の曲線Ｈに示すように、チタン酸化物薄層
７ａ、７ｂ、７ｃのシート抵抗が同一であっても、逆電
流は大きくなるものの、高耐圧は得られる。しかし、所
定の耐圧を得るのに必要なチタン酸化物薄層７ａ、７ｂ
、７ｃの幅Ｃ第２図のｂ＋ｃ＋ｄ）は１本発明に係わる
曲線■の場合よりかなり大きくなる。このように、本発
明に従うショットキバリアダイオードは、半導体チップ
の小形化を因ることができ、高価な半導体基＠１の使用
量を削減してコストダウンを図ることができる。
［第２の実施例］ 次に１本発明の第２の実施例に係わる高速整流用ショッ
トキバリアダイオードを第５図に基づいて説明する。た
だし、第５１及び後に説明する第６図におい″Ｃ，第１
図と共通する部分には同一の符号を付してその説明を省
略する。
第５図のショットキバリアダイオードでは、チタン酸化
物薄層のシート抵抗が３段階に変化している。すなわち
、チタン酸化物薄層７ｅ、７ｆ。
７ｇのシート抵抗はそれぞれ約２００ＭΩ／ロ、約１０
００ＭΩ／口、約２００００ＭΩ／口である。
ＲＥＳＰとしてのチタン酸化物薄層はチタン酸化物薄層
７ｅ及び７ｆで、チタン酸化物薄層７ｇは第１図のチタ
ン酸化物薄層７ｄと同じ役割を果す。
チタン酸化物薄層７ｅ、７ｆ、７ｇの幅はそれぞれ約８
０μｍ、約５０μｍ１約１４０μｍである。
Ｔｉ薄層５ａ、５ｂはいずれもシート抵抗が約２０００
／口、幅が約２０μｍで、ｎ形飴域３との間にショット
キバリアを形成している。Ｔｉ薄層５ａは。
バリア電極４に対する補助的バリア電極と見なセるもの
で、Ｔｉ薄層５ａがチタン酸化物薄層７ｅとバリア電極
４の間に介在することにより、特に超高速動作時の耐圧
特性が向上する。Ｔｉ薄層５ａに相当する補助的バリア
電極のシート抵抗は２０Ω／口〜１００にΩ／口が望ま
しい。チタン酸化物薄層７ｅ％７ｆの間に介在するＴｉ
薄層５ｂは、実質的に等電位領域として働き、逆電圧回
加時のチタン酸化物薄層７ｅ、７ｆの電位分布を安定さ
せ、高耐圧化を確実なものとする。接続用電極９の外周
部９ａは、チタン酸化物薄層７ｅの上部に延在してフィ
ールドプレートとなっている。
なお、チタン酸化物薄層７ｅからＴｉ薄層５ｂにかけて
の部分では、シート抵抗がバリア電極４から遠ざかるに
つれて低くなる傾向を有する。しかし、チタン酸化物薄
層７ｅの内周縁からチタン酸化物薄層７ｆの外周縁まで
を全体的に見れば、バリア電極４から遠ざかるにつれて
シート抵抗が高くなる傾向を有する。ただし、Ｔｉ薄層
５ｂは、チタン酸化物薄層７ｅ、７ｆを電気的に接続す
るためのバリア電極と見なすのが妥当であＥｌ、　ＲＥ
ＳＰの一部と見るべきではない。
〔第３の実施例〕 第６図は１本発明の第６の実施例に係わる高速整流用シ
ミットキバリアダイオードを示すものである。この実施
例では、チタン酸化物薄層７ｈとチタン酸化物薄層７ｉ
、７ｊの２層構造にょクシート抵抗を６段階に変化させ
ている。チタン酸化物薄層７ｈ、７ｉ、７ｊは、それぞ
れシート抵抗が約２００ＭΩ／ロ、約Ｉ　０００Ｍ０７
口、約５ＱＤＯＯＭΩ／口に形成されている。チタン酸
化物薄層７ｈ、７ｉが２層になっている部分は、幅が約
８０μｍで、そのシート抵抗はチタン酸化物薄層７ｈに
より決定されて約２００ＭΩ／口である。
チタン酸化物薄層７１の一層のみとなっ又いる外周側は
１幅が約６０μｍで、そのシート抵抗は約１０００ＭΩ
／口である。チタン酸化物薄層７ｊの幅は約１４０μｍ
である。ＲＥＳＰとしてのチタン酸化物薄層はチタン酸
化物薄層７ｈ、７ｉの部分で、チタン酸化物薄層７ｊは
第１図のチタン酸化物薄層７ｄと同じ役割を果す膜であ
る。Ｔｉ薄層５ｄは、第５囚のＴｉ薄層５ａと同様に耐
圧特性の一層の向上を図るためのものである。また％ｐ
＋形領域１４から成るガードリングを形成して、逆サー
ジ耐量の向上を図っている。接続用電極９の外周Ｗ６９
　ａがフィールドプレートとなっているのは第５図と同
じである。
第１図及び第５図の実施例では、主たる整流障権はバリ
ア電極によって形成されるショットキバリアのみである
。これに対して第６図の実施例では、ｐ影領域１４の表
面にはショットキバリアは形成されないので、主たる整
流障壁は、バリア電極によって形成されるショットキバ
リアとガードリングによって形成されるｐｎ接合とが連
続したものである。主たる！ＩｆＭ障壁にチタン酸化物
薄層によって形成されるショットキバリアが連続してい
る構造は、第１図、第５図及び第６図に共通である。
〔第４の実施例〕 次に、本発明の第４の実施例に係わる整流用ｐｎ接合ダ
イオードを第７内及び第８内に基づいて説明する。
第７図及び第８図において、ＧａＡｓがら成る半導体基
板２１は、ｎ形餉域２２の上にエピタキシャル成長によ
り高抵抗のｎ影領域２３を形成したものである。ｎ膨頭
域２２の厚さは約３００μｍ不純物情度は約２　Ｘ　１
０００ｃｍ−”である。ｎ形動域２３の厚さは約１５μ
ｍ、不純物濃度は約１．８×１０ｃｍ　　である。ｎ影
領域２３の中にはＺｎ　（亜鉛）の拡散によってｐ形像
域２４が形成されている。ｐ形餉域２４の深さは約３μ
ｍで、ｐ＋形領領域２４平均比抵抗はｎ影領域２３より
著しく小さい。したがって、ｐ形頭域２４とｎ影領域２
３との間に形成されるｐｎ接合２５に逆電圧が印加され
ると、ｐｎ接合２５から伸びる空乏層は主としてｎ影領
域２６に拡がる。ｐ＋形飴域２４の±面ニ’ｔ＊　、　
Ａｕ　　Ｇｅ　合金／ｌにＡｕ層を重ねたオーずツク電
極２６がアノード電極として形成されている。
オーずツク電極２６を隣接かつ包囲するように半導体基
板２１上にＴｉ　ＫＮ　２８　、チタン酸化物１１Ｍｌ
２７ａ〜２７ｅが形成されている。チタン酸化物薄層２
７ａ〜２７ｅの上面は、プラズマＣＶＤにより形成した
シリコン酸化膜２９で被覆されている。Ｔｉ薄＃２８の
厚さは約５　ＯＡ　（０，００５μｍ）と極薄である。
チタン酸化物薄層２７ａ〜２７ｅの厚さは、正確にはわ
からないが、Ｔｉ薄層２８の厚さの１．５倍程度である
と思われる。チタン酸化物薄層２７　ｅ、　２７　ａ、
　２７　ｂ、２７　ｃ、　２７ｄのシート抵抗は、それ
ぞれ約１００ＭΩ／口。
約１００ＭΩ／口、約３００ＭΩ／口、約１０００ＭΩ
／ロ、約５００００ＭΩ／口である。このようにシート
抵抗に変化を持たせるには、第３図（４）■について説
明した方法と実質的に同じ方法で行う。
チタン酸化物薄層２７ａ、２７ｅは同一の酸化工程で形
成したもので、内側のチタン酸化物薄層２７ｅはｐ形像
域２４の上に配置されている部分であり、外側のチタン
酸化物薄層２７ａはｎ影領域２６の上に配置されている
部分である。Ｔｉ薄層２８とチタン酸化物薄層２７ｅは
、ｐＹｅ―域２４上２４ミック接触に近い接触をしてお
！７．ｐ形頭域２４と共同してオーばツク電極２６とチ
タン酸化物薄層２７ａを電気的に接続する役目を果して
いる。ｎ影領域２２の下面には、　Ａｕ　−Ｇｅ合金層
にＡｕ＃を重ねたオーミック電極３０がカンード電極と
して形成されている。第８囚に示す各部の寸法を例示す
ると次の通りである。ｐｎ接合２５の幅ｅは約９００μ
ｍ、チタン散化物薄層２７ａ、２形餉域２３の端縁との
幅ｅ（チタン酸化物薄Ｎ２７ｄの＃Ａ）は１４０μｍで
ある。
チタン酸化物薄層２７ａ、２７ｂ、２７ｃは、ＲＥＳＰ
として第１囚のチタン酸化物薄層７ａ、７ｂ、７ｃと実
質的に同一の作用効果を発揮する。
チタン酸化物薄層２７ｄは、第１図のチタン酸化物薄層
７ｄと同じ役割を果す。また、オーミック電極２６の外
周ＨＩ３２６ａはフィールドプレートとなっている。。
結果として、バルク耐圧にかなり近いと思われる２００
Ｖ以上の高耐圧が高い歩留りで得られ、その耐圧特性は
極めて安定である。逆電圧−逆電流特性は、第４図の曲
線Ｉと同様である。また、チタン酸化物薄層２７ａ、２
７ｂ、２７ｃのシート抵抗を同一としてそのシート抵抗
値を変化させたときの傾向も、第４図の曲ａｎ、ｍと同
様である。したがって、本発明に従うｐｎ接合ダイオー
ドは高耐圧化と同時に逆電流の低減が図られている。ま
た、半導体チックの小形化とこれに伴うコストダウンを
図ることができる。なお。
ｐｎ接合ダイオードの場合でも、第５図及び第６肉と同
様の高耐圧化構造を採用することができる。
〔変形例〕
本発明は上述の実施例に限定されるものでなく。
例えば次の変形が可能なものである。
＋１１　　ＲＥ　Ｓ　Ｐとしての薄層のシート抵抗は諸
条件によって効果的な範囲は変わるけれども、１０ｋΩ
／□以上で効果が認められ、望ましくは１０ＭΩ／口〜
１００００ＭΩ／口に選ぶのが良い。
（２）薄層のシート抵抗は、整流障螢の端部からの距離
に対して指数関数的に次第に高くなるのが理想である。
しかし、製造面ｔ−考慮すると、実用的には２段〜４段
程度に段階的にシート抵抗を変化させることになる。
（３１薄層としては、チタン酸化物薄層が好適であるが
、タンタル酸化物薄層等にすることもできる。、また、
半導体像域上に被着された金属薄層を酸化して形成した
金属酸化物薄層全薄層として使用するのが便利であるが
、金属酸化物の蒸着やスパッタリングで形成した金属酸
化物薄層全使用してもよい。
（４）第１図のチタン酸化物薄層７ｄ及びこれに相当す
る他の実施例のチタン酸化物薄層が形成されていること
により、チタン酸化物薄層７０等の外周縁での１次ブレ
ークダウンが起こり難くなり、高耐圧化と逆電流低減を
両立させる上で好都合である。しかし、チタン酸化物薄
層Ｚｄ等を除去しても１本発明の効果は十分に認められ
る。
（５）カードリング、フィールドプレート、フィールト
リミツティングリング等の高耐圧化構造と組合せること
もできる。
＋６１　　従来、高耐圧化が困難であったＧａＡｓ　、
　ＩｎＰ（燐化インジウム）等のｍ−ｖ族化合物半導体
を使用する半導体装置に本発明を適用すれば、顕著な効
果が得られるが１本発明はシリコン半導体装置にも適用
可能である。
（７）　　集積回路中に形成した半導体装置に適用して
もよいし、実施例とは半導体領域の導電型を反対とする
半導体装置に適用することもできる。
［発明の効果〕 上述のように１本発明によれば、耐圧を大幅に向上させ
ることができるとともに、逆電流を低減させることがで
きる。また、半導体チップを小形化することができ、も
ってコストダウンを図ることができる。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係わるショットキバリ
アダイオードを示す断面図。 第２丙は第１図の接続電極とシリコン酸化膜とを省いて
ショットキバリアダイオードを示す平面図。 第６図（ＡｌｔＢＪは第１図のショットキバリアダイオ
ードの製造方法を工程順に示す断面図。 第４崗は第１図のショットキバリアダイオードと２つの
比８例のショットキバリアダイオードの逆電圧−逆電流
特性を示す図、 第５内は本発明の第２の実施例に係わるショットキバリ
アダイオードを示す断面図。 第６図は本発明の第６の実施例に係わるショットキバリ
アダイオードを示す断面図。 第７図は本発明の第４の実施例に係わるｐｎ接合ダイオ
ードを示す断面図、 第８図は第７肉の電極とシリコン酸化膜を省いたｐｎ接
合ダイオードの平面内である。 ６・・・ｎ影領域、４・・・バリア電極、　７　ａ　＊
　７　ｂ　＃７Ｃ，７ｄ・・・チタン酸化物薄層、９・
・・接続電極。 １１、−・空乏層、２６・・・ｎ影領域、２４・・・ｐ
影領域。 ２６−・・オーミック電極、２７ａ、２７ｂ　、２７ｃ
、２７ｄ・・・チタン酸化物薄層。

Claims (1)

  1. 【特許請求の範囲】 〔１〕半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
    るための整流障壁形成手段と、 前記電極を包囲するように前記半導体領域上に配置され
    、かつ前記電極に電気的に接続され、かつ前記電極のシ
    ート抵抗より大きい１０ｋΩ／□以上のシート抵抗を有
    し、かつ前記半導体領域との間にシヨツトキバリアを生
    じさせるように形成され、かつ前記整流障壁から遠ざか
    つた部分のシート抵抗が前記整流障壁の近傍部分のシー
    ト抵抗よりも高くなるように形成されている薄層と を備えていることを特徴とする半導体装置。 〔２〕前記整流障壁形成手段は、前記半導体領域との間
    にシヨツトキバリアを形成するバリア電極である請求項
    １記載の半導体装置。 〔３〕前記整流障壁形成手段は、前記半導体領域と反対
    の導電型を有し、かつ前記半導体領域よりも低い抵抗率
    を有している反対導電型半導体領域と、前記反対導電型
    半導体領域上に形成されたオーミック電極とから成るも
    のである請求項１記載の半導体装置。
JP63285048A 1988-11-11 1988-11-11 半導体装置 Expired - Lifetime JPH0618276B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63285048A JPH0618276B2 (ja) 1988-11-11 1988-11-11 半導体装置
US07/427,734 US5081510A (en) 1988-11-11 1989-10-26 High-voltage semiconductor device having a rectifying barrier, and method of fabrication
EP89120211A EP0368127B1 (en) 1988-11-11 1989-10-31 High-voltage semiconductor device having a rectifying barrier, and method of fabrication
DE68917558T DE68917558T2 (de) 1988-11-11 1989-10-31 Hochspannungshalbleiteranordnung mit einer Gleichrichtersperrschicht und Verfahren zur Herstellung.
EP19930115576 EP0579286A3 (en) 1988-11-11 1989-10-31 Method of fabricating a semiconductor device with schottky barrier
KR1019890015796A KR930004717B1 (ko) 1988-11-11 1989-11-01 반도체 장치
US07/640,032 US5112774A (en) 1988-11-11 1991-02-15 Method of fabricating a high-voltage semiconductor device having a rectifying barrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63285048A JPH0618276B2 (ja) 1988-11-11 1988-11-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH02130959A true JPH02130959A (ja) 1990-05-18
JPH0618276B2 JPH0618276B2 (ja) 1994-03-09

Family

ID=17686493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63285048A Expired - Lifetime JPH0618276B2 (ja) 1988-11-11 1988-11-11 半導体装置

Country Status (5)

Country Link
US (2) US5081510A (ja)
EP (2) EP0579286A3 (ja)
JP (1) JPH0618276B2 (ja)
KR (1) KR930004717B1 (ja)
DE (1) DE68917558T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152463A (ja) * 2016-02-23 2017-08-31 サンケン電気株式会社 半導体装置
JP2020141154A (ja) * 2016-11-14 2020-09-03 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ Ｉｉｉ−ｖ族半導体ダイオード

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
JPH05335489A (ja) * 1992-06-02 1993-12-17 Nec Corp 半導体装置
US5622877A (en) * 1993-03-02 1997-04-22 Ramot University Authority For Applied Research & Industrial Development Ltd. Method for making high-voltage high-speed gallium arsenide power Schottky diode
US5594237A (en) * 1995-02-24 1997-01-14 The Whitaker Corporation PIN detector having improved linear response
JP3123452B2 (ja) * 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
US6379509B2 (en) * 1998-01-20 2002-04-30 3M Innovative Properties Company Process for forming electrodes
US6229193B1 (en) * 1998-04-06 2001-05-08 California Institute Of Technology Multiple stage high power diode
EP1145298A3 (de) * 1998-05-26 2002-11-20 Infineon Technologies AG Verfahren zur herstellung von schottky-dioden
EP1341238B1 (en) * 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941463A (ja) * 1972-07-26 1974-04-18

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599054A (en) * 1968-11-22 1971-08-10 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3616380A (en) * 1968-11-22 1971-10-26 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3652905A (en) * 1970-05-26 1972-03-28 Westinghouse Electric Corp Schottky barrier power rectifier
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US3907617A (en) * 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
JPS51126761A (en) * 1975-04-25 1976-11-05 Sony Corp Schottky barrier type semi-conductor unit
US4408216A (en) * 1978-06-02 1983-10-04 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range
US4312112A (en) * 1978-10-23 1982-01-26 Eaton Corporation Method of making field-effect transistors with micron and submicron gate lengths
US4312113A (en) * 1978-10-23 1982-01-26 Eaton Corporation Method of making field-effect transistors with micron and submicron gate lengths
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
JPS57208178A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
JPS59110173A (ja) * 1982-12-15 1984-06-26 Fuji Electric Corp Res & Dev Ltd シヨツトキバリアダイオ−ド
JPS59132661A (ja) * 1983-01-20 1984-07-30 Matsushita Electronics Corp シヨツトキ・バリア形半導体装置
JPS59220976A (ja) * 1983-05-31 1984-12-12 Nec Home Electronics Ltd シヨツトキバリアダイオ−ド
JPS59232467A (ja) * 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド
JPS6020585A (ja) * 1983-07-14 1985-02-01 Sanyo Electric Co Ltd シヨツトキ−バリア・ダイオ−ド
US4899199A (en) * 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
JPS60157268A (ja) * 1984-01-26 1985-08-17 Rohm Co Ltd シヨツトキバリアダイオ−ド
JPS60178670A (ja) * 1984-02-24 1985-09-12 Nec Corp シヨツトキ−バリアダイオ−ド
JPS61166164A (ja) * 1985-01-18 1986-07-26 Sanyo Electric Co Ltd シヨツトキバリア半導体装置
GB2176339A (en) * 1985-06-10 1986-12-17 Philips Electronic Associated Semiconductor device with schottky junctions
JPS6394673A (ja) * 1986-10-09 1988-04-25 Sanken Electric Co Ltd シヨツトキバリア半導体装置の製造方法
JPS6394674A (ja) * 1986-10-09 1988-04-25 Sanken Electric Co Ltd シヨツトキバリア半導体装置
JPH0817229B2 (ja) * 1988-03-31 1996-02-21 サンケン電気株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941463A (ja) * 1972-07-26 1974-04-18

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152463A (ja) * 2016-02-23 2017-08-31 サンケン電気株式会社 半導体装置
JP2020141154A (ja) * 2016-11-14 2020-09-03 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ Ｉｉｉ−ｖ族半導体ダイオード

Also Published As

Publication number Publication date
JPH0618276B2 (ja) 1994-03-09
EP0579286A3 (en) 1994-09-07
EP0579286A2 (en) 1994-01-19
DE68917558D1 (de) 1994-09-22
EP0368127A3 (en) 1990-09-19
KR900008668A (ko) 1990-06-04
US5081510A (en) 1992-01-14
EP0368127B1 (en) 1994-08-17
US5112774A (en) 1992-05-12
EP0368127A2 (en) 1990-05-16
KR930004717B1 (ko) 1993-06-03
DE68917558T2 (de) 1995-04-20

Similar Documents

Publication Publication Date Title
JPH02130959A (ja) 半導体装置
US5027166A (en) High voltage, high speed Schottky semiconductor device and method of fabrication
US4899199A (en) Schottky diode with titanium or like layer contacting the dielectric layer
JP3623687B2 (ja) ショットキバリアダイオード及びその製造方法
US4980749A (en) P-N junction semiconductor device and method of fabrication
JP2687017B2 (ja) ショットキバリア半導体装置
JPS60157268A (ja) シヨツトキバリアダイオ−ド
JPH0580157B2 (ja)
JPH0618277B2 (ja) シヨツトキバリア半導体装置
JPH0515311B2 (ja)
TW201842583A (zh) 半導體裝置
JPH0573350B2 (ja)
JPH0652787B2 (ja) シヨツトキバリア半導体装置
JPH0618279B2 (ja) シヨツトキバリア半導体装置
JPS6325507B2 (ja)
JP2000058875A (ja) ショットキーバリアダイオード
JPH0573351B2 (ja)
JPH065735B2 (ja) 半導体装置
JPH0581067B2 (ja)
JPH0883918A (ja) 半導体装置
JPH02253659A (ja) 半導体装置
JP3175761B2 (ja) ショットキバリア半導体装置の製造方法
JPH0618270B2 (ja) シヨツトキバリア半導体装置
JPH04218969A (ja) ショットキーバリア半導体装置
JPH0618269B2 (ja) シヨツトキバリア半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 15