JPH065735B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は整流障壁（ｐｎ接合又はシヨツトキ障壁）が高
耐圧化された半導体装置に関する。

〔従来の技術と発明が解決しようとする課題〕

ｐｎ接合（ｐｉｎ接合も含む）又はシヨツトキバリア
（シヨツトキ障壁）の高耐圧化を図るための代表的な構
造としてフイールドプレート（以下、単にＦＰと言う）
構造とフイールドリミッテイングリング（以下、単にＦ
ＬＲと言う）構造がある。しかし、前者のＦＰ構造によ
る高耐圧化はあまり多くを期待できない。また、後者の
ＦＬＲ構造は、バラツキが大きく設計通りの耐圧を得る
ことが困難であるという欠点、及び製造工程が複雑であ
るという欠点を有する。

特開昭５４−１１８７８１号公報に、第６図に示すよう
な高耐圧化構造の半導体装置が開示されている。この半
導体装置はｎ型領域１に隣接してp⁺型領域３を有する。
p⁺型領域３の上にはオーミツク電極４が形成され、ｎ型
領域１の下部にはオーミツク電極５が形成されている。
バリア電極８は、ｐｎ接合７の周縁部７ａから所定距離
を隔てて形成され、ｎ型領域１との間にシヨツトキバリ
アを形成し、電気的にはフローテイング（オーミツク電
極４、５とは非接続）の状態にある。オーミツク電極４
とバリア電極８は同一金属を同一工程で形成したもので
よい。このダイオードに逆電圧を印加すると、ｐｎ接合
７から主としてｎ型領域１へ伸びる空乏層はブレークダ
ウンを起こす前にバリア電極８に到達し、バリア電極８
によるシヨツトキバリアを新たな起点として伸び、第６
図に模式的に示す空乏層２が形成され、ｐｎ接合７のコ
ーナ部及び周縁部での電界集中が緩和される。この結
果、バリア電極８がない場合より耐圧が向上する。この
構造はp⁺型環状領域を用いるＦＬＲ構造の変形と言える
ものであるが、p⁺型環状領域をオーミツク電極４と同時
に形成するバリア電極８に置き換えることにより、製造
工程の簡略化が達成されている。しかしながら、バリア
電極８によるシヨツトキバリアの耐圧はｐｎ接合に比べ
て低いのが一般的であるから、p⁺型環状領域を用いるＦ
ＬＲ構造に比べて耐圧的には不利である。しかも、ｎ型
領域１の表面状態によつて空乏層が広がり易かつたり広
がり難かつたりするため、設計耐圧に対する耐圧のバラ
ツキが大きくなり易い、あるいは耐圧バラツキを小さく
するために高度な製造技術を必要とするという欠点は解
消されていない。

そこで、本発明の目的は、製造が容易で、高耐圧化効果
が大きく、かつ高耐圧化を確実に達成することができる
構造を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するための請求項１の発明は、半導体領
域と、電極を備えて前記半導体領域との間に整流障壁を
形成するための整流障壁形成手段と、前記電極を包囲す
るように前記半導体領域上に配置され、かつ前記電極に
電気的に接続され、かつ前記電極のシート抵抗より大き
いシート抵抗を有し、かつ前記半導体領域との間にシヨ
ツトキバリアを生じさせるように形成されている薄層
と、前記薄層を隣接包囲するように前記半導体領域上に
配置され、かつ前記半導体領域上に形成されたチタン薄
層を酸化したものから成り、前記薄層よりも大きいシー
ト抵抗を有しているチタン酸化物薄層とを備えているこ
とを特徴とする半導体装置に係わるものである。

請求項２の発明は、更に、前記薄層の上面に形成され、
かつその外端が前記チタン酸化物薄層上に延在している
絶縁層を有するものである。

請求項３の発明は、半導体領域と、電極を備えて前記半
導体領域との間に整流障壁を形成する整流障壁形成手段
と、前記電極を包囲するように前記半導体領域上に配置
され、かつ前記電極に電気的に接続され、かつ前記電極
よりも大きいシート抵抗を有し、かつ前記半導体領域と
の間にシヨツトキバリアを生じさせるように形成されて
いる薄層と、前記薄層の上面に形成された絶縁層と、前
記電極を包囲するように形成され、かつ前記電極に電気
的に接続され、かつ前記絶縁層を介して前記薄層と対向
しており、かつ前記薄層よりも小さいシート抵抗を有す
る導電性又は抵抗性の層とを備えていることを特徴とす
る半導体装置に係わるものである。

請求項１、２、３における前記整流障壁形成手段の１つ
は、前記半導体領域との間にｐｎ接合を形成するように
前記半導体領域と反対の導電型を有し、かつ前記半導体
領域よりも低い抵抗率を有している反対導電型半導体領
域と、前記反対導電型半導体領域上に形成されたオーミ
ツク電極とから成るものである。この場合、薄層は前記
反対導電型半導体領域上に延在する部分を有するもので
もよい。前記整流障壁形成手段の他の１つは、前記半導
体領域との間にシヨツトキバリアを形成するバリア電極
である。

〔作 用〕

請求項１の発明においては、整流障壁に逆電圧が印加さ
れたとき、整流障壁から拡がる空乏層のみならず、薄層
により形成されたシヨツトキバリアから拡がる空乏層も
発生し、これらの空乏層は連続する。薄層は、半導体領
域に対して絶縁層を介さない形の抵抗性シヨツトキバリ
ア型フイールドプレートとして作用し、整流障壁の周辺
部における電界の集中を大幅に緩和する。チタン酸化物
薄層は、その下部の半導体領域の表面を安定化させて薄
層の周縁部において薄層に基づくシヨツトキバリアの耐
圧を向上させ、もつて逆電流を低減させる。

請求項２の発明における薄層とチタン酸化物薄層及び請
求項３の発明における薄層も請求項１の発明のものと実
質的に同一の作用を有する。

請求項２の発明においては、チタン酸化物薄層が絶縁層
及び半導体領域と良好に接着し、絶縁層の剥離が防止さ
れる。

請求項３の発明においては、層が半導体領域に対して絶
縁層を介した形の第２のフイールドプレートとして作用
する。高速転流時（順方向バイアスから逆方向バイアス
に高速に切換えた時）においては、この第２のフイール
ドプレートが上記の電界集中を有効に緩和するように働
き、高速転流時の耐圧低下を防止する。

〔第１の実施例〕 第１図〜第４図を参照して本発明の第１の実施例に係わ
るｐｎ接合型高速整流ダイオードとその製造方法を説明
する。

第１図に示すダイオードを製作する際には、まず、第２
図(A)に示すように、GaAs（砒化ガリウム）から成るn⁺
型領域２２の上にGaAsのエピタキシヤル成長により高抵
抗のｎ型領域（第１の半導体領域）２３を形成した半導
体基板２１を用意し、これにＺｎ（亜鉛）を選択拡散し
てp⁺型領域（第２の半導体領域）２４及びｐｎ接合２５
を形成する。ｎ型領域２３の不純物濃度は１．８×１０
¹⁵cm^-3、厚さは１５μｍである。

次に、第２図(B)に示すように半導体基板２１の上面全
域にＴｉ（チタン）薄層２６とＡｌ（アルミニウム）層
２７を連続して真空蒸着する。Ｔｉ薄層２６は、厚さ約
５０Å（０．００５μｍ）と極薄の膜である。Ａｌ層２
７の厚さは約５０００Åである。また、半導体基板２１
の裏面全域にＡｕ（金）とＧｅ（ゲルマニウム）の合金
とＡｕを連続して真空蒸着してオーミツク接触の電極２
８を形成する。

次に、Ａｌ層２７の素子周辺側をエツチング除去してＡ
ｌ層２７ａを第２図(C)に示すように残存させた上で、
空気中で、３００℃、３０分間の熱処理を施す。この結
果、素子周辺領域に露出していたＴｉ薄層２６の一部は
酸化されて第２図(C)に示すように環状の第１のチタン
酸化物薄層２９となる。第１のチタン酸化物薄層２９の
厚さはＴｉ薄層２６の１．５倍程度なつているものと思
われるが、測定が難しいため正確にはわからない。チタ
ン酸化物薄層２９は約５００００ＭΩ／□のシート抵抗
を有し、絶縁物に近い薄層である。Ａｌ層２７ａの下部
は酸化されないので、Ｔｉ薄層２６ａが残存する。

次に、Ａｌ層２７ａの周辺をエツチング除去して、第２
図(D)に示すようにp⁺型領域２４の上部にＡｌ層２７ｂ
を残存させた上で、空気中で、２６０℃、１５分間の熱
処理を施す。この結果、第２図(D)に示すようにＡｌ層
２７ｂにマスクされていないＴｉ薄層２６ａの一部は酸
化されて第２のチタン酸化物薄層３０となる。第２のチ
タン酸化物薄層３０の厚みは、第１のチタン酸化物薄層
２９とほぼ同一である。第２のチタン酸化物薄層３０は
第１のチタン酸化物薄層２９よりも小さいシート抵抗約
１００ＭΩ／□を有する半絶縁性の高抵抗層である。第
２のチタン酸化物薄層３０は、ｐｎ接合２５の周縁部２
５ａを横切つており、第３図に示すように平面的にはｐ
ｎ接合２５の周縁部２５ａに沿つて環状に形成されてい
る。なお、Ａｌ層２７ｂの下部にはＴｉ薄層２６ｂが残
存する。

次に、Ａｌ層２７ｂをエツチング除去した後、半導体基
板２１の上面全域にプラズマＣＶＤ又は光ＣＶＤにより
シリコン酸化膜を形成する。次に、素子の周縁近傍のシ
リコン酸化膜をエツチングで除去し、更に素子の中央領
域においてシリコン酸化膜とその下のＴｉ薄層２６ｂを
エツチングで除去する。こうして、開口３１を有するシ
リコン酸化膜３２が得られ、開口３１に隣接してＴｉ薄
層２６ｃが環状に残存する。なお、Ｔｉ薄層２６ｃを残
存させないようにエツチングする設計としてもよい。

次に、半導体基板２１の上面全域にＡｕとＺｎの合金及
びＡｕを連続して真空蒸着し、その後この蒸着層の素子
周辺側をエツチングで除去して、第１図に示すようにp⁺
型領域２４へのオーミツク電極３３を形成する。なお、
第３図で鎖線で示されている電極３３は点線で示されて
いるｐｎ接合周縁部２５ａよりも少し外側に対応するよ
うに延在して補助的なフイールドプレートを形成してい
る。

こうして製作されたｐｎ接合ダイオードは、GaAsデバイ
スの特長である高速性の良さを発揮する。また、この構
造にすれば、高耐圧のダイオードを高い歩留りで得るこ
とができる。すなわち、高耐圧化構造を採用しない場合
にブレークダウン電圧が約１００Ｖであつたものが、本
実施例では約２３０Ｖのブレークダウン電圧が得られ
た。これは、ＦＰ構造を大きく上回り、ＦＬＲ構造をも
上回る高耐圧化が達成されていると言える。ＦＰ構造や
ＦＬＲ構造で顕著に見られる表面状態の差異による耐圧
バラツキも少ない。ＦＰ構造で見られる耐圧特性の熱的
不安定性も解消されている。設計及び製造方法について
も、特に困難な点はない。

なお、高耐圧化が達成されるのは、第２のチタン酸化物
薄層３０のうちp⁺型領域２４の外側に延在している部分
が、抵抗性シヨツトキバリアＦＰとして作用しているこ
とによる。すなわち、第２のチタン酸化物薄層３０はｎ
型領域２３との間にシヨツトキバリアを形成している。
また、第２のチタン酸化物薄層３０は、導体によるＦＰ
より電界集中緩和作用の大きい高抵抗ＦＰとなつてい
る。すなわち、第２のチタン酸化物薄層３０の横方向に
生じる電位こう配によつて、第２のチタン酸化物薄層３
０の外周側に行くにつれてシヨツトキバリアに印加され
る逆電圧は小さくなり、第１図に模式的に示すように、
広がり幅が先細になつた空乏層３４が形成される。ただ
し、空乏層３４の正確な拡がり状況は不明で、空乏層３
４は第１のチタン酸化物薄層２９の外周側へもつと延在
しているのかも知れない。更に、第２のチタン酸化物薄
層３０は、半導体領域との間に絶縁層を介さないタイプ
のＦＰであるから、絶縁層に起因する特性の不安定性を
起こさないし、半導体領域に対して効率的に電界緩和効
果を与える。

第１のチタン酸化物薄層２９は、空乏層３４の形状でも
述べたように、抵抗性シヨツトキバリアＦＰとしての作
用を有しているか否かは明確ではない。しかし第１のチ
タン酸化物薄層２９は、少なくとも、ｎ型領域２３の表
面状態を空乏層がやや広がりやすい状態に固定する表面
安定化作用を強く発揮しているようである。すなわち、
第１のチタン酸化物薄層２９を除去した構造とすると、
第４図の逆電圧−逆電流特性における曲線Ａの領域Ｉに
示すように、ｐｎ接合２５がブレークダウンを起こす前
に第２のチタン酸化物薄層３０の外周端の微少領域にお
いてブレークダウンが発生する。第１のチタン酸化物薄
層２９を設けることによつて、第１のチタン酸化物薄層
２９の外周端のシヨツトキバリアの耐圧が安定かつ高く
なり、第４図の曲線Ｂの領域IIに示すように上記微少領
域のブレークダウンが高圧側に移動し、チタン酸化物薄
層２９、３０の酸化時間を長目に調整することにより第
４図の曲線Ｃに示すように上記微少領域のブレークダウ
ンが現われないままにｐｎ接合２５のブレークダウンが
起るものを安定に再現できる。このように、第１のチタ
ン酸化物薄層２９は主として、逆電流を低減させるよう
に作用している。なお、第４図の曲線Ａ及び曲線Ｂの場
合であつても、微少領域のブレークダウンに伴う逆電流
の増大は第２のチタン酸化物薄層３０の抵抗値と第１の
チタン酸化物薄層２９の横方向電位差によつて制限され
る値以下に収まるので、素子耐圧低下の原因にはならな
い。

また、第１のチタン酸化物薄層２９は、シリコン酸化膜
３２の外周部が半導体基板２１から剥離するのを防止す
る。すなわち、シリコン酸化膜３２の外周部がｎ型領域
２３の上に直接被着されていると、GaAs表面の接着性が
悪いことから上記の剥離が生じ易い。この点、ｎ型領域
２３の上に形成されたＴｉ薄層２６を酸化して形成した
チタン酸化物薄層２９は、接着性の良い金属であるＴｉ
の性質が生かされて、ｎ型領域２３への接着性も良好で
あるし、シリコン酸化膜３２への接着性も良好である。
したがつて、上記剥離が防止されることにより、シリコ
ン酸化膜３２の保護膜としての機能が維持され、信頼性
の良好なダイオードが得られる。

〔第２の実施例〕 第２の実施例に係わる高速整流用シヨツトキバリアダイ
オードとその製造方法を第５図(A)〜(E)に基づいて説明
する。

第５図(E)に示すシヨツトキバリアダイオードを製作す
る際には、まず、第５図(A)に示すようにGaAsから成るn
⁺型領域４２の上に、GaAsのエピタキシヤル成長法によ
り高抵抗のｎ型領域４３を形成した半導体基板４１を用
意する。ｎ型領域４３の不純物濃度は１．８×１０¹⁵cm
^-3、厚さは１５μｍである。

次に、第５図(B)に示すように、半導体基板４１の上面
全域にＴｉ薄層４４とＡｌ層４５を連続して真空蒸着す
る。Ｔｉ薄層４４は、厚さ約５０Å（０．００５μｍ）
と極薄の膜である。Ａｌ層４５の厚さは約２μｍであ
る。また、半導体基板４１の下面全域にＡｕとＧｅの合
金とＡｕとを連続して真空蒸着してオーミツク接触の電
極４６を形成する。

次に、第５図(C)に示すように、Ａｌ層４５の素子周辺
側をエツチング除去してＡｌ層４５ａを残存させた上
で、空気中で、３００℃、２０分間の熱処理を施す。こ
の結果、素子周辺側に露出していたＴｉ薄層４４の一部
は酸化されて第１のチタン酸化物薄層４７となる。第１
のチタン酸化物薄層４７は素子周辺に沿つて環状に形成
されている。チタン酸化物薄層４７の厚さはＴｉ薄層４
４の１．５倍程度になつているものと思われるが、測定
が難しいため正確にはわからない。第１のチタン酸化物
薄層４７は約５００００ＭΩ／□のシート抵抗を有し、
絶縁物に近い薄層である。Ａｌ層４５ａの下部は酸化さ
れないので、Ｔｉ薄層４４ａが残存する。

次に、第５図(D)に示すように、Ａｌ層４５ａの周辺を
エツチング除去してＡｌ層４５ｂを残存させた上で、空
気中で２７５℃、１５分間の熱処理を施す。この結果、
Ａｌ層４５ｂにマスクされていないＴｉ薄層４４ａの一
部は酸化されて第２のチタン酸化物薄層４８となる。第
２のチタン酸化物薄層４８は、Ａｌ層４５ｂの下部に残
存するＴｉ薄層４４ｂと第１のチタン酸化物薄層４７の
間にあつて平面的には環状に形成されている。第２のチ
タン酸化物薄層４８の厚さは、第１のチタン酸化物薄層
４７とほぼ同一である。第２のチタン酸化物薄層４８は
第１のチタン酸化物薄層４７よりも小さい約１００ＭΩ
／□のシート抵抗を有する半絶縁性の高抵抗層である。

次に、第５図(E)に示すように、半導体基板４１の上面
全域にプラズマＣＶＤ又は光ＣＶＤによりシリコン酸化
膜を形成し、素子中央部と素子周辺部のシリコン酸化膜
をエツチング除去してシリコン酸化膜４９を形成する。
さらに、ＴｉとＡｕを連続して真空蒸着し、この蒸着層
の素子周辺側をエツチング除去して外部接続用の電極５
０を形成する。なお、Ａｌ層とＴｉ層はともにｎ型領域
４３に対してシヨツトキバリアを形成する金属層である
が、Ｔｉ薄層４４ｂが極薄であるだけにＴｉ薄層４４ｂ
がシヨツトキバリアの形成にどのように関与しているか
は明らかではない。しかし、このことは本願にとつて重
要なことではないので、Ｔｉ薄層４４ｂとＡｌ層４５ｂ
を合わせてバリア電極５１と呼ぶ。

こうして作成されたシヨツトキバリアダイオードは、Ga
Asデバイスとシヨツトキバリアダイオードの特長である
高速応答性の良さが発揮されるとともに、高い歩留りで
高耐圧が得られた。すなわち、高耐圧化構造を採用しな
い場合にブレークダウン電圧が約６０Ｖであつたもの
が、本実施例では約２００Ｖのブレークダウン電圧が得
られた。耐圧バラツキの少ないこと、熱的不安定性のな
いこと、シリコン酸化膜の剥離が生じ難いこと、設計及
び製造が比較的簡単であることは、第１の実施例と同様
である。なお、第１及び第２のチタン酸化物薄層４７、
４８は、第４図の傾向も含めて、第１の実施例の第１及
び第２のチタン酸化物薄層２９、３０と同様な作用効果
を有する。

また、本実施例のシヨツトキバリアダイオードでは、第
２のチタン酸化物薄層４８（第１のフイールドプレー
ト）の上方に延在する電極５０が、補助的なフイールド
プレート（第２のフイールドプレート）として作用し、
高速転流時における耐圧（以下、単に高速耐圧と言う）
を向上できる。即ち、高速転流時において、第２のチタ
ン酸化物薄層４８はその下部のｎ型領域４３と相俟つ
て、抵抗と容量から構成される分布定数回路（ＲＣラダ
ー回路網）を形成する。このため、高速転流時において
は、第２のチタン酸化物薄層４８の電位分布が、上記の
分布定数回路の時定数をもつて形成される。即ち、第２
のチタン酸化物薄層４８の電位分布が定常時の電位分布
になるまでに上記時定数に対応した時間的遅れを生じ
る。したがつて、高速転流時においては、第２のチタン
酸化物薄層４８に基づく空乏層が電界集中を良好に緩和
する空乏層（印加された逆電圧に対応した空乏層）とな
るまでに時間がかかり、アバランシエ降伏が起こり易い
状態にある。結果として、第２のフイールドプレートが
ない場合の高速耐圧は定常時の耐圧、即ち直流電圧印加
時の耐圧（以下、直流耐圧と言う）よりも低下する。本
実施例のシヨツトキバリアダイオードによれば、第２の
フイールドプレートとその下方のシリコン酸化膜４９、
第２のチタン酸化物薄層４８及びｎ型領域４３とが相俟
つて形成する分布定数回路の時定数が無視できる程度に
小さいから、高速転流時には、第２のフイールドプレー
トに基づく空乏層が応答性良く形成される。高速転流時
における第２のフイールドプレートに基づく空乏層は、
定常時における第２のチタン酸化物薄層に基づく空乏層
ほどには電界集中を良好に緩和する空乏層とならない。
しかしながら、高速転流時では、アバランシエ降伏を生
じる電界の強度が定常状態におけるそれに比べて大きい
から、第２のフイールドプレートに基づく空乏層のみで
電界集中を良好に緩和することができる。結果として、
高速転流時のアバランシエ降伏は防止される。高速転流
時から定常状態に近づくにつれて、第２のチタン酸化物
薄層４８に所定の電位分布が形成され、第２のチタン酸
化物薄層４８に基づく空乏層が形成されてこの空乏層に
よつて電界集中が良好に緩和される。直流耐圧は第２の
フイールドプレートの有無では耐圧レベルに差異が認め
られない。したがつて、定常時では、第２のチタン酸化
物薄層４８によるフイールドプレート効果が強力であ
り、第２のフイールドプレートの作用は第２のチタン酸
化物薄層４８にシールドされることもあつて無視できる
程度に弱いものであると考えられる。

このように、本実施例のシヨツトキバリアダイオードに
よれば、高速耐圧の低下が防止される。なお、転流時間
が２５ナノ秒においても、高速耐圧が直流耐圧とほぼ同
じになることが確かめられており、GaAsシヨツトキバリ
アダイオードの特長である高周波（高速）動作が大電
流、高耐圧で余裕をもつて可能となる。

〔第３の実施例〕 第３の実施例に係わる高速転流用シヨツトキバリアダイ
オード及びその製造方法を第７図(A)〜(F)に基づいて説
明する。

第７図(F)に示す本実施例のシヨツトキバリアダイオー
ドを製作する際には、まず、第７図(A)に示すようにGaA
sから成るn⁺型領域６２の上に、GaAsのエピタキシヤル
成長法により高抵抗のｎ型領域６３を形成した半導体基
板６１を用意する。ｎ型領域６３の不純物濃度は１．８
×１０¹⁵cm^-3、厚さは１５μｍである。

次に、第７図(B)に示すように、半導体基板６１の上面
全域にＴｉ薄層６４とＡｌ層６５を連続して真空蒸着す
る。Ｔｉ薄層６４は、厚さ約５０Å（０．００５μｍ）
との極薄の膜である。Ａｌ層６５の厚さは約２μｍであ
る。また、半導体基板６１の下面全域にＡｕとＧｅの合
金Ａｕとを連続して真空蒸着してオーミツク接触の電極
６６を形成する。

次に、第７図(C)に示すように、Ａｌ層６５の素子周辺
側をエツチング除去してＡｌ層６５ａを残存させた上
で、空気中で、３００℃、２０分間の熱処理を施す。こ
の結果、素子周辺側に露出していたＴｉ薄層６４の一部
は酸化されて第１のチタン酸化物薄層６７となる。第１
のチタン酸化物薄層６７は素子周辺に沿つて環状に形成
されている。第１のチタン酸化物薄層６７の厚さはＴｉ
薄層６４の１．５倍程度となつているものと思われる
が、測定が難しいため正確にはわからない。第１のチタ
ン酸化物薄層６７は約５００００ＭΩ／□のシート抵抗
を有し、絶縁物に近い薄層である。Ａｌ層６５ａの下方
には、酸化されていないＴｉ薄層６４ａが残存する。

次に、第７図(D)に示すように、Ａｌ層６５ａの周辺を
エツチング除去してＡｌ層６５ｂを残存させた上で、空
気中で２６０℃、１５分間の熱処理を施す。この結果、
Ａｌ層６５ｂにマスクされていないＴｉ薄層６４ａの一
部は酸化されて第２のチタン酸化物薄層６８となる。第
２のチタン酸化物薄層６８は、Ａｌ層６５ｂの下部に残
存するＴｉ薄層６４ｃと第１のチタン酸化物薄層６７と
の間にあつて、平面的には環状に形成されている。第２
のチタン酸化物薄層６８の厚さは、第１のチタン酸化物
薄層６７の厚さとほぼ同一である。第２のチタン酸化物
薄層６８は、第１のチタン酸化物薄層６７よりも小さい
１００ＭΩ／□のシート抵抗を有する半絶縁性の高抵抗
層であり、ｎ型領域６３との界面にシヨツトキバリアを
形成する。

次に、第７図(E)に示すように、半導体基板６１の上面
全域にプラズマＣＶＤ又は光ＣＶＤによりシリコン酸化
膜を形成し、素子中央部と素子周辺部のシリコン酸化膜
をエツチング除去してシリコン酸化膜６９を形成する。
シリコン酸化膜６９の厚みは約６０００Åである。さら
に、半導体基板６１の上面全体にＴｉ層７０とＡｌ層７
１を連続して真空蒸着し、この蒸着層の素子周辺側を第
７図(E)に示すようにエツチング除去する。Ti層７０の
厚さは約２００Åであり、Al層７１の厚さは約１μｍで
ある。この半導体基板６１に、空気中で、３００℃、１
００分間の熱処理を施して、Al層７１にマスクされてい
ない部分のＴｉ層７０を酸化して、第７図(F)に示すよ
うにチタン酸化物薄層７２とする。Ａｌ層７１の下部に
残存するＴｉ薄層７０ａは酸化されない。チタン酸化物
層７２は、Ｔｉ薄層６４ｃ及びＡｌ層６５ｂから成るバ
リア電極７３に電気的に接続されており、平面的にバリ
ア電極７３の外周側に所定の幅を有して環状に形成され
ている。したがつて、チタン酸化物層７２は第２のチタ
ン酸化物薄層６８の上方に延在し、第２のチタン酸化物
層７２とシリコン酸化膜６９を介して対向する。チタン
酸化物層７２は第２のチタン酸化物薄層６８よりも小さ
い約１００ＫΩ／□のシート抵抗を有する抵抗層であ
る。Ｔｉ層７０ａとＡｌ層７１は外部接続用の電極７４
を形成する。なお、Ｔｉ層７０を酸化するための熱処理
工程において、第１のチタン酸化物薄層６７のうちシリ
コン酸化膜６９に被覆されていない外周部も酸化され
る。したがつて、この外周部のシート抵抗は５００００
ＭΩ／□より更に大きくなつている。

こうして作成されたシヨツトキバリアダイオードは、Ga
Asデバイスとシヨツトキバリアダイオードの特徴である
高速応答性の良さが発揮されるとともに、高耐圧が高い
歩留りで得られた。耐圧のバラツキが少ないこと、熱的
不安定性のないこと、シリコン酸化膜の剥離が生じ難い
こと、設計及び製造が比較的簡単であることは、第１及
び第２の実施例と同様である。また、本実施例では、第
２のフイールドプレートがチタン酸化物薄層７２から成
る抵抗性のフイールドプレートとなつている。したがつ
て、第２の実施例よりも高速耐圧の低下が一層確実に防
止できるとともに漏れ電流レベルが低減化されている。
即ち、第５図(E)に示すシヨツトキバリアダイオードで
は、高速転流時において、第２のフイールドプレートの
外周端の下方部分で電界強度の強い部分が生じる。した
がつて、この部分でブレークダウンが起こり易く、この
局部的なブレークダウンに基づいて漏れ電流が増大す
る。この漏れ電流は高速耐圧を実質的に低下させるまで
増加することもある。本実施例のシヨツトキバリアダイ
オードでは、高速転流時において、チタン酸化物層７
２、シリコン酸化膜６９、第２のチタン酸化物薄層６
８、ｎ型領域６３から構成される分布定数回路が形成さ
れ、これに基づいてチタン酸化物層７２に微少な変位電
流が流れる。これによつて、チタン酸化物層７２には外
周側で電位が高く、内周側に向うにつれて電位が低くな
る電位分布が得られ、チタン酸化物層７２の外周端の下
方部分での電界集中が緩和される。また、上記のチタン
酸化物層７２に流れる微少な変位電流は、ブレークダウ
ンに基づいて流れる漏れ電流に比べて十分に小さく、実
用上問題とならないレベルである。なお、第２のフイー
ルドプレートを抵抗層としたことで、高速転流時におけ
る空乏層の応答性において第２の実施例に比べて不利と
思われる。しかしながら、上記分布定数回路の時定数
は、第２のチタン酸化物薄層６８とｎ型領域６２とで形
成される分布定数回路の時定数及びシヨツトキバリアダ
イオードのリカバリー時間（逆回復時間）に比べて十分
に小さく、上記空乏層の応答性が実用上問題となること
はない。結果として、高速耐圧が直流耐圧とほぼ同程度
に得られ、かつ漏れ電流レベルが低減化したシヨツトキ
バリアダイオードを実現できる。また、本実施例では、
比較的肉厚なＡｌ層７１の外周端を平面的にバリア電極
７３の外周端よりも内側に形成し、電界集中点となるバ
リア電極７３の外周端下部への応力集中を緩和してお
り、この点においても耐圧の面で有利となつている。

本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。

(1) チタン酸化物薄層３０、４８、６８のシート抵抗
は、１０ｋΩ／□〜５０００ＭΩ／□、望ましくは１０
ＭΩ／□〜１０００ＭΩ／□に選ぶのがよい。チタン酸
化物薄層３０、４８、６８の厚さは、実用的には２０〜
３００Åが適当である。チタン酸化物薄層３０、４８、
６８の長さ（ｎ型領域２３上に延在する長さ）は、３０
〜５００μｍに選ぶのがよい。

(2) 半導体表面との良好な接触を得るためには、半導
体表面に被覆したＴｉを酸化してチタン酸化物薄層３
０、４８、６８を形成するのが望ましい。しかし、チタ
ン酸化物自身を真空蒸着やスパツタリング等で形成して
もよい。

(3) シート抵抗が高くかつシヨツトキバリアを生成す
る薄層としては、チタン酸化物薄層２９、４７、６７と
の組合せ及び薄層としての特性からチタン酸化物薄層３
０、４８、６８が好適であるが、例えばＴａ（タンタ
ル）系材料の酸化物薄層等に置き換えることもできる。

(4) 第１の実施例において、ｐｎ接合２５とチタン酸
化物薄層３０によるシヨツトキバリアが連続する構造
が、これらのつながりの部分に電界集中が生じ難いので
耐圧的には望ましい。しかし、ｐｎ接合２５の周縁から
僅かに離れてチタン酸化物薄層３０が形成されていて
も、逆電圧印加時にはｐｎ接合２５からの空乏層とチタ
ン酸化物薄層３０の空乏層は連続するので、耐圧向上の
効果は認められる。チタン酸化物薄層３０をｎ型領域２
３上のみに設ける場合は、薄層３０と電極３３との接続
手段を別に設ける。第２の実施例においても、バリア電
極５１によるシヨツトキバリアとチタン酸化物薄層４８
によるシヨツトキバリアは連続する構造が、これらのつ
ながりの部分に電界集中が生じ難いので耐圧的には望ま
しい。しかし、バリア電極５１の周縁から僅かに離れて
チタン酸化物薄層４８が形成されていても、逆電圧印加
時にはバリア電極５１からの空乏層とチタン酸化物薄層
４８による空乏層は連続するので、耐圧向上の効果は認
められる。第３の実施例についても同様である。

(5) 第２の実施例において、バリア電極５１とチタン
酸化物薄層４８の境界に沿つての半導体領域に環状のp⁺
型領域を形成するガードリング構造を採用することも多
い。この場合は、p⁺型領域とバリア電極５１との間およ
びp⁺型領域とチタン酸化物薄層４８との間にはシヨツト
キバリアは形成されないが、バリア電極５１によるシヨ
ツトキバリアはガードリングであるp⁺型領域とｎ型領域
４３との間に形成されるｐｎ接合を介してチタン酸化物
薄層４８によるシヨツトキバリアと連続する。したがつ
て、バリア電極５１によるシヨツトキバリアを高耐圧化
する構造ではあるが、ガードリングのｐｎ接合を高耐圧
化する構造であるという見方もできる。第３の実施例の
場合も同様である。

(6) 第３の実施例において、第２のフイールドプレー
トとして作用するチタン酸化物層７２は、高速転流時に
おける漏れ電流を小さくするためにそのシート抵抗は大
きい方が望ましいが、高速転流時における空乏層の応答
性を良くするためにはそのシート抵抗を小さくするのが
望ましい。したがつて、チタン酸化物層７２のシート抵
抗はチタン酸化物薄層６８のシート抵抗の１／１００〜
１／１００００程度に選ぶのが良い。

(7) チタン酸化物薄層３０、４８、６８の中間に環状
のTi薄層を残存させてチタン酸化物薄層３０、４８、６
８の横方向電位を安定化させた構造、チタン酸化物薄層
３０、４８、６８をシート抵抗の大きい下層とシート抵
抗の小さい上層の２層として逆電流を低減させた構造、
メサ形半導体装置に適用した構造などの変形も可能であ
る。

(8) 第３の実施例では、整流障壁の形成手段が、半導
体領域との間にシヨツトキバリアを形成するバリア電極
であつたが、整流障壁の形成手段が、半導体領域と反対
の導電型を有し、かつ前記半導体領域よりも低い抵抗率
を有している反対導電型半導体領域と、この反対導電型
半導体領域上に形成されたオーミツク電極とから成つて
いてもよい。即ち、第１図に示すｐｎ接合型高速整流ダ
イオードにおいて、第２のチタン酸化物薄層３０の上方
にシリコン酸化膜３２を介して抵抗性のフイールドプレ
ートを配置してもよい。

(9) GaAs、AlGaAs（砒化アルミニウム・ガリウム）、G
aP（燐化ガリウム）、InP（燐化インジウム）等のIII〜
Ｖ族化合物半導体を用いた半導体装置に効果的な構造で
あるが、他の化合物半導体やＳｉ（シリコン）等を用い
た半導体装置にも適用可能である。

〔発明の効果〕

請求項１、２、３の発明によれば、高耐圧の半導体装置
を得ることができる。しかも、高耐圧化効果を比較的大
きくかつ確実に得ることが可能であり、更に容易に製造
及び設計することが可能な半導体装置を提供することが
できる。特に、請求項１の発明によれば、高耐圧を維持
しつつ漏れ電流を低減することができる。請求項２の発
明によれば、絶縁膜の剥離の起こり難い高信頼制の半導
体装置を提供することができる。請求項３の発明によれ
ば、高速転流動作をするときにも高耐圧が維持され、高
周波・高耐圧の動作が余裕をもつてできる半導体装置を
提供できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わるｐｎ接合ダイオ
ードを示す断面図、 第２図(A)〜(E)は第１図のダイオードを製造工程順に示
す断面図、 第３図は第２図(E)からシリコン酸化膜を除去し、電極
を鎖線で示す平面図、 第４図はダイオードの逆電圧−逆電流特性を示す図、 第５図は第２の実施例のシヨツトキバリアダイオードを
製造工程順に示す断面図、 第６図は従来のｐｎ接合ダイオードを示す断面図、 第７図(A)〜(F)は第３の実施例のシヨツトキバリアダイ
オードを製造工程順に示す断面図である。 ２３…ｎ型領域、２４…p⁺型領域、２５…ｐｎ接合、２
９…第１のチタン酸化物薄層、３０…第２のチタン酸化
物薄層、３３…オーミツク電極。

Claims (5)

【特許請求の範囲】
1. 【請求項１】半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
   るための整流障壁形成手段と、 前記電極を包囲するように前記半導体領域上に配置さ
   れ、かつ前記電極に電気的に接続され、かつ前記電極の
   シート抵抗より大きいシート抵抗を有し、かつ前記半導
   体領域との間にシヨツトキバリアを生じさせるように形
   成されている薄層と、 前記薄層を隣接包囲するように前記半導体領域上に配置
   され、かつ前記半導体領域上に形成されたチタン薄層を
   酸化したものから成り、前記薄層よりも大きいシート抵
   抗を有しているチタン酸化物薄層と を備えていることを特徴とする半導体装置
2. 【請求項２】半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
   るための整流障壁形成手段と、 前記電極を包囲するように前記半導体領域上に配置さ
   れ、かつ前記電極に電気的に接続され、かつ前記電極の
   シート抵抗より大きいシート抵抗を有し、かつ前記半導
   体領域との間にシヨツトキバリアを生じさせるように形
   成されている薄層と、 前記薄層を隣接包囲するように前記半導体領域上に配置
   され、かつ前記半導体領域上に形成されたチタン薄層を
   酸化したものから成り、前記薄層よりも大きいシート抵
   抗を有しているチタン酸化物薄層と、 前記薄層の上面に形成され、かつその外端が前記チタン
   酸化物薄層上に延在している絶縁層と を備えていることを特徴とする半導体装置。
3. 【請求項３】半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
   る整流障壁形成手段と、 前記電極を包囲するように前記半導体領域上に配置さ
   れ、かつ前記電極に電気的に接続され、かつ前記電極よ
   りも大きいシート抵抗を有し、かつ前記半導体領域との
   間にシヨツトキバリアを生じさせるように形成されてい
   る薄層と、 前記薄層の上面に形成された絶縁層と、 前記電極を包囲するように形成され、かつ前記電極に電
   気的に接続され、かつ前記絶縁層を介して前記薄層と対
   向しており、かつ前記薄層よりも小さいシート抵抗を有
   する導電性又は抵抗性の層と を備えていることを特徴とする半導体装置。
4. 【請求項４】半導体領域と、 第１の電極層を備えて前記半導体領域との間に整流障壁
   を形成する整流障壁形成手段と、 前記第１の電極層を包囲するように前記半導体領域上に
   配置され、かつ前記第１の電極層に電気的に接続され、
   かつ前記第１の電極層よりも大きいシート抵抗を有し、
   かつ前記半導体領域との間にシヨットキバリアを生じさ
   せるように形成されている薄層と、 前記薄層の上面に形成された絶縁膜と、 前記第１の電極層の上面に形成され、かつ前記第１の電
   極層に電気的に接続され、かつ外周側が前記第１の電極
   層の外周端よりも外側に延在して前記薄層と前記絶縁膜
   を介して対向し、且つ前記第１の電極層の外周端よりも
   外側に延在した部分が前記薄層よりも小さいシート抵抗
   を有する導電性又は抵抗性の層となている第２の電極層
   と、 前記第２の電極層の上面に形成され、かつ前記第２の電
   極層に電気的に接続され、かつ外周端が前記第１の電極
   層の外周端よりも内側に位置しいてる第３の電極層と を備えていることを特徴とする半導体装置。
5. 【請求項５】前記第３の電極層が前記第２の電極層より
   も肉厚になっている請求項４記載の半導体装置。