JPH06268202A - 高耐圧炭化珪素ショットキ−・ダイオ−ド - Google Patents
高耐圧炭化珪素ショットキ−・ダイオ−ドInfo
- Publication number
- JPH06268202A JPH06268202A JP5051835A JP5183593A JPH06268202A JP H06268202 A JPH06268202 A JP H06268202A JP 5051835 A JP5051835 A JP 5051835A JP 5183593 A JP5183593 A JP 5183593A JP H06268202 A JPH06268202 A JP H06268202A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- schottky
- active layer
- electrode
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 49
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000005684 electric field Effects 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 229910004217 TaSi2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ショットキ−電極のエッジ部分に電界が集中
するという問題を解決した高耐圧炭化珪素ショットキ−
・ダイオ−ドを提供することを目的とする。 【構成】 炭化珪素基板と、この炭化珪素基板上に形成
された第１導電型の炭化珪素からなる活性層と、この活
性層上に形成された開口部を有する絶縁膜と、開口部か
ら露出する活性層上に形成されたショットキ−電極とを
具備し、ショットキ−電極は、活性層とショットキ−接
合を形成するとともに、ショットキ−電極の端部は、絶
縁膜上に存在することを特徴とする。
するという問題を解決した高耐圧炭化珪素ショットキ−
・ダイオ−ドを提供することを目的とする。 【構成】 炭化珪素基板と、この炭化珪素基板上に形成
された第１導電型の炭化珪素からなる活性層と、この活
性層上に形成された開口部を有する絶縁膜と、開口部か
ら露出する活性層上に形成されたショットキ−電極とを
具備し、ショットキ−電極は、活性層とショットキ−接
合を形成するとともに、ショットキ−電極の端部は、絶
縁膜上に存在することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、高耐圧炭化珪素ショッ
トキ−・ダイオ−ドに関する。
トキ−・ダイオ−ドに関する。
【０００２】
【従来の技術】炭化珪素は、シリコンと比較してアバラ
ンシェ降伏による臨界電界が高いので、不純物濃度２×
１０15／ｃｍ3 程度のｎ型活性層で、５０００Ｖ以上の
耐圧を有するダイオ−ドを作ることが原理的には可能で
ある。一方、ショットキ−・ダイオ−ドは、少数キャリ
アの注入がないので、ＰＮ接合ダイオ−ドと比較してス
イッチング速度が速い。従って、炭化珪素ショットキ−
・ダイオ−ドは、高耐圧が実現出来るとともに、これと
同じ耐圧を有する従来のシリコンＰＩＮダイオ−ドより
も、低いオン抵抗、速いスイッチング速度を有するとい
う、優れた特性を備えることが期待される。
ンシェ降伏による臨界電界が高いので、不純物濃度２×
１０15／ｃｍ3 程度のｎ型活性層で、５０００Ｖ以上の
耐圧を有するダイオ−ドを作ることが原理的には可能で
ある。一方、ショットキ−・ダイオ−ドは、少数キャリ
アの注入がないので、ＰＮ接合ダイオ−ドと比較してス
イッチング速度が速い。従って、炭化珪素ショットキ−
・ダイオ−ドは、高耐圧が実現出来るとともに、これと
同じ耐圧を有する従来のシリコンＰＩＮダイオ−ドより
も、低いオン抵抗、速いスイッチング速度を有するとい
う、優れた特性を備えることが期待される。
【０００３】しかし、炭化珪素ショットキ−・ダイオ−
ドについては、理論的に予想される耐圧がこれまでのと
ころ得られていない。その主たる理由は、ショットキ−
電極のエッジ部分に電界が集中し、そこでブレ−クダウ
ンを起こしてしまうためと考えられる。即ち、図７に示
すように、基板１上に形成された活性層２とショットキ
−接合を形成するショットキ−電極４は、その全体にわ
たって活性層２上に存在しており、そのため、ショット
キ−電極４の端部に電界が集中してしまう。
ドについては、理論的に予想される耐圧がこれまでのと
ころ得られていない。その主たる理由は、ショットキ−
電極のエッジ部分に電界が集中し、そこでブレ−クダウ
ンを起こしてしまうためと考えられる。即ち、図７に示
すように、基板１上に形成された活性層２とショットキ
−接合を形成するショットキ−電極４は、その全体にわ
たって活性層２上に存在しており、そのため、ショット
キ−電極４の端部に電界が集中してしまう。
【０００４】一般に、シリコンを用いたショットキ−ダ
イオ−ドの場合、電極のエッジ部分の下にｐ+ 層からな
るガ−ドリングを設けて耐圧をもたせるが、炭化硅素の
場合、ｐ+ 層を拡散することは現状では非常に困難であ
る。
イオ−ドの場合、電極のエッジ部分の下にｐ+ 層からな
るガ−ドリングを設けて耐圧をもたせるが、炭化硅素の
場合、ｐ+ 層を拡散することは現状では非常に困難であ
る。
【０００５】この問題を解決するため、ショットキ−電
極に抵抗電極を取付けた構造の炭化珪素ショットキ−・
ダイオ−ド、及び浮遊電極を取付けた構造の炭化珪素シ
ョットキ−・ダイオ−ド等が考えられるが、いずれの構
造も、ショットキ−電極のエッジ部分が活性層と接触し
ているため、エッジ部分の電界集中の問題を充分には解
決していない。
極に抵抗電極を取付けた構造の炭化珪素ショットキ−・
ダイオ−ド、及び浮遊電極を取付けた構造の炭化珪素シ
ョットキ−・ダイオ−ド等が考えられるが、いずれの構
造も、ショットキ−電極のエッジ部分が活性層と接触し
ているため、エッジ部分の電界集中の問題を充分には解
決していない。
【０００６】
【発明が解決しようとする課題】上述のように、炭化珪
素ショットキ−・ダイオ−ドは、理論的には高耐圧が得
られることが期待されているが、ショットキ−電極のエ
ッジ部分に電界が集中するという問題のため、これまで
高耐圧が得られていない。
素ショットキ−・ダイオ−ドは、理論的には高耐圧が得
られることが期待されているが、ショットキ−電極のエ
ッジ部分に電界が集中するという問題のため、これまで
高耐圧が得られていない。
【０００７】そこで、本発明の目的は、ショットキ−電
極のエッジ部分に電界が集中するという問題を解決した
高耐圧炭化珪素ショットキ−・ダイオ−ドを提供するこ
とにある。
極のエッジ部分に電界が集中するという問題を解決した
高耐圧炭化珪素ショットキ−・ダイオ−ドを提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明は、炭化珪素基板
と、この炭化珪素基板上に形成された第１導電型の炭化
珪素からなる活性層と、この活性層上に形成された開口
部を有する絶縁膜と、前記開口部から露出する活性層上
に形成されたショットキ−電極とを具備し、前記ショッ
トキ−電極は、前記活性層とショットキ−接合を形成す
るとともに、前記ショットキ−電極の端部は、前記絶縁
膜上に存在することを特徴とする高耐圧炭化珪素ショッ
トキ−・ダイオ−ドを提供する。
と、この炭化珪素基板上に形成された第１導電型の炭化
珪素からなる活性層と、この活性層上に形成された開口
部を有する絶縁膜と、前記開口部から露出する活性層上
に形成されたショットキ−電極とを具備し、前記ショッ
トキ−電極は、前記活性層とショットキ−接合を形成す
るとともに、前記ショットキ−電極の端部は、前記絶縁
膜上に存在することを特徴とする高耐圧炭化珪素ショッ
トキ−・ダイオ−ドを提供する。
【０００９】
【作用】本発明の高耐圧炭化珪素ショットキ−・ダイオ
−ドでは、図１に示すように、活性層２とショットキ−
接合を形成するショットキ−電極４の端部が、活性層２
上に形成された絶縁膜３上に存在している。そのため、
ショットキ−電極４が全体にわたって活性層２上に存在
する図７に示す従来の炭化珪素ショットキ−・ダイオ−
ドとは異なり、ショットキ−電極４の端部に電界が集中
することがなく、その結果、高耐圧炭化珪素ショットキ
−・ダイオ−ドが実現出来る。
−ドでは、図１に示すように、活性層２とショットキ−
接合を形成するショットキ−電極４の端部が、活性層２
上に形成された絶縁膜３上に存在している。そのため、
ショットキ−電極４が全体にわたって活性層２上に存在
する図７に示す従来の炭化珪素ショットキ−・ダイオ−
ドとは異なり、ショットキ−電極４の端部に電界が集中
することがなく、その結果、高耐圧炭化珪素ショットキ
−・ダイオ−ドが実現出来る。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。
いて説明する。
【００１１】図２は、本発明の一実施例に係る炭化珪素
ショットキ−・ダイオ−ドを示す断面図である。図２に
おいて、ｎ+ −炭化珪素基板１上に２×１０15／ｃｍ3
の不純物濃度のｎ- −炭化珪素からなる活性層２を３０
μｍの厚さにエピタキシャル成長させる。次いで、この
活性層２の上にシリコン酸化膜３を成長させる。その
後、シリコン酸化膜３に選択的にメサエッチングを施
し、側壁がなだらかに傾斜した開口部を形成する。この
開口部を通して露出する活性層２の上に、Ｐｔ等からな
るショットキ−電極４を、その端部がシリコン酸化膜３
上に重なるように形成する。一方、基板１の裏面には、
ＴａＳｉ2 等からなるオ−ミック電極５を形成し、炭化
珪素ショットキ−・ダイオ−ドが完成する。
ショットキ−・ダイオ−ドを示す断面図である。図２に
おいて、ｎ+ −炭化珪素基板１上に２×１０15／ｃｍ3
の不純物濃度のｎ- −炭化珪素からなる活性層２を３０
μｍの厚さにエピタキシャル成長させる。次いで、この
活性層２の上にシリコン酸化膜３を成長させる。その
後、シリコン酸化膜３に選択的にメサエッチングを施
し、側壁がなだらかに傾斜した開口部を形成する。この
開口部を通して露出する活性層２の上に、Ｐｔ等からな
るショットキ−電極４を、その端部がシリコン酸化膜３
上に重なるように形成する。一方、基板１の裏面には、
ＴａＳｉ2 等からなるオ−ミック電極５を形成し、炭化
珪素ショットキ−・ダイオ−ドが完成する。
【００１２】以上説明した図２に示す炭化珪素ショット
キ−・ダイオ−ドでは、ショットキ−電極４の端部はシ
リコン酸化膜３上に乗り上げた状態となっていて、直接
活性層と接触していない。そのため、ショットキ−電極
４の端部には電界の集中が起こらず、ショットキ−電極
４と、活性層２及びシリコン酸化膜３とが接する部分に
おける電界を充分に下げることが可能である。
キ−・ダイオ−ドでは、ショットキ−電極４の端部はシ
リコン酸化膜３上に乗り上げた状態となっていて、直接
活性層と接触していない。そのため、ショットキ−電極
４の端部には電界の集中が起こらず、ショットキ−電極
４と、活性層２及びシリコン酸化膜３とが接する部分に
おける電界を充分に下げることが可能である。
【００１３】図３は、図２に示す炭化珪素ショットキ−
・ダイオ−ドの改良を示す。即ち、図２に示す例では、
シリコン酸化膜３の開口部の側壁はなだらかに傾斜して
いるが、図３に示す例では、階段状となっている。この
ようなシリコン酸化膜３の形状でも、図２に示す例と同
様の効果を得ることが可能である。
・ダイオ−ドの改良を示す。即ち、図２に示す例では、
シリコン酸化膜３の開口部の側壁はなだらかに傾斜して
いるが、図３に示す例では、階段状となっている。この
ようなシリコン酸化膜３の形状でも、図２に示す例と同
様の効果を得ることが可能である。
【００１４】図４は、本発明の他の実施例に係る炭化珪
素ショットキ−・ダイオ−ドを示す断面図である。図４
において、ｎ+ −炭化珪素基板１１上に２×１０15／ｃ
ｍ3 の不純物濃度のｎ- −炭化珪素からなる活性層１２
を３０μｍの厚さにエピタキシャル成長させる。次い
で、この活性層１２の上に耐酸化性のマスクを形成し、
熱酸化を施してシリコン酸化膜１３を選択的に形成す
る。そして、耐酸化性のマスクを除去した後、開口部を
通して露出する活性層１２の上に、Ｐｔからなるショッ
トキ−電極１４を、その端部がシリコン酸化膜１３上に
重なるように形成する。一方、基板１１の裏面には、Ｔ
ａＳｉ2 等からなるオ−ミック電極１５を形成し、炭化
珪素ショットキ−・ダイオ−ドが完成する。
素ショットキ−・ダイオ−ドを示す断面図である。図４
において、ｎ+ −炭化珪素基板１１上に２×１０15／ｃ
ｍ3 の不純物濃度のｎ- −炭化珪素からなる活性層１２
を３０μｍの厚さにエピタキシャル成長させる。次い
で、この活性層１２の上に耐酸化性のマスクを形成し、
熱酸化を施してシリコン酸化膜１３を選択的に形成す
る。そして、耐酸化性のマスクを除去した後、開口部を
通して露出する活性層１２の上に、Ｐｔからなるショッ
トキ−電極１４を、その端部がシリコン酸化膜１３上に
重なるように形成する。一方、基板１１の裏面には、Ｔ
ａＳｉ2 等からなるオ−ミック電極１５を形成し、炭化
珪素ショットキ−・ダイオ−ドが完成する。
【００１５】以上説明した図４に示す炭化珪素ショット
キ−・ダイオ−ドでは、選択酸化により形成されたシリ
コン酸化膜１３の端部が、活性層１２とショットキ−電
極１４との間に楔形に入り込んでいるため、ショットキ
−電極１４の端部での電界集中による耐圧の低下を軽減
することが可能である。
キ−・ダイオ−ドでは、選択酸化により形成されたシリ
コン酸化膜１３の端部が、活性層１２とショットキ−電
極１４との間に楔形に入り込んでいるため、ショットキ
−電極１４の端部での電界集中による耐圧の低下を軽減
することが可能である。
【００１６】図５は、本発明の他の実施例に係る炭化珪
素ショットキ−・ダイオ−ドを示す断面図である。図５
において、ｎ+ −炭化珪素基板２１上に２×１０15／ｃ
ｍ3 の不純物濃度のｎ- −炭化珪素からなる活性層２２
を３０μｍの厚さにエピタキシャル成長させる。次い
で、この活性層２２に異方性エッチングを施し、環状の
トレンチ溝を形成する。このトレンチ溝にシリコン酸化
物を埋め込み、環状のシリコン酸化膜２３を形成する。
その後、環状のシリコン酸化膜２３で囲まれた活性層２
２の上に、Ｐｔ等からなるショットキ−電極２４を、そ
の端部がシリコン酸化膜２３上に重なるように形成す
る。一方、基板２１の裏面には、ＴａＳｉ2等からなる
オ−ミック電極２５を形成し、炭化珪素ショットキ−・
ダイオ−ドが完成する。
素ショットキ−・ダイオ−ドを示す断面図である。図５
において、ｎ+ −炭化珪素基板２１上に２×１０15／ｃ
ｍ3 の不純物濃度のｎ- −炭化珪素からなる活性層２２
を３０μｍの厚さにエピタキシャル成長させる。次い
で、この活性層２２に異方性エッチングを施し、環状の
トレンチ溝を形成する。このトレンチ溝にシリコン酸化
物を埋め込み、環状のシリコン酸化膜２３を形成する。
その後、環状のシリコン酸化膜２３で囲まれた活性層２
２の上に、Ｐｔ等からなるショットキ−電極２４を、そ
の端部がシリコン酸化膜２３上に重なるように形成す
る。一方、基板２１の裏面には、ＴａＳｉ2等からなる
オ−ミック電極２５を形成し、炭化珪素ショットキ−・
ダイオ−ドが完成する。
【００１７】以上説明した図５に示す炭化珪素ショット
キ−・ダイオ−ドでは、ショットキ−電極２４は平坦で
あるとともに、その端部はシリコン酸化膜２３上に重な
っているため、電界集中による耐圧低下の効果を完全に
排除することが可能である。図６は、図５に示す炭化珪
素ショットキ−・ダイオ−ドの改良を示す。即ち、図５
に示す例では、シリコン酸化膜２３の表面は平坦であ
り、その結果、ショットキ−電極２４もまた平坦な形状
であるが、図６に示すように、シリコン酸化膜２３の表
面が突出していて、その結果、ショットキ−電極２４も
段差のある形状であってもよい。
キ−・ダイオ−ドでは、ショットキ−電極２４は平坦で
あるとともに、その端部はシリコン酸化膜２３上に重な
っているため、電界集中による耐圧低下の効果を完全に
排除することが可能である。図６は、図５に示す炭化珪
素ショットキ−・ダイオ−ドの改良を示す。即ち、図５
に示す例では、シリコン酸化膜２３の表面は平坦であ
り、その結果、ショットキ−電極２４もまた平坦な形状
であるが、図６に示すように、シリコン酸化膜２３の表
面が突出していて、その結果、ショットキ−電極２４も
段差のある形状であってもよい。
【００１８】
【発明の効果】以上説明したように、本発明によると、
活性層とショットキ−接合を形成するショットキ−電極
の端部が、活性層上に形成された絶縁膜上に存在してい
るため、ショットキ−電極の端部に電界が集中すること
がなく、その結果、高耐圧炭化珪素ショットキ−・ダイ
オ−ドが実現出来る。
活性層とショットキ−接合を形成するショットキ−電極
の端部が、活性層上に形成された絶縁膜上に存在してい
るため、ショットキ−電極の端部に電界が集中すること
がなく、その結果、高耐圧炭化珪素ショットキ−・ダイ
オ−ドが実現出来る。
【図１】 本発明の高耐圧炭化珪素ショットキ−・ダイ
オ−ドの電極付近の電位分布を示す断面図。
オ−ドの電極付近の電位分布を示す断面図。
【図２】 本発明の一実施例に係る高耐圧炭化珪素ショ
ットキ−・ダイオ−ドを示す断面図。
ットキ−・ダイオ−ドを示す断面図。
【図３】 図２に示す炭化珪素ショットキ−・ダイオ−
ドの改良を示す断面図。
ドの改良を示す断面図。
【図４】 本発明の他の実施例に係る高耐圧炭化珪素シ
ョットキ−・ダイオ−ドを示す断面図。
ョットキ−・ダイオ−ドを示す断面図。
【図５】 本発明の更に他の実施例に係る高耐圧炭化珪
素ショットキ−・ダイオ−ドを示す断面図。
素ショットキ−・ダイオ−ドを示す断面図。
【図６】 図５に示す炭化珪素ショットキ−・ダイオ−
ドの改良を示す断面図。
ドの改良を示す断面図。
【図７】 従来の高耐圧炭化珪素ショットキ−・ダイオ
−ドの電極付近の電位分布を示す断面図。
−ドの電極付近の電位分布を示す断面図。
１，１１，２１…ｎ+ −炭化珪素基板 ２，１２，２２…活性層 ３，１３，２３…シリコン酸化膜 ４，１４，２４…ショットキ−電極 ５，１５，２５…オ−ミック電極
Claims (1)
- 【請求項１】 炭化珪素基板と、この炭化珪素基板上に
形成された第１導電型の炭化珪素からなる活性層と、こ
の活性層上に形成された開口部を有する絶縁膜と、前記
開口部から露出する活性層上に形成されたショットキ−
電極とを具備し、前記ショットキ−電極は、前記活性層
とショットキ−接合を形成するとともに、前記ショット
キ−電極の端部は、前記絶縁膜上に存在することを特徴
とする高耐圧炭化珪素ショットキ−・ダイオ−ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05183593A JP3192809B2 (ja) | 1993-03-12 | 1993-03-12 | 高耐圧炭化珪素ショットキ−・ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05183593A JP3192809B2 (ja) | 1993-03-12 | 1993-03-12 | 高耐圧炭化珪素ショットキ−・ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268202A true JPH06268202A (ja) | 1994-09-22 |
| JP3192809B2 JP3192809B2 (ja) | 2001-07-30 |
Family
ID=12897924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05183593A Expired - Fee Related JP3192809B2 (ja) | 1993-03-12 | 1993-03-12 | 高耐圧炭化珪素ショットキ−・ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192809B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661644A (en) * | 1995-06-21 | 1997-08-26 | Abb Research Ltd. | Converter circuit, circuitry having at least one switching device and circuit module |
| US5801836A (en) * | 1996-07-16 | 1998-09-01 | Abb Research Ltd. | Depletion region stopper for PN junction in silicon carbide |
| US6002159A (en) * | 1996-07-16 | 1999-12-14 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| US6927103B2 (en) * | 2000-03-20 | 2005-08-09 | Koninklijke Phillips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
| JP2008103436A (ja) * | 2006-10-18 | 2008-05-01 | Rohm Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| DE112010005101T5 (de) | 2010-01-08 | 2012-12-06 | Mitsubishi Electric Corporation | Epitaxial-wafer und halbleiterelement |
| JP2013008783A (ja) * | 2011-06-23 | 2013-01-10 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| JP2013026491A (ja) * | 2011-07-22 | 2013-02-04 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| DE112011102787T5 (de) | 2010-08-24 | 2013-07-04 | Mitsubishi Electric Corp. | Epitaxialwafer und Halbleitereinrichtung |
| CN111863938A (zh) * | 2020-06-15 | 2020-10-30 | 深圳大学 | 一种氮化镓基肖特基二极管及其制备方法 |
-
1993
- 1993-03-12 JP JP05183593A patent/JP3192809B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661644A (en) * | 1995-06-21 | 1997-08-26 | Abb Research Ltd. | Converter circuit, circuitry having at least one switching device and circuit module |
| JPH11510000A (ja) * | 1995-06-21 | 1999-08-31 | エービービー リサーチ リミテッド | 変換器回路、少なくとも１つのスイッチングデバイスを有する回路結合構成および回路モジュール |
| JP2006149195A (ja) * | 1995-06-21 | 2006-06-08 | Cree Inc | 変換器回路、少なくとも１つのスイッチング・デバイスを有する回路および回路モジュール |
| US5801836A (en) * | 1996-07-16 | 1998-09-01 | Abb Research Ltd. | Depletion region stopper for PN junction in silicon carbide |
| US6002159A (en) * | 1996-07-16 | 1999-12-14 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| US6040237A (en) * | 1996-07-16 | 2000-03-21 | Abb Research Ltd. | Fabrication of a SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| US6927103B2 (en) * | 2000-03-20 | 2005-08-09 | Koninklijke Phillips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
| JP2008103436A (ja) * | 2006-10-18 | 2008-05-01 | Rohm Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| DE112010005101T5 (de) | 2010-01-08 | 2012-12-06 | Mitsubishi Electric Corporation | Epitaxial-wafer und halbleiterelement |
| US9059193B2 (en) | 2010-01-08 | 2015-06-16 | Mitsubishi Electric Corporation | Epitaxial wafer and semiconductor element |
| DE112011102787T5 (de) | 2010-08-24 | 2013-07-04 | Mitsubishi Electric Corp. | Epitaxialwafer und Halbleitereinrichtung |
| US8916880B2 (en) | 2010-08-24 | 2014-12-23 | Mitsubishi Electric Corporation | Silicon carbide epitaxial wafer and semiconductor device |
| DE112011102787B4 (de) | 2010-08-24 | 2022-02-10 | Mitsubishi Electric Corp. | Epitaxialwafer und Halbleitereinrichtung |
| JP2013008783A (ja) * | 2011-06-23 | 2013-01-10 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| JP2013026491A (ja) * | 2011-07-22 | 2013-02-04 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| CN111863938A (zh) * | 2020-06-15 | 2020-10-30 | 深圳大学 | 一种氮化镓基肖特基二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3192809B2 (ja) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010677B1 (ko) | 반도체장치 | |
| US6221688B1 (en) | Diode and method for manufacturing the same | |
| US8421148B2 (en) | Grid-UMOSFET with electric field shielding of gate oxide | |
| US11081598B2 (en) | Trench MOS Schottky diode | |
| US20080277668A1 (en) | SIS semiconductor having junction barrier schottky device | |
| JPH06268202A (ja) | 高耐圧炭化珪素ショットキ−・ダイオ−ド | |
| US10529867B1 (en) | Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability | |
| JPH0766433A (ja) | 半導体整流素子 | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| TWI797493B (zh) | 肖特基能障二極體 | |
| JP3117506B2 (ja) | 半導体整流素子 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| US6635926B2 (en) | Field effect transistor with high withstand voltage and low resistance | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| US20200321477A1 (en) | Multi-schottky-layer trench junction barrier schottky diode and manufacturing method thereof | |
| JP2002237605A (ja) | 半導体素子 | |
| JPH04233281A (ja) | 半導体装置 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
| JPH0610700Y2 (ja) | ショットキバリアダイオード | |
| JPH03185870A (ja) | 半導体装置 | |
| JPS5913378A (ja) | ツエナ−ダイオ−ド | |
| JPH06163878A (ja) | 半導体装置 | |
| KR20160116294A (ko) | 쇼트키 다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |