JPS5913378A - ツエナ−ダイオ−ド - Google Patents

ツエナ−ダイオ−ド

Info

Publication number
JPS5913378A
JPS5913378A JP12247282A JP12247282A JPS5913378A JP S5913378 A JPS5913378 A JP S5913378A JP 12247282 A JP12247282 A JP 12247282A JP 12247282 A JP12247282 A JP 12247282A JP S5913378 A JPS5913378 A JP S5913378A
Authority
JP
Japan
Prior art keywords
type
region
epitaxial layer
zener diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12247282A
Other languages
English (en)
Inventor
Kazumasa Noyori
野依 一正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP12247282A priority Critical patent/JPS5913378A/ja
Publication of JPS5913378A publication Critical patent/JPS5913378A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、バイポーラICなどで使用され、特に超低
電流領域でノイズを低減させるようにしたツェナーダイ
オードに関する。
〔発明の技術的背景〕
一般にツェナーダイオードにおけるブレークダウン現象
には、アバランシェブレークダウンによるものと、ツェ
ナーブレークダウンによるものとがある。5v以下のブ
レークダウン電圧を有するツェナーダイオードでは、ツ
ェナー現象が支配的となjl)、5V以上のブレークダ
ウン電圧を有するものでは、アバランシェ現象がより支
配的となる。バイポーラICにおいて一般的によく使用
されるツェナーダイオードは、そのブレークダウン電圧
が5〜IOV程度であシ、アバランシェ現象が支配的で
ある。
このアバランシェ現象は、ツェナーダイオードにおける
PN接合に印加する逆バイアス電圧を徐々に増加させて
いくと、ある時点で逆方向電流が急激に増大する現象と
して観測される。
そのアバランシェ現象における電圧電流特性は、通常な
だれ効果と呼ばれるように、ブレークダウンの発生し始
めた段階において負性抵抗領域を有し、このとき、ツェ
ナーダイオードは負性抵抗性のノイズを発生する。
このノイズの特性は、例えば第1図に曲線Aで示すよう
なもので、ツェナー電流密度に対し、いくつかのピーク
を有する。これらのピークの発生は、PN接合のP領域
およびN領域のいずれか低濃度側の領域における高濃度
部分の結晶構造に依存するといわれる。すなわち、ブレ
ークダウンの発生初期(超低電流領域)におけるノイズ
の発生状態は、低濃度側の領域の不純物濃度分布および
結晶構造の乱れさらに結晶欠陥に対し、非常に敏感であ
る・ また、PN接合のP領域とN領域のいずれか低濃度側の
領域においてブレークダウン電圧力決定され、ブレーク
ダウンが発生し始めるもので、ブレークダウンによる電
流が増加するにつれブレークダウンを起こしている領域
(ブレークダウン領域)が徐々に低濃度部位に向けて成
長するようになる。
第2図〜第4図は、それぞれバイポーラICなどにおけ
る従来のツェナーダイオードの代表的な構造を示すもの
である。第2図は一般に7〜IOVのブレークダウン電
圧を得るだめのもので、P形の半導体基板1ノに形成さ
れたN−エヒI =¥−シャル層12に対し、アイソレ
イションP+領域J3を形成し、このアイソレイション
P+領域13に四重れた島状のN−エピタキシャル層1
2ヘペースP拡散領域14を形成する。そして、N−エ
ピタキシャル層12に上記ペースP拡散領域14と重な
る部分が形成されるようにエミッタN境散領域15を拡
散する。ここで、ペースP拡散領域14がツェナーダイ
オードのアノード側となシ、エミッタN−騒散領域15
がカソード@llとなるもので、図中、16.17はそ
れぞれ、アノード電極、カソード電極の接続されるコン
タクトホールである。
第3図に示したものは、6〜7v程度のブレークダウン
電圧を得るためのもので、第2図のツェナーダイオード
と同様にN−エピタキシャル層12に形成されたペース
P拡散領域14にさらに高濃度のP“領域18を形成し
、とのP1拡散領域18とこの後拡散形成するエミッタ
N拡散領域15とのPN接合部をツェナーダイオードと
するものである。
第4図に示すものは、約5〜6Vのブレークダウン電圧
を得るため゛のもので、P形の半導体基板11にN゛一
連層19を設け、N−一地層19ヲ含b N−エピタキ
シャル層12の表面よりN増地層19に達するディープ
P1拡散領域20を拡散形成し、さらにその上よシペー
スP拡散を施してペースP拡散領域14を形成する。そ
して、ディープp+J広散領域20とPN接合部が形成
されるようにエミッタN境散領域15を拡散形成したも
のである。
上記のような構造の従来のツェナーダイオードにおける
エミ、りN1拡散領域15は、1021個/6n3オー
ダーの不純物濃度を有し、これはP領領域すなわち第2
図の場合にはペースP拡散領域14、第3図の場合には
p+g散領域18、第4図の場合にはディープp+g散
領域20よシも高い濃度である。従ってツェナーダイオ
ードのブレークダウン電圧はこれらP領領域の不純物濃
度で決定される。
さらに、このP領領域の不純物濃度分布であるが、これ
らのP領領域はいずれもN−エピタキシャル層12表面
上シネ純物を拡散して形成されたものであるため、その
表面において最も不純物濃度が高く、深さ方向に進む釦
つれ濃度は低くなっている。
また、いずれのエミッタN”IA散領領域15上記のP
領領域よシ浅く拡散されておシ、エミッタ拡散領域15
はあたかもこれらのP領領域に浮かぶ船と同様の構造上
の関係がある。従って、ブレークダウンの成長過程を考
えると、ブレークダウンが発生し始めた超低電流領域の
時点では、エミッタN拡散領域15の船の喫水線付近の
みのPN接合面でブレークダウンが発生しておシ、ブレ
ークダウン電流が増加するにつれ、水面下を船の側面に
沿い船底部に向って広がっていくようにブレークダウン
領域が拡大する。
々お、第2′図〜第4図には初期のプレークダウンの発
生する領域21を斜線で示しである。
〔背景技術の問題点〕
このように、従来のツェナーダイオードは、ブレークダ
ウンがN−エピタキシャル層表面のPN接合部のP側領
域から発生する構造となっており、またとのN−エピタ
キシャル層表面付近には一般的に結晶構造の乱れ、結晶
欠陥などが高い密度で存在する。このため、特にブレー
クダウンが発生し始めるときに、第1図の曲線Aのピー
クで示すようなノイズを発生するものであった。
〔発明の目的〕
この発明は上記のような点に鑑みなされたもので、特に
超低電流領域でのノイズの低減されたツェナーダイオー
ドを提供しようとするものである。
〔発明の概要〕
すなわち、この発明に係るツェナーダイオードはN−エ
ピタキシャル層下にN1埋込層を形成し、とのN−エピ
タキシャル層内にN惜地層と連結し第1のN1領域の真
上にあたるN−エピタキシャル層の表面よJP形不純物
を拡散して、N−エピタキシャル層に埋め込まれる状態
で、ツェナーダイオードのPN接合部を形成し、さらに
上記のN−エピタキシャル層表面よ#)N1埋込層に達
する導出端子部となる第2ON1領域を形成するように
したものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例を説明する。第
5図は形成過程と共にその構造を示す図で、まず、(a
)図に示すように、P形不純物をドープした半導体基板
11に対し、N+g散を施してN−1込層22を形成す
る。次に、(b)図に示すように、低濃度のN形不純物
を含むN−エピタキシャル層12を気相成長させ、この
N−エピタキシャル層12に対し、アイソレイシ璽ノP
拡散を行なって、アイソレイションP−1散領域13を
形成し、このアイソレイシロンP゛騒散領域13で囲ま
れる島状のN′″エピタキシャル層12を設定する。
次に、(C)図で示すようにこのN−エピタキシャル層
12に対し、2ケ所の拡散窓よりディージN1拡散を施
し、N1埋込層22に連結する第1および第2のN1領
域23&、23bをそれぞれ形成する。
さらに、(d)図で示すように、第1ON1領域23&
の上表部を囲むように、高濃度のP”K散を行にい、P
1拡散領域24を形成する。そして、アノード用のコン
タクトホール16、カソード9用のコンタクトホール1
7をP”!散領域24および第2ON”IJ域23bに
それぞれ設け、アノード電極およびカソード9用をノQ
ターニンクシて、ツェナーダイオードを構成する。
上記のようにして形成されたツェナーダイオードにおい
ては、一連の第1のN”lJ域23a・N1埋込層22
および第2ON1領域23b力(ツェナーダイオードの
カソード部となシ、一方 p+拡散領域24がアノード
部となる。そして、このツェナーダイオードのPN接合
部25は、(a)図の斜線で示すP1拡散領域24の底
部に形成さ°れる。そして−この底部の中央部がよシネ
細物濃度が高いため、この中央部よυブレークダウンが
発生し、徐々に周囲に広がってゆくようになる。
す々わち、N−エピタキシャル層12の表面部には、初
期ブレークダウンの生じるPN接合部が形成されず、従
ってN−エピタキシャル層12表面付近の結晶構造の乱
れ、結晶欠陥などが原因とされるツェナーダイオードの
超低電流領域におけるノイズの発生を低減することがで
きる。
なお、上記例の典型的なブレークダウン電圧は、5〜7
■である。
第6図(、)〜(d)は他の実施例を製造過程と共に説
明するものである。この場合は、およそ7〜20Vのブ
レークダウン電圧を得られるもので、まず、(、)図に
示すようにP形不純物のドープされた半導体基板11に
N噴散を施し、N増地層22を形成する。そして、この
N+Jll込層22地層部分にさらにN形不純物の拡散
を行ない、N4−+埋込部26を形成する。このN++
埋込部26に拡散させるN形不純物はN+H込層2クに
拡散する不純物よりも拡散係数の大きいものを選定して
おく。
次に、(b)図に示すようにN形不純物を含むN−エピ
タキシャル層12を気相成長させる。そして、このN−
エピタキシャル層12に対し、アイソレイションP惜敗
を行ないアイソレイションP1領域13で四重れた島状
のN−エピタキシャル層12を形成する。このアイソレ
イションP1拡散工程は、一般に高温長時間に渡り行な
われるもので、そのため、先に埋め込み形成されたN+
+埋込埋込部内6内散速度の速いN形不純物がN−エピ
タキシャル層12へしみ出し、第1ON1領域27を形
成する。
次に、(C)図に示すようにN−エピタキシャル層12
表面に、上記第1のN1領域27の真上を避けて拡散窓
を設け、ディープN−1散を施し、第2ON1領域28
を拡散形成する。これは、上記N1埋込層22に達する
ように形成するもので、このディープN拡散工程中にも
第1のN増域27は広がる。
このようにして、第1のNj頁域27、N1埋込層22
および第2のN1領域28とによる一連の連結した高濃
度N影領域を形成した後、(d)図に示すように、第1
のN1領域27の真上よりP形不純物を拡散してp+z
散領域29を形成する。
この領域29は、ツェナーダイオードのアノード領域と
なるところで、アノード電極用のコンタクトホール16
にアノード電極を、第2のN+領域27のカソード用の
コンタクトホール17にカソード電極をそれぞれ設ける
このようにしても、ツェナーダイオードのPN接合部3
0は、N−エピタキシャル層12表面には形成されずに
、(d)図の斜線部で示す部分、すなわちp+g散領域
29の底部にあたる部分に形成される。そして、前実施
例と同様に、PN接合部30の不純物濃度の高い中央部
よりブレークダウンが発生し、上記P惜敗領域29の底
部を沿うようにブレークダウンが広がる。
従って、前記したように、N−エピタキシャル層12表
面の結晶格子欠陥や乱れの影響を低減することができ、
初期ブレークダウン時のノイズの発生を抑えられる。
なお、第1図に、この発明によるツェナーダイオードの
ノイズ特性Bを、従来の代表的なツェナーダイオードの
ノイズの曲線Aと対比して示した。この図で一見してわ
かるように、従来のツェナーダイオードに比らべ、はる
かにノイズ特性が改善される。
〔発明の効果〕
以上のようにこの発明によれば、P形の半導体基板にN
+埋込層を形成し、上記半導体基板上に形成されたN−
エピタキシャル層にN1埋込層と連結した第1および第
2のN1領域を形成し、アノード電極が接続され第1の
N1領域とPN接合部を有するようなP1領域を、例え
ば第1のN1領域の真上にあたるN−エピタキシャル層
表面よシ拡散形成し、一方第2ON+IJ域を、カソー
ド用電極が接続されるようにして、PN接合部をN−エ
ビタキシャル層内に形成することにより、N−エピタキ
シャル層表面の結晶欠陥や結晶格子の乱れの悪影響を防
ぐことができ、ブレークダウン発生初期の超低電流領域
におけるノイズの低減されたツェナーダイオードを提供
することができる。
【図面の簡単な説明】
第1図はツェナーダイオードの超低電流領域におけるノ
イズ特性を示す図、第2図、第3図および第4図はそれ
ぞれ従来のツェナーダイオードの構造を示す模式図、第
5図(、)〜(d)はこの発明の一実施例に係るツェナ
ーダイオードの構造をその製造過程と共に説明する図、
第6図(、)〜(d)はこの発明の他の実施例を製造過
程と共に説明する図である。 11・・・半導体基板、12・・・N−エピタキシャル
層、7 y 、 z z−pq1埋込層、23g、27
・・・第1ON“領域、23b、2B・・・第2のN1
領域、24.29・・・P1拡散領域、25.30・・
・PN接合部、26・・・N 埋込部。 第1図 第5図 9り

Claims (1)

    【特許請求の範囲】
  1. P形不純物のドープされた半導体基板と、この半導体基
    板に形成され九N1埋込層と、上記P形の半導体基板全
    面に成長形成され九N−エピタキシャル層と、上記N−
    −地層に連結し上記N−エピタキシャル層内に形成され
    た第1ON1領域と、上記N−工ぎタキシャル層内で上
    記第1のN1領域とPN接合部を形成するP1領域と、
    このN−エピタキシャル層表面よシ上記N1埋込層に達
    するよう形成された導出端子部となる第2ON1領域と
    を具備したことを特徴とするツェナーダイオード。
JP12247282A 1982-07-14 1982-07-14 ツエナ−ダイオ−ド Pending JPS5913378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12247282A JPS5913378A (ja) 1982-07-14 1982-07-14 ツエナ−ダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12247282A JPS5913378A (ja) 1982-07-14 1982-07-14 ツエナ−ダイオ−ド

Publications (1)

Publication Number Publication Date
JPS5913378A true JPS5913378A (ja) 1984-01-24

Family

ID=14836686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12247282A Pending JPS5913378A (ja) 1982-07-14 1982-07-14 ツエナ−ダイオ−ド

Country Status (1)

Country Link
JP (1) JPS5913378A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260161A (ja) * 1984-06-06 1985-12-23 Rohm Co Ltd 半導体装置の製造方法
JPS6221279A (ja) * 1985-07-19 1987-01-29 Sanyo Electric Co Ltd ツエナ−ダイオ−ド
JPS6271257A (ja) * 1985-07-05 1987-04-01 アメリカン テレフオン アンド テレグラフ カムパニ− 誘電負荷スイツチトランジスタの保護回路
US4979001A (en) * 1989-06-30 1990-12-18 Micrel Incorporated Hidden zener diode structure in configurable integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260161A (ja) * 1984-06-06 1985-12-23 Rohm Co Ltd 半導体装置の製造方法
JPS6271257A (ja) * 1985-07-05 1987-04-01 アメリカン テレフオン アンド テレグラフ カムパニ− 誘電負荷スイツチトランジスタの保護回路
JPS6221279A (ja) * 1985-07-19 1987-01-29 Sanyo Electric Co Ltd ツエナ−ダイオ−ド
US4979001A (en) * 1989-06-30 1990-12-18 Micrel Incorporated Hidden zener diode structure in configurable integrated circuit

Similar Documents

Publication Publication Date Title
US3538401A (en) Drift field thyristor
JPS5913378A (ja) ツエナ−ダイオ−ド
JPH06268202A (ja) 高耐圧炭化珪素ショットキ−・ダイオ−ド
JPS6128236B2 (ja)
JPH05206484A (ja) アバランシェダイオード
JPS5913379A (ja) ツエナ−ダイオ−ド
JPS5821866A (ja) 半導体装置
JPH07321347A (ja) 高濃度pn接合面を有する半導体装置の製造方法
JPS59117174A (ja) 定電圧ダイオ−ド
JPS6126267A (ja) 双方向性ツエナ−ダイオ−ド
JPS6085563A (ja) ゲ−ト・タ−ンオフサイリスタの製造方法
JPH0258791B2 (ja)
KR101510246B1 (ko) 양방향 항복특성을 갖는 반도체 소자 구조체 및 이의 제조방법
JPS6194378A (ja) 半導体装置
JPS61276380A (ja) 半導体集積回路装置の製造方法
JPH02216873A (ja) 半導体装置
JPH05206443A (ja) ショットキ―バリアダイオ―ド
JPH04266065A (ja) ダイオードおよびその製造方法
JPS6045052A (ja) 半導体集積回路装置
JPS61287269A (ja) 半導体素子
JPS58210659A (ja) 半導体装置およびその製造方法
JPS6092674A (ja) 定電圧ダイオ−ド
JPH022180A (ja) 半導体装置
JPS6394675A (ja) 半導体装置
JPS5954221A (ja) 半導体装置