JPS59117174A - 定電圧ダイオ−ド - Google Patents
定電圧ダイオ−ドInfo
- Publication number
- JPS59117174A JPS59117174A JP23251382A JP23251382A JPS59117174A JP S59117174 A JPS59117174 A JP S59117174A JP 23251382 A JP23251382 A JP 23251382A JP 23251382 A JP23251382 A JP 23251382A JP S59117174 A JPS59117174 A JP S59117174A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- diffusion
- layer
- region
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、定電圧ダイオードに関する。
1発明の技術的背景及びその問題点〕
従来、定電圧ダイオードとに例えば第1図(A)及び同
図(B)に示す構造のものが使用されている。
図(B)に示す構造のものが使用されている。
図中1は、p型半導体基板である。半導体基板1の所定
領域には、計理込層2及びp+分離拡散層3で仕切られ
たn型不純物領域4が形成されている。この不純物領域
4内には、所定の拡散深さでアノード拡散層5が形成さ
れている。アノード拡散層5内には、所定の拡散深さで
カソード拡散層6が形成されている。而して、このよう
に構成された定電圧ダイオード.仁1は、第1図(A)
及び同図(B)中斜線にて示す如く、カソード拡散層6
とアノード拡散層5の接合昇面に沿ってブレークダウン
が起き、所h胃炙面領域でもブレークダウンが起きるこ
とになる。その結果、ノイズ発生の原因となる問題があ
った。寸だ、第2図(A)及び同図(B)に示す如く、
カソード拡散層6′がアノード拡散層5と不純物領域4
の両方に亘って形成された定電圧ダイオードI o/の
場合にも、同図中斜線にて示す如く、カソード拡散層6
′とアノード拡散層5の接合界面に沿う役面領域でブレ
ークダウンが起き、ノイズ発生の原因となる問題があっ
た。
領域には、計理込層2及びp+分離拡散層3で仕切られ
たn型不純物領域4が形成されている。この不純物領域
4内には、所定の拡散深さでアノード拡散層5が形成さ
れている。アノード拡散層5内には、所定の拡散深さで
カソード拡散層6が形成されている。而して、このよう
に構成された定電圧ダイオード.仁1は、第1図(A)
及び同図(B)中斜線にて示す如く、カソード拡散層6
とアノード拡散層5の接合昇面に沿ってブレークダウン
が起き、所h胃炙面領域でもブレークダウンが起きるこ
とになる。その結果、ノイズ発生の原因となる問題があ
った。寸だ、第2図(A)及び同図(B)に示す如く、
カソード拡散層6′がアノード拡散層5と不純物領域4
の両方に亘って形成された定電圧ダイオードI o/の
場合にも、同図中斜線にて示す如く、カソード拡散層6
′とアノード拡散層5の接合界面に沿う役面領域でブレ
ークダウンが起き、ノイズ発生の原因となる問題があっ
た。
本発明は、次面でのブレークダウンを阻止1〜で、低ノ
イズ特性を有する定電Lトダイオードを捉供することを
その目的とするものである。
イズ特性を有する定電Lトダイオードを捉供することを
その目的とするものである。
「発明の概要〕
本発明は、カソード拡散層の直下にこれと接続し、かつ
、アノード拡散層を貫挿する定電圧決定拡散層を設けて
、バルク内でブレークダウンを起こ芒せ、低ノイズ特性
を達成した定電圧ダイオードである。
、アノード拡散層を貫挿する定電圧決定拡散層を設けて
、バルク内でブレークダウンを起こ芒せ、低ノイズ特性
を達成した定電圧ダイオードである。
以ド、本発明の実施例について図面を参照してii5?
、明する。
、明する。
第3図(A) (/i、本発明の一実施例の平面図、同
図(B)は、同実施例の断面図である。図中2 L)は
、p型の半折2体基根である。半導体基板2oの所定頭
載にdl、n+埋込層2ノ及びp+分離拡散層221゛
仕切られ/ζn型不純物領域23が形成され−Cいる。
図(B)は、同実施例の断面図である。図中2 L)は
、p型の半折2体基根である。半導体基板2oの所定頭
載にdl、n+埋込層2ノ及びp+分離拡散層221゛
仕切られ/ζn型不純物領域23が形成され−Cいる。
、このイ・鈍物領域23内には、7Hr1定の拡散深さ
でp型のアノード拡散層24が形成されている。アノー
ド拡散層24内には、これよりも浅い拡散深へでnmの
カソード拡散層25が形成されている。カソード拡散層
25の直下には、こ!1と接続してアノード拡散層24
を■挿して不純物領域23に達する拡散深さでp+型の
定電圧決定拡散層26が形成されている。
でp型のアノード拡散層24が形成されている。アノー
ド拡散層24内には、これよりも浅い拡散深へでnmの
カソード拡散層25が形成されている。カソード拡散層
25の直下には、こ!1と接続してアノード拡散層24
を■挿して不純物領域23に達する拡散深さでp+型の
定電圧決定拡散層26が形成されている。
このように構成された定電圧ダイオードL文によれば、
カソード拡散層25の直下にこれと接続した定電圧決定
拡散層26を設けたので、定電圧決定拡散層26とカソ
ード拡散層25の接合界面でブレークダウンを起こさせ
、カソード拡ffri層2sの表面領域でブレークダウ
ンが起きるのを阻止することができる。その結果、定電
圧決定拡散層26の濃度を所定値に設定することによシ
、jシ「望の低ノイズ特性全発揮させることができる。
カソード拡散層25の直下にこれと接続した定電圧決定
拡散層26を設けたので、定電圧決定拡散層26とカソ
ード拡散層25の接合界面でブレークダウンを起こさせ
、カソード拡ffri層2sの表面領域でブレークダウ
ンが起きるのを阻止することができる。その結果、定電
圧決定拡散層26の濃度を所定値に設定することによシ
、jシ「望の低ノイズ特性全発揮させることができる。
以上ml明した如く、本発明に係る定電圧ダイオードに
よれは、表面でのブレークダウンを阻1]ユし−(低ノ
イズ特性を有するものである。
よれは、表面でのブレークダウンを阻1]ユし−(低ノ
イズ特性を有するものである。
m”11メI (A〕及0・同図(B)、* 2 図(
A) 及ヒ同図(B) U、従来の定型1]−ダイオー
ドにでブレークダウンが起をている部分を示す説明図、
第3図(AJは、本発明の一実施例の平面図、同図()
l)は、同実施例の酌[面区]である。 2(パ・・牛轡体基板、2)・・n+埋込層、22・・
・畝分子’lil拡散層、23・・不純物領域、24・
′アノード拡KJi、’i@ 、25・カソード拡散層
、26・定電圧決定拡散層、Lコ!・・定電圧ダイオー
ド。
A) 及ヒ同図(B) U、従来の定型1]−ダイオー
ドにでブレークダウンが起をている部分を示す説明図、
第3図(AJは、本発明の一実施例の平面図、同図()
l)は、同実施例の酌[面区]である。 2(パ・・牛轡体基板、2)・・n+埋込層、22・・
・畝分子’lil拡散層、23・・不純物領域、24・
′アノード拡KJi、’i@ 、25・カソード拡散層
、26・定電圧決定拡散層、Lコ!・・定電圧ダイオー
ド。
Claims (1)
- 一導電型の半導体基板の所定領域に、同導電型の高濃度
分離拡散層と反対導電型の埋込層で仕切られ、該半導体
基板と反対導電型の不純物領域と、該不純物領域内に所
定の拡散深さで形成されたアノード拡散層と、該アノー
ド拡散層内に1カ定の拡散深さで形成されたカソード拡
散層と、該カソード拡散層の直下に接続し、かつ前記ア
ノード拡散層を貫挿して前記不純物領域内に達する拡散
深さで形成された前記カソード拡散層と反対導電型の定
電圧決定拡散層とを具備することを特徴とする定電圧ダ
イオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23251382A JPS59117174A (ja) | 1982-12-23 | 1982-12-23 | 定電圧ダイオ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23251382A JPS59117174A (ja) | 1982-12-23 | 1982-12-23 | 定電圧ダイオ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59117174A true JPS59117174A (ja) | 1984-07-06 |
Family
ID=16940505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23251382A Pending JPS59117174A (ja) | 1982-12-23 | 1982-12-23 | 定電圧ダイオ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59117174A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0492339A2 (en) * | 1990-12-24 | 1992-07-01 | Motorola, Inc. | Noise reduction technique for breakdown diodes |
US11114572B2 (en) | 2019-06-20 | 2021-09-07 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
-
1982
- 1982-12-23 JP JP23251382A patent/JPS59117174A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0492339A2 (en) * | 1990-12-24 | 1992-07-01 | Motorola, Inc. | Noise reduction technique for breakdown diodes |
US11114572B2 (en) | 2019-06-20 | 2021-09-07 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
DE102020115655B4 (de) | 2019-06-20 | 2024-04-25 | Rohm Co., Ltd. | Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58111378A (ja) | ツエナ−・ダイオ−ド | |
JPH02210860A (ja) | 半導体集積回路装置 | |
JPS59117174A (ja) | 定電圧ダイオ−ド | |
JPS5913378A (ja) | ツエナ−ダイオ−ド | |
JPH01123440A (ja) | 半導体装置 | |
JPS63204649A (ja) | 半導体装置 | |
JP3148510B2 (ja) | ツェナーダイオード | |
JPS59158567A (ja) | 定電圧ダイオ−ドを含む半導体装置 | |
JPS58132981A (ja) | ツエナ−ダイオ−ド | |
JPS6194378A (ja) | 半導体装置 | |
JPS586168A (ja) | 半導体集積回路 | |
JPS60140859A (ja) | 半導体メモリ | |
JPS5848471A (ja) | ダイオ−ド | |
JPS60218878A (ja) | 半導体集積回路 | |
JPS59198768A (ja) | ツエナ−ダイオ−ド | |
JPS5958872A (ja) | ツエナ−ダイオ−ド | |
JPS59152666A (ja) | 横形トランジスタ | |
JPH10261787A (ja) | 電力用半導体装置 | |
JPS6333306B2 (ja) | ||
JPS59214250A (ja) | 半導体装置 | |
JPS60227481A (ja) | 定電圧半導体装置 | |
JPS6058634A (ja) | 半導体集積回路装置 | |
JPH022180A (ja) | 半導体装置 | |
JPH01273353A (ja) | バイポーラトランジスタの製法 | |
JPS62131560A (ja) | 半導体装置 |