JPS62131560A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はラテラルｐｎｐ）う／ジスタに係シ、特にＩ”
Ｌ回路改用のＩＣに好適な半導体装置に関する。

〔発明の背景〕

従来のラテラルｐｎｐ　トランジスタは刀口膝他２「耐
放射椋バイポーラトランジスタのＸ線層１％性」唱和６
０年度Ｅ６子通１菩学会酩合全国大会３２６に記載され
ているように、トランジスタのｄｆｉ利得が、亀４往放
射線照射により低下するという、信頼性の点について配
慮されていなかった。

〔発明の目的〕

本発明の目的は、ラテラルｐｎｐトランジスタの区気的
荷性の高信頼性のための半導体装ｔＩＬ全提供するもの
である。

〔発明の概要〕

上記目的を連成するため１本発明は、ラテラルｐｎｐ）
ランジスタの表面再結合ＴＩＬ流をおさえるために、エ
ミッタノーとコレクタ１−を半２４体六面でなく浅４の
底面に形成することにより、トランジスタのル気的特性
の高信頼性を可能としたものである。

〔発明の実施例〕

以丁１本発明の一実施例を第１図により説明する。第１
図に、不発明のラテラルｐｎｐ　トランジスタの構造を
示す。

第１図において、１はＰ型半導体基板、２はＮ型低抵抗
埋め込み層、３はＮ型エピタキシャル層、４．４’、４
“は絶縁物、５，５′はＰ型低抵抗層、６，６′は１極
、７，７′は浅溝である。本溝遺の％徴は、ラテラルｐ
ｎｐトランジスタのエミツタ層５とコツ２タ層５′を浅
溝７と７′の底面にもうけ九ものでろる。

このような構造にし九理由を次に説明する。昭和６０年
度醒子連信学会４合全国大会、３２６で述べられている
ように、ラテラルｐｎｐ）ランジスタの電流利得は絶縁
物・半導体の界面に存在する再結合中心を通して、戒面
再結せ電流が流れる。

この表面再納会シ訛がラテラルｐｎｐ）ランジスタの電
流利得を低下させ、回路を誤動作させる。

デバイス製造工程の１つでるるイオノビーム照射寺によ
り、生成された欠陥や電離性放射線によって生成され之
欠陥によって再結合中心が形成される。絶１幀物と半導
体表面の界面が、トランジスタの邂流利得全低下させる
原因でめる。トランジスタの電流利得の低下？さぜない
ためには、この界面をさけてトランジスタを動作させる
必要かめる。

第１図の構造では、絶縁物４の界面での表面再結合が著
しく低下する。これは、ラテラルｐｎｐトランジスタの
エミッタ５から注入された正孔は半導体内部を通ってコ
レクタ５′に達する。その間の再結合は半導体内部で起
シ、この界面４′の再結合中心の大小にほとんどよらな
い。

第１図の構造のトランジスタは製造工程と放射線のいか
んにかかわらず、はぼ一定の電流利得を与え、高信頼性
の電気特性を与え、回路の誤動作をさけることができる
。

第２図は、第１図と同じラテラルｐｏｐ）ランジスタの
他の実施例である。第１図と違う所は、絶縁物４′を穴
あけし、Ｎ型低抵抗層８を形成し、８の上部に成極６“
をもうけたものでめる。層８と層５．５“は、図２のよ
うに接触していても。

離れていてもかまわない。第２図の構造の場合は、絶縁
物４′の界面に、エミッタから注入された正孔が達しな
いため、界面の影響を第１図よシさらに受けにくい構造
でるる。成極６“はベース電極として使うことができる
。Ｎ型層８中では少数キャリアの正孔はほとんど存在し
ないため、上記したように注入され几正孔は６“に達し
にくい。

第３図は第２図のベース電極６“金もうけない構造であ
る。第１図の構造よシ、Ｎ型低抵抗層８のため、エミッ
タよシ注入された正孔は絶縁物４′の界面に達しにくい
構造である。

第４図は、第１図の浅溝７金もうけない構造である。こ
の構造の場合にも、絶縁物４′の界面に正孔は達しにく
い構造である。

第５図は、第４図の絶縁物４′の界面に正孔が達するの
をＮ型低抵抗層８で防ぐ構造である。

第６図は第５図のＮ型低抵抗層８にベース電極６“をも
うけた構造でおる。

第７図は第１図の構造に亀他６“をもうけた構造でるる
。成極６“に正の醒位を印加すると、エミッタから注入
された正孔は、電気的に、絶縁物４′の界面から遠ざか
るようにした構造である。

第８図は第４図の構造に成極６“をもうけた構造である
。成極６“に正のシ泣を印加する。第７図と同様の現象
を利用している。

本発明はｐｎｐトランジスタについて説明したが、基板
をＮ型にし他の半導体層の極性を反対【した構造に対し
てもまつ九く同様である。

〔発明の効果〕

本発明によれば、ラテラルｐｎｐｈランジスタのエミッ
タノーとコレクタ膚の少なくとも１つを半導体表面でな
く、浅溝の底面に形成することによシ、表面再結合蹴流
を低減し、トランジスタの電気的特性を安定化させる効
果がおる。

本構造では、従来実現し得なかった、高信頼なｐｎｐ）
ランジスタが構成でき、アナログ・ディジタルＬＳＩ回
路特にＩ”Ｌ回路に効果がある。

【図面の簡単な説明】

第１図は、本発明の詳細な説明する断面構造図、第２図
〜第８図は本発明の他の実施例を示す断面構造図である
。 １・・・Ｐ型基板、２・・・Ｎ型低抵抗層、３・・・Ｎ
型エタキシャルノ−１４、４／　、　　４　／／・・・
絶縁物、５゜・・・Ｐ型低抵抗層、６．６’、６“・・
・電極、７゜・・・浅溝、８・・・Ｎ型低抵抗層。

Claims (1)

1. 【特許請求の範囲】 １、ラテラルトランジスタを構成する半導体装置におい
   て、コレクタ層とエミッタ層のすくなくとも１つを半導
   体表面でなく浅溝の底面に形成したことを特徴とする半
   導体装置。 ２、特許請求の範囲第１項記載の装置において、ベース
   層の半導体表面部の所望の部分にエミツタ層と反対導電
   型の高濃度層を形成したことを特徴とする半導体装置。 ３、特許請求の範囲第１項記載の装置において、ベース
   層の半導体表面部をおおう絶縁物の所望の部分に電極を
   もうけ、エミッタ層から注入される少数キャリアを表面
   から遠ざけるように電極に電位を印加することを特徴と
   する半導体装置。