JPH0262046A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0262046A JPH0262046A JP21322288A JP21322288A JPH0262046A JP H0262046 A JPH0262046 A JP H0262046A JP 21322288 A JP21322288 A JP 21322288A JP 21322288 A JP21322288 A JP 21322288A JP H0262046 A JPH0262046 A JP H0262046A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- substrate
- island
- region
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000006798 recombination Effects 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 3
- 238000000926 separation method Methods 0.000 claims abstract description 3
- 238000005215 recombination Methods 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 18
- 239000000969 carrier Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 4
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 gold ions Chemical class 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、接合分離型半導体集積回I!3(以下接合
分離型ICと呼ぶ)に関するもので、特に寄生効果を押
えることを目的とする。
分離型ICと呼ぶ)に関するもので、特に寄生効果を押
えることを目的とする。
N2図は従来の接合分離型モノシリシックICの構造を
示す断面図である。図において、P型基板〔1〕にn型
埋め込み層〔2〕ヲ形成した後、エピタキシャル成長法
によって、その上にn型の島領域〔3〕を成長させる。
示す断面図である。図において、P型基板〔1〕にn型
埋め込み層〔2〕ヲ形成した後、エピタキシャル成長法
によって、その上にn型の島領域〔3〕を成長させる。
次に島領域C3m)の表面より、p型の不純物をP型基
板(1)に達するまで拡散させることにより、分離領域
〔4〕が形成され、互いに電気的に分離されたn型の島
領域(3m) 、 (3b)が得られる。トランジスタ
等のデバイスは、このn型の島領域(3m) 、 (3
b)中に形成される。第3図では、npn)−ランジス
タが形成されており、これはボロン拡散によってp型ベ
ース領域〔5〕が島領域(3m) 、 (3b)内置形
成された後、リン拡散によってn型エミッタ領域〔6〕
が形成される。そして、電極取り出し用のコントタクト
穴が開かれた後、アルミニウム配線〔7〕によって配線
が完了する。
板(1)に達するまで拡散させることにより、分離領域
〔4〕が形成され、互いに電気的に分離されたn型の島
領域(3m) 、 (3b)が得られる。トランジスタ
等のデバイスは、このn型の島領域(3m) 、 (3
b)中に形成される。第3図では、npn)−ランジス
タが形成されており、これはボロン拡散によってp型ベ
ース領域〔5〕が島領域(3m) 、 (3b)内置形
成された後、リン拡散によってn型エミッタ領域〔6〕
が形成される。そして、電極取り出し用のコントタクト
穴が開かれた後、アルミニウム配線〔7〕によって配線
が完了する。
第3図に示されるような接合分離型構造においては、島
領域(3m) 、 (3b)は逆バイアスされたpn接
合によって電気的に分離されている。このような構造で
は、動作条件によってICに異常が発生する場合がある
。
領域(3m) 、 (3b)は逆バイアスされたpn接
合によって電気的に分離されている。このような構造で
は、動作条件によってICに異常が発生する場合がある
。
例えば、モータードライブ用途においては、モーターの
逆起電力のために、出力トランジスタのコレクタ、すな
わち構造的にはそのトランジスタが配置されている島領
域(31)の電位がP型基板(【)の電位よりも低くな
る。この結果、出力トランジスタの島領域(3a)とp
型基板とで構成される接合が順バイアスされ、P型基板
(1)中に少数キャリアである電子が注入されることに
なる。この注入された電子lft ’P’型基板(【)
中を再結合しつつ拡散するが、通常動作畢こおいては他
の島領域(3b)はすべてp型基板+1)よりも高い電
位に保持されているので、これらの島領域(3m) 、
(3b)は電子を捕獲するコレクタとして機能するこ
とができる。すなわち、出力トランジスタをエミッタと
し、p型基板(【)をベースとし、他の島領域(3b)
(P型基板(1)とで構成される結合が逆バイアスさ
れている島領域>tコレクタとする横方向の寄生npn
トランジスタ(図中Tで示す)が動作することになる。
逆起電力のために、出力トランジスタのコレクタ、すな
わち構造的にはそのトランジスタが配置されている島領
域(31)の電位がP型基板(【)の電位よりも低くな
る。この結果、出力トランジスタの島領域(3a)とp
型基板とで構成される接合が順バイアスされ、P型基板
(1)中に少数キャリアである電子が注入されることに
なる。この注入された電子lft ’P’型基板(【)
中を再結合しつつ拡散するが、通常動作畢こおいては他
の島領域(3b)はすべてp型基板+1)よりも高い電
位に保持されているので、これらの島領域(3m) 、
(3b)は電子を捕獲するコレクタとして機能するこ
とができる。すなわち、出力トランジスタをエミッタと
し、p型基板(【)をベースとし、他の島領域(3b)
(P型基板(1)とで構成される結合が逆バイアスさ
れている島領域>tコレクタとする横方向の寄生npn
トランジスタ(図中Tで示す)が動作することになる。
こうした寄生トランジスタが動作する結果、例えば寄生
トランジスタのコレクタとなる島領域(3b)に高い電
圧が加わ−りていると、寄生トランジスタの電流ゲイン
に応じた電流がこのコレクタへと流n込むことになり、
そこで消費される電力によってはこのICが破壊する可
能性が出てくる。あるいは、出力トランジスタの島領域
(3a)に隣接して小信号を扱う回路を含んだ島領域が
位置する場合には、寄生トランジスタによって、この島
領域と出力トランジスタの島領域(3a)が結合するこ
とになるので、信号が乱されICが誤動作に至るという
問題も出てくる。
トランジスタのコレクタとなる島領域(3b)に高い電
圧が加わ−りていると、寄生トランジスタの電流ゲイン
に応じた電流がこのコレクタへと流n込むことになり、
そこで消費される電力によってはこのICが破壊する可
能性が出てくる。あるいは、出力トランジスタの島領域
(3a)に隣接して小信号を扱う回路を含んだ島領域が
位置する場合には、寄生トランジスタによって、この島
領域と出力トランジスタの島領域(3a)が結合するこ
とになるので、信号が乱されICが誤動作に至るという
問題も出てくる。
このような、p型基板(【)と島領域(3a)の電位が
逆転する場合に発生する寄生のnpn)−ランジスタは
、接合分離型構造を使用する限りは避けられない現象で
ある。このため、従来はこの寄生トランジスタのwl電
流ゲイン押えることを目的として、電位が逆転する島領
域(31)を他の島領域(3b)から離すことで少数キ
ャリアの他の島領域(3b)への到達率を小さくしたり
、金や白金の拡散あるいは電子線照射によって再結合中
心を導入して注入キャリアの拡散長を短くすることが行
われていた。
逆転する場合に発生する寄生のnpn)−ランジスタは
、接合分離型構造を使用する限りは避けられない現象で
ある。このため、従来はこの寄生トランジスタのwl電
流ゲイン押えることを目的として、電位が逆転する島領
域(31)を他の島領域(3b)から離すことで少数キ
ャリアの他の島領域(3b)への到達率を小さくしたり
、金や白金の拡散あるいは電子線照射によって再結合中
心を導入して注入キャリアの拡散長を短くすることが行
われていた。
しかし島領域(3m) 、 (3b)の間隔を広げる場
合、寄生トランジスタ抑制の実用的な効果を得るには、
数100μm程度の間隔を取る必要があり、チップサイ
ズの増大上もたらすという問題があった。また、金や白
金の拡散あるいは電子線照射によって導入される再結合
中心は、ICが作られているウェハ全体にわたつ明はぼ
均一に分布するために、ウェハ表面近くに形成されてい
る回路構成用のデバイス特性金も著しく劣化させるとい
う問題があった。
合、寄生トランジスタ抑制の実用的な効果を得るには、
数100μm程度の間隔を取る必要があり、チップサイ
ズの増大上もたらすという問題があった。また、金や白
金の拡散あるいは電子線照射によって導入される再結合
中心は、ICが作られているウェハ全体にわたつ明はぼ
均一に分布するために、ウェハ表面近くに形成されてい
る回路構成用のデバイス特性金も著しく劣化させるとい
う問題があった。
この発明は、上記のような問題点を解決するためになさ
nたもので、チップサイズの増大あるいは、デバイス特
性の悪化全停うことなく寄生トランジスタ特性上押える
ことを目的とする。
nたもので、チップサイズの増大あるいは、デバイス特
性の悪化全停うことなく寄生トランジスタ特性上押える
ことを目的とする。
この発明に係る半導体装置は、上記のような問題を引き
起こすことなく、接合分離型構造における寄生のnpn
トランジスタ動作を抑制するために、再結合中心をデバ
イスが形成されているn型の島領域の外側に局在して形
成するようにした。
起こすことなく、接合分離型構造における寄生のnpn
トランジスタ動作を抑制するために、再結合中心をデバ
イスが形成されているn型の島領域の外側に局在して形
成するようにした。
p型基板中に形成さnた再結合中心は、n型の島領域か
なp型基板中に注入された少数キャリアである電子全速
やかに再結合によって消滅させて、寄生トランジスタ動
作全抑制する。一方、再結合中心はP型基板中に局在し
ておりデバイスが形成されるシリコンウェハの表面近傍
には存在しないので、これらのデバイス特性を劣化させ
ることはない。
なp型基板中に注入された少数キャリアである電子全速
やかに再結合によって消滅させて、寄生トランジスタ動
作全抑制する。一方、再結合中心はP型基板中に局在し
ておりデバイスが形成されるシリコンウェハの表面近傍
には存在しないので、これらのデバイス特性を劣化させ
ることはない。
第1図は、f@3図の従来例と同様にして形成されたこ
の発明の一実施例による接合分離型ICの構造を示す断
面図、f42図はこの発明の他の実施例による酸化膜分
離構造ICの構造を示す断面図である。図において(1
)〜(7)は第3図の従来例に示したものと同等である
。(8)は分離酸化膜である。
の発明の一実施例による接合分離型ICの構造を示す断
面図、f42図はこの発明の他の実施例による酸化膜分
離構造ICの構造を示す断面図である。図において(1
)〜(7)は第3図の従来例に示したものと同等である
。(8)は分離酸化膜である。
次に動作について説明する。
第1図及び第2図中に示されているX印が、p型基板(
【]中に局所的に導入された再結合中心である。
【]中に局所的に導入された再結合中心である。
実際にp型基板(【)中に局所的な再結合中心を導入す
るには1例えばデバイスのクエハブロセスの完了後に、
シリコンウェハにプロトン金イオン注入することによっ
てP型基板+1)中にダメージを与える方法がある。プ
ロトンは、電子に比較して質量が大きいので、結晶を構
成しているシリコン原子と強く相互作用することが可能
である。このため、高エネルギーのプロトンはデ4イス
の寸法程度の飛程をもち、例えば3 M a Vのエネ
ルギーのプロトンはシリコン中を約100μm゛透過す
る。そして、プロトン注入によるダメージは、はとんど
飛程の端に局在している。すなわち、注入のエネルギー
を変えることによって、ダメージすなわち再結合中心が
局在する深さを自由に選ぶことができる。さらに、注入
量を変えることによって、再結合中心の密度も容易に変
更することも可能である。
るには1例えばデバイスのクエハブロセスの完了後に、
シリコンウェハにプロトン金イオン注入することによっ
てP型基板+1)中にダメージを与える方法がある。プ
ロトンは、電子に比較して質量が大きいので、結晶を構
成しているシリコン原子と強く相互作用することが可能
である。このため、高エネルギーのプロトンはデ4イス
の寸法程度の飛程をもち、例えば3 M a Vのエネ
ルギーのプロトンはシリコン中を約100μm゛透過す
る。そして、プロトン注入によるダメージは、はとんど
飛程の端に局在している。すなわち、注入のエネルギー
を変えることによって、ダメージすなわち再結合中心が
局在する深さを自由に選ぶことができる。さらに、注入
量を変えることによって、再結合中心の密度も容易に変
更することも可能である。
また、第2図に示すのはp型基板〔1〕とn型の島領域
(3a) 、 (3b)との間は逆バイアスされたpn
接合によって分離されているが、隣り合った島領域(3
m) 、 (3b)間は分離酸化膜〔8〕によって分離
される構造である。この場合には、分離酸化膜(8)で
分離さnた部分は寄生動作を行わないが、p型基板(【
)と島領域(3m) 、 (3b)間とで構成されるp
m接合がP型基板(【)中へと少数キャリアを注入する
ので、やはり寄生トランジスタ動作が起こる。この場合
も、ウェハプロセス終了後にシリコンウェハにプロトン
を注入して、P型基板(υ中に局在した再結合中心を形
成することで寄生動作を抑制することができる。
(3a) 、 (3b)との間は逆バイアスされたpn
接合によって分離されているが、隣り合った島領域(3
m) 、 (3b)間は分離酸化膜〔8〕によって分離
される構造である。この場合には、分離酸化膜(8)で
分離さnた部分は寄生動作を行わないが、p型基板(【
)と島領域(3m) 、 (3b)間とで構成されるp
m接合がP型基板(【)中へと少数キャリアを注入する
ので、やはり寄生トランジスタ動作が起こる。この場合
も、ウェハプロセス終了後にシリコンウェハにプロトン
を注入して、P型基板(υ中に局在した再結合中心を形
成することで寄生動作を抑制することができる。
いずれの場合も、形成された再結合中心はP型基板(υ
中に局在しており、回路を構成するデバイスが存在する
ウェハ表面近くには再結合中心は無いので、これらのデ
バイス特性の劣化はない。
中に局在しており、回路を構成するデバイスが存在する
ウェハ表面近くには再結合中心は無いので、これらのデ
バイス特性の劣化はない。
以上述べたように、p型基板中にのみ局在させて再結合
中心を形成したことによって、回路を構成するデバイス
の特性を劣化させることなく、寄生トランジスタの動作
を抑制することが可能になる。この結果、ICの破壊耐
虚及び信頼性の向上に大きな効果が得られる。
中心を形成したことによって、回路を構成するデバイス
の特性を劣化させることなく、寄生トランジスタの動作
を抑制することが可能になる。この結果、ICの破壊耐
虚及び信頼性の向上に大きな効果が得られる。
第1図は、この発明の一実施例による接合分離型ICの
構造を示す断面図、第2図はこの発明の他の実施例によ
る酸化膜分離構造ICの構造七本す断面図、@3図は、
従来の接合分離型ICの構造を示す断面図である。 図中、(1)はP型基板、〔2〕はn型埋め込み層、(
3a) 、 (3b)は島領域、〔4〕は分離領域、〔
5〕はp型ベース領域、〔6〕はn型エミッタ領域、〔
7〕はアルミニウム配線、〔8〕は分離酸化膜である。 なお図中、同一符号は同一または相当部分t−示す。
構造を示す断面図、第2図はこの発明の他の実施例によ
る酸化膜分離構造ICの構造七本す断面図、@3図は、
従来の接合分離型ICの構造を示す断面図である。 図中、(1)はP型基板、〔2〕はn型埋め込み層、(
3a) 、 (3b)は島領域、〔4〕は分離領域、〔
5〕はp型ベース領域、〔6〕はn型エミッタ領域、〔
7〕はアルミニウム配線、〔8〕は分離酸化膜である。 なお図中、同一符号は同一または相当部分t−示す。
Claims (1)
- 第1導電型の半導体基板と、この半導体基板上に形成さ
れた第2導電型層とから成り、上記第2導電型層が上記
半導体基板と、第1導電型の不純物領域あるいは誘電体
からなる分離領域とによつて、2つ以上の第2導電型の
島領域に分離された構造を持つモノリック集積回路にお
いて、上記第2導電型の島領域を囲んでいる第1導電型
領域の少なくとも一部に、上記第2導電型の島領域内よ
りも高密度に少数キャリアの再結合中心を形成したこと
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21322288A JPH0262046A (ja) | 1988-08-26 | 1988-08-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21322288A JPH0262046A (ja) | 1988-08-26 | 1988-08-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0262046A true JPH0262046A (ja) | 1990-03-01 |
Family
ID=16635557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21322288A Pending JPH0262046A (ja) | 1988-08-26 | 1988-08-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0262046A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
-
1988
- 1988-08-26 JP JP21322288A patent/JPH0262046A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6590273B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
JPH0845869A (ja) | 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 | |
US4881107A (en) | IC device having a vertical MOSFET and an auxiliary component | |
EP0615287B1 (en) | Dielectric isolated bipolar transistor | |
KR20020052953A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
JPH0626253B2 (ja) | 長さの短い拡散領域を含む半導体素子の製造方法 | |
US5240865A (en) | Method of forming a thyristor on an SOI substrate | |
US5714793A (en) | Complementary vertical bipolar junction transistors formed in silicon-on-saphire | |
JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
JP2006179632A (ja) | 半導体装置およびその製造方法 | |
JPH0821679B2 (ja) | 半導体装置 | |
JPS61113270A (ja) | モノリシックトランジスタ論理回路 | |
JPH0262046A (ja) | 半導体装置 | |
US7067900B2 (en) | Insulated gate bipolar transistor having a reduced tail current and method of fabricating the same | |
CN112447703A (zh) | 静电放电防护元件 | |
JPH10275812A (ja) | 半導体装置 | |
JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
KR900006354B1 (ko) | 수직형 퓨즈 | |
JPH10335630A (ja) | 半導体装置及びその製造方法 | |
JP3127254B2 (ja) | Soi型半導体装置 | |
JPH10189755A (ja) | 半導体装置及びその製造方法 | |
JPH0416443Y2 (ja) | ||
JPH0360152A (ja) | 半導体装置の入力保護回路 | |
JPS6124245A (ja) | 半導体装置 | |
JPS59200459A (ja) | 相補型半導体装置及びその製造方法 |