KR900006354B1 - 수직형 퓨즈 - Google Patents
수직형 퓨즈 Download PDFInfo
- Publication number
- KR900006354B1 KR900006354B1 KR1019870009095A KR870009095A KR900006354B1 KR 900006354 B1 KR900006354 B1 KR 900006354B1 KR 1019870009095 A KR1019870009095 A KR 1019870009095A KR 870009095 A KR870009095 A KR 870009095A KR 900006354 B1 KR900006354 B1 KR 900006354B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- region
- vertical fuse
- base
- collector
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 239000002537 cosmetic Substances 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
- H01H69/02—Manufacture of fuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fuses (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
본 발명은 바이폴라 집적회로내의 트랜지스터 및 퓨즈들의 제조에 관한 것이다. 특히, 본 발명은 적은 선량(dose)의 비소에미터가 얇은 에피텍샬층으로 제공되는 바이폴라 수직형 퓨즈에 관한 것이다.
(선행기술의 설명)
바이폴라 집적회로의 제조에 관하여 다양한 공정들이 현재 주지되어 있다. 산화물 절연 바이폴라 집적회로들 역시 더글라스 펠제르(Douglas Peltzer)에 의한 미합중국 특허 3,648,125호의 "산화 절연을 지닌 집적회로 제조방법 및 그 구조"에서 공지되어 있다, 전형적인 산화물 절연 공정에서, N형 매입층이 P형 기판속으로 화산된다. 이때 N형 에피텍샬층이 기판의 상부표면을 가로질러서 부착된다. 실리콘 이산화물상에서 전형적으로 실리콘 질화물인 적당한 마스크가 에피텍샬층의 상부상에 형성되는데, 실리콘 질화물의 영역들은 에피텍샬층에서 전계 산화물 영역들이 요망되는 부분에서 제거된다. 이러한 에피텍샬층이 전계 산화물영역들을 정하기 위하여 질화물층내의 통로들을 통하여 산화된다. 오목한 전계 산화물 영역이 필요한 경우에는, 산화에 앞서 실리콘 식각이 수행된다.
종래의 바이폴라 공정 기술에서, 에피텍샬층은 바이폴라 소자의 베이스를 정하기 위하여 P형 불순물로서 주입되며, 충분하게 도우핑된 N형 에미터가 베이스 영역내에서 확산된다. 트랜지스터가 요망되는 경우에는 금속 접촉들이 에미터, 베이스 및 컬렉터에 대하여 형성된다. 베이스 접촉은 에미터 접촉으로부터 이격되어 있으며, 반면에 컬렉터 접촉은 에피텍샬층의 표면으로부터 매입층까지 확장한, 매입층에 대하여 유사한 전도성 형태를 갖는 컬렉터 싱크(sink)에 의존한다. 퓨즈가 헝성되는 경우에 베이스 접촉이 생략된다.
선행기술에서, 이러한 바이폴라 소자들은 프로그램 가능한 리드 온리 메모리들(PROMs) 및 프로그램된 배열 논리소자들(PALS)과 다른 형태의 회로들에서 퓨즈로서 사용되었다. 이러한 회로들내에서 퓨즈작용은 실리콘이 금속으로 충분하게 용해되도록 에미터 접촉의 금속/실리콘 접촉영역을 가열하기 위하여 에미터와 컬렉터 접촉들 사이에 충분하게 높은 전류 또는 전압 펄스를 공급함으로써 활성화된다. 이때 금속이 에미터를 통하여 베이스의 공간 스파이크(spike)속으로 역으로 충전된다. 이 스파이크가 소자의 동작특성을 변경시키어 일련의 동작중에 용이하게 검출가능할 수 있다. 메도리에서, 스파이크가 "0"의 기억성분으로부터"1"의 기억성분으로 비트를 변환시킨다. 유감스럽게도, 이러한 선행기술의 퓨즈들은 비교적 두꺼운 에피텍샬층과 베이스에 충분하게 주입된 부가적인 붕소에 의존한다. 그 결과 프로그래밍 전류가 더욱 크며, 컬렉터-베이스용량이 크고, 스위칭 속도가 바람직하지 않게 느리다. 부가하여, 이러한 선행 기술 소자들은 베이스를 통하여 컬렉터를 완전하게 단락시키어 쇼트키 다이오드를 형성하는 금속접촉에 의한 지나친 끊어짐(overblowing)에 손상을 입기가 쉽다. 선행기술의 퓨즈는 워드라인 누화에 너무 민감하다.
선행기술 퓨즈들의 다른 단점은 제조에 필요한 비교적 두꺼운 에피텍샬층이다. 얇은 에피텍샬층은 더욱 빠른 회로동작 및 더욱 얇은 전계 산화물을 이용하여, 이것에 의해 실리콘 결정상의 응력을 감소시키고 접합누설을 감소시킨다. 대부분의 선행기술의 수직형 퓨즈들의 또 다른 단점은 확산된 에미터의 사용이다. 이것은 커다란 체적과 해당하는 더 높은 프로그래밍 전류를 초래한다.
(발명의 개요)
본 발명은 프로그래밍 전력을 감소시키고 선행기술의 퓨즈를 보다 더욱 신뢰성이 있는 수직형 퓨즈에 관한 공정 및 반도체 구조를 제공하는 것이다. 본 발명의 퓨즈는 비교적 얇은 에피텍샬층으로서 사용하기에 적합하여, 적은 컬렉터-베이스용량을 유지하고 이것에 의해서 더욱 빠른 스위칭 속도를 가능하게 한다. 본발명의 구조에 관한 더 넓은 베이스 폭은 지나친 끊어짐을 방지하며, 반면에 주입된 에미터는 더욱 제어가능하며 신뢰성이 있다.
본 발명의 수직형 퓨즈구조의 바람직한 실시예는 N-에피텍샬 영역하에 매입된 N 전도성 형태의 컬렉터영역, 고전류이득 NPN 트랜지스터들로서 동시에 형성된 위에 놓여 있는 P 전도성 형태의 베이스영역, 및 베이스 영역내에 형성된 가볍게 도우핑된 에미터 영역을 포함하는데, 이들 모두는 선행기술 퓨즈와 동일한 마스크 작업수를 사용한다. 에미터는 웨이퍼의 표면으로 확장하여 표면에서 입방 센티미터당 약 8×1019원자의 비소 보다 적은 불순물농도를 갖는다. 이 결과의 퓨즈는 더 적은 전류에서 끊어져서 얇은 에피텍샬층을 위해 적합하다. 위상 에피텍샬 성장을 견고하게 하기 위한 더 높은 저항을 위하여 더 큰 에미터 면적들로서 용이하게 주입될 수 있다. 프로그램 되지 않은 퓨즈는 집적회로 구조 제조에 사용되는 열처리중 스파이크 작용에 저항한다.
(바람직한 실시예의 상세한 설명)
제1도는 붕소가 1-350Ω·cm 저항물로 도우핑된 P형 전도성 실리콘을 포함하는 반도체 구조의 단면도이다. 매입층(12)이 기판(10)속으로 확장하여 안티몬이 입방 센티미터당 대략 3×1019원자들의 최고 농도로 도우핑된다. 기간(10)과 매입층(12)의 상부 표면위에는 단결정질 실리콘으로된 얇은 에피텍샬층(15)이 부착된다. 바람직한 실시예에서, 에피텍샬층(15)은 대략 두께가 1.1마이크론이며 인이 입방 센티미터당 1×1016원자의 농도로 도우핑된 것이다. 실리콘 이산화물/실리콘 접촉영역에서 채널 전도를 방지하기 위해 형성되는 전계산화물의 영역에서 에피텍샬층 부착에 앞서서 채널정지 주입부(17)가 도입된다. 펠제르 특허에서 기술된 것처럼, 에피텍샬 실리콘(15)의 영역들은 실리콘 질화물로 마스크되어, 실리콘 식각이 수행된다. 다음에, 완전하게 오목한 전계 산화물 영역들(2l 및 22)을 만들기 위하여 고온 산화가 사용된다. 바람직한 실시예에서, 이 영역(21)은 환상이고 에피텍샬 실리콘(15)의 아일랜드(island: 23)를 둘러싸서, 이것에 의해 능동 및/또는 수동 소자들이 형성될 수 있는 전기적으로 절연된 포켓(pocket)을 제공한다. 전계 산화물(22)의 다른 부분은 형성되는 트랜지스터의 나머지 부분으로부터 컬렉터 싱크(sink)를 분리시킨다.
전계 산화물 영역들(21 및 22)의 형성후에, 컬렉터 싱크(25)는 전형적으로 인으로된 N형 불순물로서 짙계 도우핑 되어서, 이것에 의해 표면(28)과 매입층(12) 사이에 접속을 제공한다. 매입층(12)이 바이폴라 트랜지스터의 컬렉터이기 때문에, 표면(28)에서 컬렉터 싱크(25)에 대한 접속이 이 트랜지시스터에 관한 컬렉터 접촉이다. 베이스는 P형 불순물로 주입되는데, 0.22마이크론의 깊이에서 입방 센티미터당 약 2×1018원자의 농도를 갖는다. 기판구조의 제조에 있어서 최종적인 단계는 에미터(30)가 도우핑되는 것이다. 이것에 의하여 만들어진 트랜지스터는 에미터(30), 베이스(15) 및 컬렉터(12)를 갖는다. 이 구조의 상부 표면위에는, 금속 접촉들(34 및 35)의 제1층이 부착되어 공지된 포토리도그래픽 기술을 사용하여 정해진다. 금속라인들(34)이 이 배열에 비트 라인들을 제공하여 제1도의 도면 평면에 직각으로 확장한다.
다음에 중간 유전체(36)가 제1금속층위에 부착되며, 공지된 기술을 사용하여 경유(via) 통로들(37)이 제공된다. 다음에 이 배열에 관한 워드라인들을 제공하기 위하여 제2금속층(43)이 부착되어 정해진다. 컬렉터 싱크(25)에 대한 접촉(35)이 워드라인(43)에 관한 퓨즈에 접속을 제공하는데, 이 접속은 비트라인들과 동일한 평면내에서 비트라인(34)에 직각으로 확장한다.
본 발명의 바람직한 실시예에서, 베이스 영역은 실리콘 이산화물 전계 영역들(21 및 22)들에 의해 완전하제 둘러싸여 있다. 에미터(30)는 비로소 도우핑되어 상부 표면(28)에서 전기적으로 활동적인 입방 센티미터망 3×1019원자의 불순물농도를 가지어, 충 화학적 불순물 농도는 입방 센티미터당 8×l019이다. 에미터는 대략 깊이가 0.21마이크론이며, 안면에 금속 접촉들(35)은 4% 구리, 0.9% 실리콘, 및 95. 1 알루미늄 중량으로 구성되어 있다. 에미터의 더 적은 도우핑이 본 발명에 결정적인 것으로서, 상술하듯이 선행기술의 퓨즈들에 대하여 여러 장점들을 제공한다.
제2도는 제1도의 개별적인 퓨즈들의 배열이 어떻게 상호 접속되는가를 예시하는 개략도이다. 제1도 각각의 퓨즈구조는 제2도의 배열내에서 한 위치를 점유하여 비트라인(34)과 워드라인(43) 모두에 대한 접속을을 포함한다. 각각의 퓨즈가 플로팅(floating) 베이스 NPN 트랜지스터를 구성하기 때문에, 베이스 영역에 대하여는 접속이 필요가 없다.
제3도는 실리콘 표면(28) 아래에서 에미터(30), 베이스(18), 킬렉터(12), 및 기판(10)을 통하여 깊이의 함수로서 불순물농도의 관계식을 예시하는 그래프이다. 도시된 것처럼, 에미터(30)의 표면(28)에서, 비소불순물이 입방 센티미터당 대략 8×1019원자들의 화학적 농도로서 우세하다. 에미터-베이스 접합(38)에서, 에이터 농도는 입방 센티미터당 2×1017원자 이하로 강하된다. 이 구조속에서 P형 베이스 불순물이 대략 0.21마이크론으로부터 대략 0.67마이크론까지의 N형 에미터 불순물을 지배한다. 베이스에 관한 최대 도우핑은 약 0.22마이크론의 깊이에서 입방 센티미터당 대략 2×10l8원자들이다. 이 구조속의 약 0.67마이크론에서는, 컬렉터(12)의 불순물 농도가 지배한다. 전계 산화물 영역들(21 및 22)을 형성하기 위해 사용되는 산화를 공정중에 이것이 컬렉터 불순물의 상방 화산을 약 0.3마이크론만큼 에피텍샬층속으로 초래한다. 컬렉터 불순물은 기판(10)에 관한 불순물이 도달할때 약 3마이크론의 깊이까지 계속하여 지배한다. N+매입층의 상방 확산전에, 대략 0.l5마이크론의 N-epi가 베이스하에 놓인다.
제4도는 제1도 구조의 퓨즈작용을 예시하는 에미터(30), 베이스(18) 및 매입층(12)의 단면도이다. 퓨즈를 끊기전에, 기술된 크기 및 불순물 농도를 사용한, 제1도 구조는 대략 3.5V의 에미터-컬렉터 항복전압과 대략 19V의 컬렉터-에미터 항복전압을 갖는다. 이러한 구조를 포로그래밍하는 겻은 에미터-컬렉터 항복모드의 에미터로 전류 또는 전압 펄스를 인가함으로써 수행된다. 프로그래밍을 위하여, 1.35마이크로주울의 에너지와 약 360밀리와트의 전력을 갖는, 대략 2.7마이크로세컨드 동안에 대략 45밀리암페어가 되는 전류이다. 바람직한 실시예에서, 이펄스는 약 500나노세컨드 후예 0-6.3V로되는 램프(ramp)펄스가 될 것이다. 이 펄스의 결과로서, 금속(34)과 실리콘(30) 사이의 접촉 영역이 555℃의 공정 용융점으로 가열되어,실리콘이 급속히 금속속으로 용해되도록 하여서, 금속의 집단 운반이 충전되는 공간을 뒤에 남긴다. 이 결과가 금속 접촉(35)을 단락시키기 위하여 에미터-베이스 접합(38)을 통하여 베이스(l8)로 확장한 스파이크(spike,40)이다. 프로그래밍후, 컬렉터-베이스 항복전압은 약 24V가 될 것이다. 100마이크로 암페어에서, 순방향 전압은 0.87V가 될 것이며, 직렬저항은 115Ω이 될 것이다.
제5도는 퓨즈들의 몇개가 프로그램된, 퓨즈들의 배열을 예시하는 개략도이다. 포로그램되지 않은 퓨즈들은 플로팅 베이스 트랜지스터들로서 나타내었으며 프토그램된 퓨즈들은 컬렉터-베이스 다이오드들로서 도시되었다. 제5도 배열의 워드라인과 비트라인들에 연결된 적당한 공지된 회로가 프로그램된 퓨즈와 프로그램되지 않은 퓨즈들을 검출할 것이다. 이때 이 회로가 해석될 수 있어서 다른회로에 검출된 "1" 또는 "0"을나타내는 적당한 신호들을 제공할 수 있다.
본 발명의 수직형 퓨즈는 특히 유익한데 그 까닭은 이 퓨즈가 P형 인헨스먼트(enhancement)없이 적은 선량의 에미터를 사용하여 이것에 의해 더 적은 프토그래밍 전류, 더 높은 컬렉터-에미터와 컬렉터-베이스 항복전압, 및 더 적은 컬렉터-베이스 용량을 제공하기 때문이다. 가법게 도우핑된 얕은 에미터에 기인하여, 에미터는 적은 체적을 가져서 단지 적은 프토그래밍 전류가 필요하다. 더 적은 전력이 프로그래밍을 더욱 빠르게 허용하는데, 이것은 커다란 배열에 관하여 중요한 장점이 된다. 데스트에서, 60분 동안 450℃의 열처리는 알루미늄 접촉(35)이 얕은 에미터(30)을 통하여 너무 빠르게 스파이크를 생기게한다는 증거를나타내지 않았다. 더 넓은 베이스 폭은 퓨즈가 지나치게 끊어지는 것을 방지한다. 200℃에서 9일동안 프로그램 퓨즈들의 수명테스트는 직렬저항의 평가될 만한 증가를 일으키지 않았다.
본 발명의 퓨즈위에서 주입된 에미터는 선행기술의 확산된 에이터보다 더욱 제어가능하며 신뢰성이 있다. 가벼운 선량의 불순물로서의 에미터 주입은 에미터 저항을 증가시키어 급속/실리콘 접촉영역에서 일을 유지시키도록 도와, 더 적은 프로그래밍 전력을 조장한다. 부가적인, 더 적은 에미터 주입효율 및 더 적은 베이스 운반인자 때문에, 본 발명의 퓨즈는 선행기술 보다 더 높은 BVeco 및 BVceo을 나타낸다. 이 높은 전압이 배열내에서 인접한 워드라인들 사이의 불필요한 기생용량을 방지한다.
본 발명의 전기한 기술에 있어서, 본 발명을 설명하고 실시예를 기술하기 위하여 여러가지 세목들이 제공되었다. 본 발명의 범위는 첨부된 특허청구 범위로부터 확인된다.
제 1 도는 수직형 퓨즈(fuse)의 바람직한 실시예에 관한 단면도.
제 2 도는 퓨즈들이 끊어지기전 퓨즈들의 배열을 예시하는 개략도.
제 3 도는 제 1 도의 구조에서 깊이 대 불순물농도를 예시하는 선도.
제 4 도는 단락된 에미터/베이스 접압을 도시하는 프로그램된 퓨즈의 만면도.
제 5 도는 선택된 퓨즈들이 끊어진 후 퓨즈들의 배열을 예시하는 개략도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 매입층(컬렉터)영역
17 : 채널정지주입부 18 : 베이스영역
21,22 : 전계산화물영역 23 : 아일랜드(island)
25 : 컬렉터 싱크(sink) 28 : 표면
30 : 에미터 영역 34,35 : 금속접촉
36 : 유전체 40 : 스파이크(spike)
43 : 제 2금속층
Claims (10)
- 매입된 N 전도성 형태의 컬렉터 영역, 위에 놓여있는 P 전도성 형태의 베이스 영역, 및 베이스 영역내에 형성되어 표면으로 확장하여 표면에서 입방 센티미터당 약 8×1019원자의 비소보다 적은 활성적인 화학불순물 농도를 갖는 에미터 영역으로 구성된 수직형 퓨즈 반도체 구조.
- 제1항에 있어서, 상기 에미터 영역의 불순물농도가 표면에서 입방 센티미터망 3×1019과 8×1019사이에 있는 수직형 퓨즈.
- 제2항에 있어서, 상기 에미터 영역이 표면에서 입방 센티미터당 약 3×1019원자의 전기적으로 활성적인 불순물 농도를 갖는 수직형 퓨즈.
- 제1항에 있어서, 상기 에미터 영역이 실리콘 이산화물로 둘러싸인 수직형 퓨즈.
- 제1항에 있어서, 상기 에미터 영역의 표면에 대하여 금속 접촉을 더욱 포함하는 수직형 퓨즈.
- 제5항에 있어서, 상기 금속접촉이 알루미늄과 실리콘을 포함하는 수직형 퓨즈.
- 제6항에 있어서, 상기 금속접촉이 구리를 더욱 포함하는 수직형 퓨즈.
- 제 7항에 있어서, 상기 금속접촉이 대략 1% 실리콘과 4% 구리를 포함하는 수직형 퓨즈.
- 제1항에 있어서, 상기 에미터 영역이 상기 베이스 영역속으로 대략 0.2마이크론 확장하고 상기 베이스 영역의 두께는 대략 0.45마이크론인 수직형 퓨즈.
- 매입된 N 전도성 형태의 컬렉터 영역, 실리콘 이산화물에 의해 둘러싸여 상기 컬렉터 영역위로 약 0.45마이크론 확장한 위에 놓여있는 P 전도성 형태의 베이스 영역, 상기 베이스 영역 상부에 형성되어 표면으로 확장하여, 표면에서 입방 센티미터당 약 8×l019원자의 비소보다 적은 불순물 농도를 가져서 상기베이스영역으로 대략 0.2마이크론 화장한 에미터 영역, 및 대략 95% 알루미늄, 4% 구리, 및 1% 실리콘으로 구성되어 상기 에미터 영역의 표면상에 부착되는 전기적 접촉으로 구성된 수직형 퓨즈 반도체 구조.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US90236986A | 1986-08-29 | 1986-08-29 | |
| US902369 | 1986-08-29 | ||
| US902,369 | 1986-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880003364A KR880003364A (ko) | 1988-05-16 |
| KR900006354B1 true KR900006354B1 (ko) | 1990-08-28 |
Family
ID=25415766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870009095A KR900006354B1 (ko) | 1986-08-29 | 1987-08-20 | 수직형 퓨즈 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0258149A3 (ko) |
| JP (1) | JPS63119255A (ko) |
| KR (1) | KR900006354B1 (ko) |
| CA (1) | CA1284232C (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298784A (en) * | 1992-03-27 | 1994-03-29 | International Business Machines Corporation | Electrically programmable antifuse using metal penetration of a junction |
| DE19926107C1 (de) * | 1999-06-08 | 2000-11-16 | Siemens Ag | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren |
| US6252292B1 (en) | 1999-06-09 | 2001-06-26 | International Business Machines Corporation | Vertical electrical cavity-fuse |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2369652A1 (fr) * | 1976-10-29 | 1978-05-26 | Radiotechnique Compelec | Memoire morte programmable a transistors |
| JPS57188865A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor memory cell |
| CA1188418A (en) * | 1982-01-04 | 1985-06-04 | Jay A. Shideler | Oxide isolation process for standard ram/prom and lateral pnp cell ram |
-
1987
- 1987-08-20 KR KR1019870009095A patent/KR900006354B1/ko not_active IP Right Cessation
- 1987-08-24 CA CA000545195A patent/CA1284232C/en not_active Expired - Fee Related
- 1987-08-25 EP EP87401928A patent/EP0258149A3/en not_active Withdrawn
- 1987-08-28 JP JP62213173A patent/JPS63119255A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA1284232C (en) | 1991-05-14 |
| EP0258149A3 (en) | 1988-10-05 |
| EP0258149A2 (en) | 1988-03-02 |
| KR880003364A (ko) | 1988-05-16 |
| JPS63119255A (ja) | 1988-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920396A (en) | CMOS having buried layer for carrier recombination | |
| US5119162A (en) | Integrated power DMOS circuit with protection diode | |
| US5502317A (en) | Silicon controlled rectifier and method for forming the same | |
| US4458158A (en) | IC Including small signal and power devices | |
| EP0008946B1 (en) | A semiconductor memory device | |
| JP3180831B2 (ja) | 絶縁ゲート制御半導体装置 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US5436496A (en) | Vertical fuse device | |
| US5179432A (en) | Integrated PNP power bipolar transistor with low injection into substrate | |
| JPH07130963A (ja) | モノリシック集積回路と保護装置 | |
| EP0490877A2 (en) | Interconnection for an integrated circuit | |
| JP2680788B2 (ja) | 集積化構造の能動クランプ装置 | |
| US4727409A (en) | Programmable read-only memory formed with opposing PN diodes | |
| US4399450A (en) | ROM With poly-Si to mono-Si diodes | |
| EP0043007B1 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| EP0018173A1 (en) | A programmable read-only memory device | |
| WO1985003599A1 (en) | Programmable read-only memory cell and method of fabrication | |
| JPH09181315A (ja) | 半導体デバイス | |
| JPS62104155A (ja) | 電子素子 | |
| KR900006354B1 (ko) | 수직형 퓨즈 | |
| US3701198A (en) | Monolithic integrated circuit structures and methods of making same | |
| CA1188418A (en) | Oxide isolation process for standard ram/prom and lateral pnp cell ram | |
| EP0075678B1 (en) | Semiconductor device having a schottky diode | |
| JPS61113270A (ja) | モノリシックトランジスタ論理回路 | |
| US3614555A (en) | Monolithic integrated circuit structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050823 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |