JPH09181315A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH09181315A JPH09181315A JP8306290A JP30629096A JPH09181315A JP H09181315 A JPH09181315 A JP H09181315A JP 8306290 A JP8306290 A JP 8306290A JP 30629096 A JP30629096 A JP 30629096A JP H09181315 A JPH09181315 A JP H09181315A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion layer
- igbt
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000000969 carrier Substances 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 21
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
上記チップの本体からの制御回路の静電分離を用いるこ
とで解決しようとする制御部を備えたIGBTを提供す
る。 【解決手段】 P型シリコン基板に形成されている低濃
度N+領域及びP+領域と、低濃度の第1領域と、上記第
1領域から横方向に間隔がとられていて、Pウェル拡散
層及び制御回路部拡散層を含んでいる第2領域と、上記
第1領域上のIGBTを上記制御部拡散層に接続する接
続手段と、上記第1領域と上記第2領域との間に配置さ
れた手段とを含んでいる半導体デバイス。
Description
ーラトランジスタ(IGBTs)に関するものであり、
特に共通のモノリシックチップ(又はダイ)に集積され
ているIGBT及び制御回路を備えた新規な半導体のモ
ノリシックのチップ構造に関する。
MOSFET部と同じチップに集積されてよいことが知
られている。上記のデバイスは、本発明を継承した、イ
ンターナショナル レクテファー コーポレーション(I
nternational Rectifier Corporation)から、スマート
FET(SMART FET)の登録商標で発売されている。上
記デバイスの構造は、米国特許出願08/121,288(IR-106
1)及び08/293,383(IR-1070)に開示されている。
ット又はそれ以上の電力を扱うもの)を備え,制御回路
を形成するモノリシックの上記概念を拡張せんとする試
みは、現在実現していない。このことは、上記集積回路
が、上記IGBTが形成されている接合部を備えている
同じN-エピタキシャル形成層(エピ層)のPウェル又
はP型拡散層に含まれていることが原因である。従っ
て、上記IGBTの導通が順方向の場合、上記P+基板
は、上記N-エピ層に対して、順方向バイアスが印加さ
れ、このことによって、多くの少数キャリア(示されて
いるNチャンネルデバイスの場合はホール)が上記N-
エピ層に注入される。このことは、制御接合部を含んで
いる上記Pウェルが上記IGBTパワー接合に接近し、
ホールも、下層の上記Pウェルに注入されることによる
ものである。以上のことで、以下の結果が導かれる。
ンジスタ(上記N-エピ層及びP+層で形成される)のコ
ネクターのように動作する。結果として、高寄生電流が
上記Pウェル及びグランドに流れる(通常上記Pウェル
がグランド化するまで流れる)。
ドレイン拡散層は、縦方向寄生サイリスタのように動作
する。上記寄生サイリスタの作動によって、上記チップ
を破壊することもある。
入によって、低電力アナログ回路の繊細な動作が妨げら
れることもある。
GBTは実用的でない。
って惹起する課題を上記チップの本体からの制御回路の
絶縁分離を用いることで解決しようとするものである。
しかしながら、係る構造は、非常に高価で、かつ非常に
複雑なプロセスを要求する。
が集積されている新規なモノリシックは接合−分離され
ているにも関わらず、上記IGBT部から下層のへの少
数キャリアの注入が、実質的に低減されている。
方向バッフアー層を備えたNチャンネルIGBTが記載
される。従って、便宜上、上記P+基板の順方向バイア
ス、N-エピ層接合の順方向バイアスが参照として形成
されるであろう。N+バッフアーが用いられている場合
において、上記専門用語、N-エピ接合は、上記N+バッ
フアーに対する接合を包有する意味である。さらに、本
発明は、Pチャンネルデバイス、及び通常MOSゲート
バイポーラートランジスタに対して、等価に適用され
る。
態において、制御部及びPウェルと活性IGBT領域周
辺から横方向の間隔が、少数キャリアの拡散距離の約3
倍よりも大きくなるようにおかれている。結果として、
N-エピ接合に対する上記P基板には、上記Pウェルの
下層において、効果的にバイアスが低減され、上記Pウ
ェル下層の少数キャリア濃度は、実質的に非常に低減さ
れる。しかしながら、注目すべきことは、上記の概念を
実行するには、シリコンチップの追加領域が要求される
ことである。さらに、通常N+バッファー層の低いシー
ト抵抗値は、上記P+基板、N+バッファー接合のバイア
スの低減を妨げる上記IGBTのPNP部のβを小さく
するために用いられる。
に、P+拡散層が、上記制御Pウェル及びIGBT活性
領域との間に位置する。さらに、上記P+拡散層が、上
記IGBT部のソース電極(又はカソード電極)に接続
されている。結果として、上記活性IGBT領域の外側
のほとんどのホール電流は、上記P拡散層及び上記IG
BTのソース電極へ転流するであろう。注目すべきこと
は、上記手段で、ホール電流の幾らかは、下層の上記P
ウェルをさらに流れることができることである。
的に、P+基板とN-エピ層との間の上記領域、及び覆わ
れている上記活性領域は、短絡回路化されることで、上
記制御Pウェル下層の上記P+基板及びN-エピ層のバイ
アスが減少される。本実施形態を実行する望ましい方法
は、上記チップの上表面、及び上記制御Pウェル、活性
IGBT領域の両方若しくはどちらか1つを取り取り囲
んでいるもののN+拡散層と、上記N+拡散層の、チップ
の背面又は底面、及び上記P+拡散層に対する接続を採
用している。
は、IGBT領域下層の上記P+基板は、上記N-エピ層
(又はN+バッフア−層が用いられている場合に、おい
ては当該N+バッファ−層)に対して、順方向バイアス
が印加される。電子は上記N-エピ層又はN+バッファ−
層を介して、横方向に、かつ上記活性IGBT領域の外
側及びチップの上表面の新規なN+拡散層の上部を流れ
るであろう。このことで、上記N+バッファ−層(又は
N-エピ層)で、横方向に電圧降下が惹起されるので、
N-エピ層接合に対する上記P+基板のバイアスは徐々に
減少し、上記活性領域から横方向に離れていく。
との間の抵抗値RS、及び当該RSよりも大きいバッフ
ァ−層の横方向抵抗RBを適切に選択することで、上記
制御Pウェル下層のN+、P+間の電圧はほとんど0とな
り、かつわずかにホ−ル注入が惹起されることができ
る。
上記N+拡散層の両面で、適切なフィ−ルド端子が所望
される。しかしながら、上記制御回路と、上記IGB
T、例えば、ソ−スコンタクト、ゲ−ト、ケルビンソ−
ス、電流感知リ−ド及びそれらに類するものとの内部接
続が形成されなくてはならない。高電圧フィ−ルド端子
と交差せずに、これらの接続を形成する為に、新規なト
ポロジ−が提供されている。上記トポロジ−において
は、上記制御部及びIGBT部は、上記N+拡散層の両
サイド周辺で内曲されていて、連続している共通のフィ
−ルド端子によって覆われているが、上記N+拡散層の
端部から間隔をとっている狭い導通ル−トチャンネルが
残されている。金属、ポリシリコン又はそれに類するも
ので形成される制御部接点は、上記狭いル−トチャンネ
ル上、又はその頂上に位置することができる。
部とIGBTとの間に新規なN+拡散層を用いた結果、
寄生ダイオ−ドが、ソ−ス電極とメインドレインとの間
に惹起される。上記ダイオ−ドは、逆電圧障壁を要求す
る応用例においてのチップの利用を防ぎ、かつ外部急速
リカバリ−ダイオ−ドを要求する応用例には用いること
はできない。
ドの上記効果を解決しようとすることに関して、新規な
横方向PNPトランジスタは、上記IGBT部に集積さ
れ、上記IGBTに順方向バイアスが印加された場合の
み、接合されて、上記N+拡散層の動作が可能となる。
従って、上記寄生ダイオ−ドがチップ動作を妨げている
間は、当該ダイオ−ドは開放回路化される。
実施の形態を記載する。
1は、シリコンのMOSFETチップの微細部分の概略
断面図を示す。上記シリコンチップ20は、N+基板2
1、及び接合を定義する活性MOSFET部19と制御
回路30を備えているエピタキシャルシリコンの層22
を保持している。従って、上記活性パワ−MOSFET
は、米国特許第5,008,725号に開示され、上記チップ2
0の上記活性MOSFET部上に配置されているベ−ス
23、24のような、多くのP型MOSFETベ−スを
含んでいる。
にN+アニュラ−ソ−ス25、26を含んでいる。従来
型ポリシリコンゲ−ト27は、上記ベ−ス23、24に
形成されたチャンネル領域をカバ−する従来型のゲ−ト
ダイオ−ド上に位置する。主電源電極28及びドレイン
電極29は、通常に提供される。
ET19ともに同じチップ20にモノリシック集積され
ている。従って、Pウェル40は、層22内で拡散され
て、かつ上記活性MOSFET領域19から横方向に間
隔がおかれてる。上記Pウェル40は、上記活性領域1
9をタ−ンオン、オフする為の別の望ましい制御回路構
成部品を含んでいる。例えば、温度センサ−、電流セン
サ−、下限電圧センサ−及びそれに類するものといっ
た、米国特許出願No.08/298,383(IR-1070)で開示された
ようなものである。
御トランジスタは、N+ソ−ス拡散層41、N+ドレイン
拡散層42、ゲ−ト43を含んでいて、それらは全て上
Pウェル40に備えられている。かつ上記横方向制御ト
ランジスタは、上記活性MOSFET領域19からの分
離接合を含んでいる。その後Pウェル40の上記制御ト
ランジスタは、所望の感知されたパラメ−タ−に応じ
て、上記活性MOSFETを制御を実行する為の上記ゲ
−ト27に適切に接続される。従って、情報は、パワ−
MOSFETデバイスを含んでいる上記チップにモノリ
シック集積されている。
御部を簡易に集積させる概念は、一見上解決できない課
題を保持する。上記課題は、図2の考察で、深く理解で
きる。上記図2は、図1の上記チップにP+基板の容易
な(図1のN+基板の場所への)付加を示すものであ
り、このことで上記チップをIGBTとして動作させ
る。注目すべきことは、図2においては、上記IGBT
のPNP部分のβを低減させるように従来型のN+バッ
ファ−層51もまた付加されることができることであ
る。図1と同番号を保持する他の全ての構成部品は、同
機能を有する。注目すべきことは、P+領域50が存在
するので、パワ−部50は、IGBTモ−ドにおいて、
動作するであろうことである。
記P+基板50とN-バッファ−51(又は上記バッファ
−が用いられない場合は、上記P+基板とN-エピ層2
2)の間の接合52に、その長さに沿ったバイアスが印
加されるので、図2の上記デバイスは十分に動作できな
い。そこにおいては、多くの数の少数キャリア(図2の
実施の形態においてはホ−ル)は、上記エピ層22及び
下層Pウェルに注入される。図2において、係るホ−ル
注入は矢印によって示されて、いくつかの課題を引き起
こす。
えて提供されている上記Pウェル40は、寄生トランジ
スタ60を形成する。上記Pウェルは、通常グランド化
されているので(図示せず)、エピ層22の上記少数キ
ャリアより上記PNPトランジスタ60はタ−ンオンさ
れて、グランドに対する上記Pウェル40の高寄生電流
が惹起される。
び42は、寄生4層サイリスタ61のカソ−ドの如く動
作する。当該寄生サイリスタのトリガリングは、上記デ
バイス破壊を惹起することもある。
ア注入は、ウェル40に集積されているロ−レベル検知
アナログ回路の動作を妨げる。
数キャリアを注入したので、上記技術は、上記スマ−ト
FETデバイスに類似するスマ−トIGBTの形成に用
いられない。
既知の構造の1つは、図3に示されているように、誘電
的に分離されたPウェル70を用いることである。上記
図3は、上記Pウェル79がSiO2ライナ−71によ
って、上記N-エピ層から分離されていることを示して
いる。図3においては、図2と同種類の構成部品には、
同じ番号が与えられている。しかしながら、上記解決方
法は、非常に高価で、複雑な製造手順が要求される。
あるが、効果的なコストで製造できる接合−分離技術を
採用している。
図2の活性IGBT領域の境界は、上記Pウェル40の
境界から、拡散距離の3倍、又はそれ以上間隔がおかれ
ている。図4及び5は、本実施形態に関する可能な配置
の1つを示すものであり、上記図2と同種類の構成部品
には、同じ番号が与えられる。上記図4及び5は、上記
活性IGBT領域19及び上記制御領域30を各々を包
んでいるフィ−ルド端子70、71もまた示している。
点線75は、上記制御回路30が上記活性IGBT領域
19の上記ゲ−ト27及びソ−ス(及び別の関連する端
子)への接続を示すものである。注目すべきことは、別
の制御領域、及び別のIGBT、又はパワ−デバイス
は、領域19から横方向に分離された領域にある図4及
び5のエピ層22に集積されることができることであ
る。
らと上記活性IGBT接合周辺との距離は、少数キャリ
ア距離のおおよそ3倍よりも長い。上記間隔の結果、上
記制御部41の下層の接合52のバイアスは、低減し、
かつ、上記制御部40の下層における少数キャリア注入
レベルは、さらに低いものとなるだろう。注目すべきこ
とは、上記制御領域30の下層の接合52、51のバイ
アスの低減を促進するように、上記制御領域30の下層
の接合52、51のバイアスの低減を促進するように、
上記N+バッファ−層のシ−ト抵抗値が、増大されるこ
ともできることである。
ものであり、上記図2と同種類の構成部品には、同番号
が与えられている。注目すべきことは、図6には、上記
バッファ−層21が示されいないが、所望されるのなら
ば、用いることができるということである。図6に示さ
れているように、P+拡散層80は付加されていて、上
記制御部30と上記IGBT部の間に配置されている。
さらに、上記P+拡散層80は、IGBTのソ−ス電極
28に接続されている。
的に示されているホ−ルは、領域22に注入される。し
かしながら、領域19の外側のホ−ルは、拡散層80に
よってコレクトされるのが望ましいので、Pウェル40
によってコレクトされるホ−ルはほとんどない。
施形態を示すものであり、先に記載した図面と類似の構
成部品には、同番号が与えられている。図8は、狭いネ
ック部90を残して、上記IGBT領域19及び上記制
御領域30のほとんどを包んでいる新規な連続フィ−ル
ド端子90を示すものであり、その上においては、高電
圧フィ−ルド端子90と交差することなしに制御リ−ド
線75が移動することができる。
BT部19と制御部との間の領域には、内曲したフィ−
ルド端子90の幅を保持し、共通の広がりを有するN+
拡散層95(図7及び8参照)が備えられている。拡散
層95は、点線97で示されるようにP+領域50に接
続されている接点96を保持している。実際問題とし
て、係る接続97は、ワイヤ−接続、又はそれに類する
ものであることができる。上記接続は、ウェ−ハ−切断
中のカッタ−の動作によって、自動的に、容易に形成さ
れてもよい。
いて、以下に記載する。上記IGBT部19が導通であ
る場合、接合52には、順方向バイアスが印加される。
矢印で示されている横方向の電子流は、上記バッファ−
層51を(又はバッファ−が用いられない際は、上記エ
ピ層22を)、N+拡散層95に流れる。このことで、
上記バッファ−層の抵抗値RBにより横方向の電圧降下
が惹起される。よって、上記接合52は、IGBT部1
9のエッジから制御部30に向かって、徐々にバイアス
が低減されている。
て、大幅に小さく形成することで、Pウェル40の下層
の接合52に印加される電圧をほとんど0に減少させ、
係る領域における少数キャリアの注入レベルは微少なも
のになる。RS≪RBと形成することは、拡散層の幅WS
を、上記エピ層22の抵抗値及び上記バッファ−層51
の抵抗値に関して、適切に定着させることで実現され
る。
BTのソ−ス28に関係するので、図4、5のフィ−ル
ド端子70、71、及び図7、8のフィ−ルド端子90
のように望ましいものして記載されたように、適切なフ
ィ−ルド端子は上記N+拡散層95の両サイドに所望さ
れる。導線75による上記領域の内部接続は、フィ−ル
ド端子70及び71から絶縁されて、横切らなければな
らない。しかしながら、図8に係る上記実施形態におい
ては、上記IGBT19及び制御部30は、狭い表面チ
ャンネル又はネック領域90aを除いて、両方実質的に
フィ−ルド端子90に囲まれる。上記狭い表面チャンネ
ル又はネック領域90a上では、上記導線75は、端子
90上で交差することなく、経路をとることができる。
上記ネック領域90は、十分に狭いので、有意義なP+
キャリアが、上記IGBTの下層、及び制御部30の下
層に注入することを防ぐ。望ましいものとして記載され
たように、内部接合75は、上記グランド化されたPウ
ェル40上に、金属、導電性ポリシリコントレ−ス、又
はこれに類するもので形成することができる。
接続97は、チップ20を保持することのできるリ−ド
フレ−ム(図示せず)に、ワイヤ−接続でされることが
できる。また、上記チップがTO−220タイプのパッ
ケ−ジに内包される場合は、例えば、上記接続は上記パ
ッケ−ジのセンタ−ピンと接続されることができる。多
くの場合において、上記接続は、ウエ−ハ−を切断する
間に,上記チップ20のカッタ−で損傷されたチップエ
ッジを介して、形成されるであろう。
際的な、しかしながら、概略的なスケ−ルで示したもの
である。上記図7と類似の図9の構成部品には、同じ番
号が与えられている。スケ−ル限界の関係で、図9にお
いては、ウェル40及びベ−ス23、24のソ−ス及び
ゲ−ト構造は図示されない。しかしながら、上記IGB
Tに関する活性領域フィ−ルド電極セル100、及び活
性IGBT領域19及びPウェル40の間でおおよそ7
00μmの間隔を隔てている計画的分離帯が、図示され
ている。
との接合で形成される縦方向トランジスタQ1及びQ2
を示す。さらに、上記図9は、バッファ−層51とN+
拡散層95と間の経路抵抗R1、上記抵抗R1の下端部
と上記PNPトランジスタQ1,Q2のベ−スのそれぞ
れのおおよその位置に惹起するバッファ−層の経路抵抗
R2及びR3を示している。
た、図10は、NPN寄生トランジスタQ1’及びQ
2’を示している。上記寄生トランジスタは、Nソ−
ス、Pベ−ス、及びIGBT部19に対するN-エピ層
を備えていて、かつ、それぞれが部分40に対応してい
る。さらに、図10は、上記NPNトランジスタQ1’
及びQ2’のそれぞれのベ−スとエミッタ−間に惹起す
る効果的な抵抗値である抵抗RB1及びRB2を示して
いる。
Q1’及びQ2’は、それらに対応する寄生サイリスタ
のラッチアップを防ぐ為に、導通されるべきでない。上
記のことは、抵抗RB1を非常に低い値に設計すること
により、トランジスタQ1’で解決される。
Sトランジスタを備えることは、RB2に関する、及び
トランジスタQ2の利得に関する大きな数値を導くこと
となる。結果的に、上記制御部は、トランジスタQ2が
除去されるべきことによって、IGBT部及びホ−ル注
入よりも、ラッチアップを感知するようになる。上記の
ことが、N+フィンガ−95の目的である。
が印加されている状態での、負荷がかかっている回路の
電流を示すものである。順方向バイアスの印加中におい
て、トランジスタQ1のベ−ス、エミッタ−間接合には
順方向バイアスが印加される。トランジスタQ2のベ−
ス、エミッタ−接合によって、Vbeが(Q1)*R1/
(R3+R1)とみなせるのみである。ジオメトリ−
(及び上記R1/R3の比率)を適切に選択することに
よって、トランジスタQ2(図11の点線参照)中の電
流、及び上記制御部のラッチアップのリスクをほとんど
除去することが可能になる。
されている状態での、上記制御部のラッチアップを防ぐ
ことができる。しかしながら、図12に示されているよ
うに、逆バイアス状態で、上記ドレイン29と上記ソ−
ス28との間に寄生ダイオ−ドが存在する。ダイオ−ド
110は、トランジスタQ1’及びQ2’のベ−ス、コ
レクタ−接合、直列接続されたRB1とRB2、及び独
立しているR1、R2、R3を含んでいる。
な結果を保持している。
能力が必要である応用法(電子点火のような)に用いる
ことができない。
オ−ドの一部を運ぶので、上記寄生ダイオ−ドは外部急
速回復ダイオ−ドを用いる応用法に利用することができ
ない。外見上、ダイオ−ド110は、非常に低速であ
り、かつ,係る回復電流は、上記制御部30のラッチア
ップを惹起する。言い換えると、トランジスタQ2’の
ベ−ス/コレクタ−接合が、少数キャリアで充満してい
る一方で、上記ドレイン29の正電圧を再利用しようと
した場合、上記Q2/Q2’サイリスタはラッチするだ
ろう。
Tに順方向バイアスが印加されている場合には、図9、
10、11及び12のR1がドレイン29に接続される
だけで、上記寄生ダイオ−ド110の効果が除去される
ことである。従って、図13及び14に示されているよ
うに、横方向PNPトランジスタQ3が、図12におい
てエッジセル100からエッジセル120に示されてい
る、上記IGBT部19のフィ−ルド端子90の外側に
付加される。図12において、エミッタ−121を定義
するP拡散層は、ワイヤ−ボンデングによってドレイン
29に接続されていて、かつ、コレクタ−122を定義
するP拡散層は、N+拡散層95の接点96に接続され
る。
アスが印加された場合、Q1が導通し、かつQ2も導通
する。このことで、動的にR1はドレイン29に接続さ
れる。上記IGBTに逆方向バイアスが印加された場
合、Q1及びQ2は導通せず、R1は、浮動状態にな
る。従って、上記構造には、逆方向電流は流れない。
い(逆方向阻止比率が上記IGBTと同様であってよ
く、通常10−50Vである)。従って、上記Q3は、
狭いベ−ス(例えば10μm)で形成されることがで
き、かつ、高利得を保持することができるので、上記I
GBT19に順方向バイアスが印加された際、上記Q3
は、完全に飽和される。
ジスタQ3を概略的に示すものである。図15におい
て、図8と類似の構成部品には、同番号が与えられる。
注目すべきことは、エミッタ−領域121及びコレクタ
−領域122は、それぞれ上記ドレイン29及び上記N
+フィンガ−96のタップ125に接続されていること
である。
るが、係る技術に関して、多くの別の変形、改良及び利
用がなされることは、明らかなことである。従って、本
発明は、特定の開示ではなく、添付されている請求項に
のみ制限されるのが、望ましい。
面図を示すものである。
のIGBTの部分的断面図であり、かつ惹起した課題を
示すものである。
されたウェル上に形成された上記IGBTの制御回路の
部分的断面図である。
トポロジ−を示すものである。
図4の断面図を示すものである。
間に位置するP+領域を保持するスマ−トIGBTの部
分的断面図を示すものである。
にN+拡散層を備えた本発明の別の実施形態であり、か
つ上記図6の線5−5に沿って得られた断面図を示すも
のである。
トポロジ−の望ましい実施形態を示すものである。
る断面図であって、接合で明確に定義された回路部品を
示すものである。
る。
スが印加された場合の、回路上の電流を示すものであ
る。
イオ−ドが存在している状態の図10の回路上の電流路
を示すものである。
の寄生ダイオ−ドの効果を除去する為の、PNPダイオ
−ドの上記図10の回路への付加を示すものである。
上記図9の構造を示すものである。
ジ−を示すものである。
Claims (39)
- 【請求項1】 共通の半導体チップに集積されている制
御回路部及び絶縁ゲ−トバイポ−ラ−トランジスタを含
んでいる半導体デバイスであって、 P型シリコン基板と、 上記P型シリコン基板に保持されていて、上記基板の上
表面に形成されている低濃度N+領域、及び下表面に形
成されたP+領域と、 絶縁ゲ−トバイポ−ラトランジスタのベ−ス、ソ−ス及
びチャンネル領域を定義する拡散層を含んでいる上記低
濃度の第1領域と、 上記第1領域から横方向に間隔がとられている低濃度領
域の第2領域と、 Pウェルに上記Pウェル拡散層、及び制御回路部拡散層
を含んでいる上記第2領域と、 上記第1領域上の上記絶縁ゲ−トバイポ−ラトランジス
タを上記制御部拡散層に接続する接続手段と、 上記第1領域で上記絶縁ゲ−トバイポ−ラトランジスタ
の動作させるためのホ−ル注入中に、上記P+層から上
記Pウェル拡散層へのホ−ル注入を制限するように、上
記第1領域と上記第2領域との間に配置された手段とを
含んでいることを特徴とする半導体デバイス。 - 【請求項2】 上記第1領域と上記第2領域との間に配
置された上記手段が、上記低濃度N型領域のホ−ルの拡
散距離の少なくとも3倍はあって、横方向の相対的に大
きい間隔をとることである請求項1記載のデバイス。 - 【請求項3】 上記第1領域と上記第2領域との間に配
置された上記手段は、 上記低濃度N型領域の上表面の第2P+拡散層と、 上記第2P+拡散層を上記絶縁ゲ−トバイポ−ラトラン
ジスタのソ−スに接続する手段とを含んでいて、 これにより、上記第2P+拡散層は、上記第2領域の上
記Pウェルによってコレクトされるはずであったホ−ル
をコレクトするようになっている請求項1記載のデバイ
ス。 - 【請求項4】 上記第1領域と上記第2領域を間隔との
間に配置された上記手段が、上記低濃度N型領域の上記
上表面のN+拡散層を含んでいて、 かつ、上記N+拡散層を上記P型基板に電気的に接続す
る手段を含んでいる請求項1記載のデバイス。 - 【請求項5】 上記第1領域と上記第2領域の上表面が
狭いネック領域において接続されていて、 上記接続手段が、上記ネック領域の上方で、かつ上記ネ
ック領域に交差して配置される導線を含んでいる請求項
1記載のデバイス。 - 【請求項6】 さらに、上記デバイスの上記表面に配置
されていて、 かつ、少なくとも部分的に上記第1領域及び第2領域を
包んでいるフィ−ルド端子手段を含んでいる請求項1記
載のデバイス。 - 【請求項7】 上記フィ−ルド端子手段は、上記狭いネ
ック領域の背面、及び上記第1及び第2領域のそれぞれ
の残された周辺領域を全てを包み込む請求項6記載のデ
バイス。 - 【請求項8】 上記低濃度N型領域がエピタキシャル成
長領域である請求項1記載のデバイス。 - 【請求項9】 上記絶縁ゲ−トバイポ−ラトランジスタ
のベ−ス領域及びソ−ス領域に接続されたソ−ス電極
と、 上記チャンネル領域上に配置されたゲ−ト電極と、 上記下表面の上記P+領域の底部に接続されたドレイン
電極とを含んでいる請求項1記載のデバイス。 - 【請求項10】 上記低濃度N型領域がエピタキシャル
成長領域である請求項2記載のデバイス。 - 【請求項11】 上記低濃度N型領域がエピタキシャル
成長領域である請求項3記載のデバイス。 - 【請求項12】 上記低濃度N型領域がエピタキシャル
成長領域である請求項4記載のデバイス。 - 【請求項13】 上記低濃度N型領域がエピタキシャル
成長領域である請求項5記載のデバイス。 - 【請求項14】 上記低濃度N型領域がエピタキシャル
成長領域である請求項6記載のデバイス。 - 【請求項15】 上記絶縁ゲ−トバイポ−ラトランジス
タのソ−ス領域及びベ−ス領域に接続された上記ソ−ス
電極と、 上記チャンネル領域上に配置されたゲ−ト電極と、 上記下表面の上記P+領域の底部に接続されたドレイン
電極とを含んでいる請求項10記載のデバイス。 - 【請求項16】 上記絶縁ゲ−トバイポ−ラトランジス
タのソ−ス領域及びベ−ス領域に接続されたソ−ス電極
と、 上記チャンネル領域上に配置されたゲ−ト電極と、 上記下表面の上記P+領域の底部に接続されたドレイン
電極とを含んでいる請求項11記載のデバイス。 - 【請求項17】 上記絶縁ゲ−トバイポ−ラトランジス
タのソ−ス領域及びベ−ス領域に接続されたソ−ス電極
と、 上記チャンネル領域上に配置されたゲ−ト電極と、 上記下表面の上記P+領域の底部に接続されたドレイン
電極とを含んでいる請求項12記載のデバイス。 - 【請求項18】 上記絶縁ゲ−トバイポ−ラトランジス
タのソ−ス領域及びベ−ス領域に接続されたソ−ス電極
と、 上記チャンネル領域上に配置されたゲ−ト電極と、 上記下表面の上記P+領域の底部に接続されたドレイン
電極とを含んでいる請求項13記載のデバイス。 - 【請求項19】 上記絶縁ゲ−トバイポ−ラトランジス
タのソ−ス領域及びベ−ス領域に接続されたソ−ス電極
と、 上記チャンネル領域上に配置されたゲ−ト電極と、 上記下表面の上記P+領域の底部に接続されたドレイン
電極とを含んでいる請求項14記載のデバイス。 - 【請求項20】 上記第1領域と上記第2領域との間に
配置された上記手段は、 上記低濃度N領域の上記上表面のN+拡散層と、 上記N+拡散層を上記P+領域に電気的に接続させる手段
とを含み、 上記N+領域は、上記フィールド端子手段が、上記第1
及び第2領域の共通して広がる部分に沿って広がってい
る位置で、上記フィ−ルド端子手段の間に、これらから
間隔をとって配置されている請求項6記載のデバイス。 - 【請求項21】 上記第1領域と上記第2領域の上表面
が、狭いネック領域において接続され、 上記接続手段が、上記ネック領域の上方で、かつ上記ネ
ック領域に交差して配置される導線を含んでいる請求項
20記載のデバイス。 - 【請求項22】 上記フィ−ルド端子手段は、上記狭い
ネック領域の背面、及び上記第1及び第2領域のそれぞ
れの残された周辺領域の全てを包んでいる請求項21記
載のデバイス。 - 【請求項23】 上記低濃度N型領域が、エピタキシャ
ル成長領域である請求項22記載のデバイス。 - 【請求項24】 上記絶縁ゲ−トバイポ−ラトランジス
タのソ−ス領域及びベ−ス領域に接続されたソ−ス電極
と、 上記チャンネル領域上に配置されたゲ−ト電極と、 上記下表面の上記P+領域の底部に接続されたドレイン
電極とを含んでいる請求項23記載のデバイス。 - 【請求項25】 さらに、上記第1領域内に集積され、
かつ上記N+領域に接続されたコレクタを有する横方向
PNPトランジスタを含んでいて、 そのベース領域が上記N型領域に接続される一方、上記
絶縁ゲートバイポーラトランジスタが順方向にバイアス
されるときにのみ導通するようにそのエミッタ−領域が
上記P+領域に接続され、 これにより、上記IGBTが順方向にバイアスされてい
るときのみ上記N+領域が上記P+型基板に接続されるよ
うになっている、請求項4記載のデバイス。 - 【請求項26】 さらに、上記第1領域内に集積され、
そして上記N+領域に接続されたソース領域を有し、か
つ上記絶縁ゲ−トバイポ−ラトランジスタが順方向にバ
イアスされたときのみ導通するようにバイアスされる横
方向PNPトランジスタを含んでいて、 これにより、上記IGBTが順方向にバイアスされてい
るときのみ上記N+領域が上記N型基板に接続されるよ
うになっている、請求項20記載のデバイス。 - 【請求項27】 さらに、上記第1領域内に集積され、
そして上記N+領域に接続されたソース領域を有し、か
つ上記絶縁ゲ−トバイポ−ラトランジスタが順方向にバ
イアスされたときのみ導通するようにバイアスされる横
方向PNPトランジスタを含んでいて、 これにより、上記IGBTが順方向にバイアスされてい
るときのみ上記N+領域が上記N型基板に接続されるよ
うになっている、請求項24記載のデバイス。 - 【請求項28】 共通の半導体チップにモノリシック集
積されているIGBT及び制御回路であって、 上記P型層上の実質的に同じ広さであるN型層、及び底
部P型層と、 IGBTを定義する拡散層を備えている上記N型層の表
面の第1領域と、 上記第1領域から分離されている接合であって、制御デ
バイス拡散層を備えたPウェルを含んでいるN型層の表
面の第2領域と、 上記第1及び第2領域の下層から連続して広がっている
上記N型層と上記P型層との間の上記接合と、 上記IGBTが導通状態であって、かつ、少数キャリア
が上記P型層からN型層に注入された場合、上記制御領
域の下層の上記領域の接合部において、少なくとも部分
的にバイアスを低減させる手段とを含んでいることを特
徴とする半導体チップ。 - 【請求項29】 バイアスを低減させる為の上記手段
が、上記IGBT領域が順方向導通状態である間に、上
記P層から上記N層へ注入される少数キャリア拡散距離
のおおよそ3倍を超える間隔を、上記第1領域と第2領
域との間に横方向にとらせることを含んでいる請求項2
8記載のデバイス。 - 【請求項30】 上記第1領域がIGBTソ−スを含ん
でいて、 かつ、上記手段が、上記第1領域と上記第2領域との間
において上記N層の表面に配置され、かつ上記IGBT
に接続されているP+拡散層を含んでいる請求項28記
載のデバイス。 - 【請求項31】さらに、上記N層表面にあって、 か
つ、上記第1及び第2領域の間に配置されていて、か
つ、上記P層に接続されているN+拡散層を含んでいる
請求項28記載のデバイス。 - 【請求項32】 上記制御デバイス拡散層を、IGBT
を定義する上記拡散層に接続する為の接続手段をさらに
含んでいて、 上記IGBTが、上記制御デバイス拡散層からの制御信
号に応じて動作される請求項28記載のデバイス。 - 【請求項33】 上記制御デバイス拡散層を、IGBT
を定義する上記拡散層に接続する為の接続手段をさらに
含んでいて、 上記IGBTが、上記制御デバイス拡散層からの制御信
号に応じて動作される請求項29記載のデバイス。 - 【請求項34】 上記制御デバイス拡散層を、IGBT
を定義する上記拡散層に接続する為の接続手段をさらに
含んでいて、 上記IGBTが、上記制御デバイス拡散層からの制御信
号に応じて動作される請求項30記載のデバイス。 - 【請求項35】 上記制御デバイス拡散層を、IGBT
を定義する上記拡散層に接続する為の接続手段をさらに
含んでいて、 上記IGBTが、上記制御デバイス拡散層からの制御信
号に応じて動作される請求項31記載のデバイス。 - 【請求項36】 上記第1及び第2領域の上表面が、狭
いネック領域で接合されていて、 上記接続手段が、上記狭いネック領域上部で、かつ上記
狭いネック領域を交差するような導線を含んでいる請求
項32記載のデバイス。 - 【請求項37】 上記第1及び第2領域の上表面が、狭
いネック領域で接合されていて、 上記接続手段が、上記狭いネック領域上部で、かつ上記
狭いネック領域を交差するような導線を含んでいる請求
項33記載のデバイス。 - 【請求項38】 上記第1及び第2領域の上表面が、狭
いネック領域で接合されていて、 上記接続手段が、上記狭いネック領域上部で、かつ上記
狭いネック領域を交差するような導線を含んでいる請求
項34記載のデバイス。 - 【請求項39】 上記第1及び第2領域の上表面が、狭
いネック領域で接合されていて、 上記接続手段が、上記狭いネック領域上部で、かつ上記
狭いネック領域を交差するような導線を含んでいる請求
項33記載のデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/560,328 US5798538A (en) | 1995-11-17 | 1995-11-17 | IGBT with integrated control |
US08/560328 | 1995-11-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181315A true JPH09181315A (ja) | 1997-07-11 |
JP3302275B2 JP3302275B2 (ja) | 2002-07-15 |
Family
ID=24237327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30629096A Expired - Lifetime JP3302275B2 (ja) | 1995-11-17 | 1996-11-18 | 半導体デバイス |
Country Status (9)
Country | Link |
---|---|
US (1) | US5798538A (ja) |
JP (1) | JP3302275B2 (ja) |
KR (1) | KR100300673B1 (ja) |
DE (1) | DE19647398B4 (ja) |
FR (1) | FR2741999A1 (ja) |
GB (1) | GB2307343B (ja) |
IT (1) | IT1298690B1 (ja) |
SG (1) | SG69992A1 (ja) |
TW (1) | TW308723B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015701A (ja) * | 1999-07-02 | 2001-01-19 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
JP2005347771A (ja) * | 1998-01-27 | 2005-12-15 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置 |
US9893055B2 (en) | 2013-09-11 | 2018-02-13 | Fuji Electric Co., Ltd. | Semiconductor device including an insulated gate bipolar transistor and a circuit configured to control the insulated gate bipolar transistor provided on the same semiconductor substrate |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6184585B1 (en) * | 1997-11-13 | 2001-02-06 | International Rectifier Corp. | Co-packaged MOS-gated device and control integrated circuit |
US6448587B1 (en) * | 1997-11-28 | 2002-09-10 | Hitachi, Ltd. | Circuit incorporated IGBT and power conversion device using the same |
US6069372A (en) * | 1998-01-22 | 2000-05-30 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate type semiconductor device with potential detection gate for overvoltage protection |
JP3707942B2 (ja) * | 1998-12-17 | 2005-10-19 | 三菱電機株式会社 | 半導体装置とそれを用いた半導体回路 |
US20040069289A1 (en) * | 2001-01-24 | 2004-04-15 | Takashi Ito | Ignition device of internal combustion engine |
EP1908049A2 (en) * | 2005-06-24 | 2008-04-09 | International Rectifier Corporation | Semiconductor half-bridge module with low inductance |
JP5332175B2 (ja) * | 2007-10-24 | 2013-11-06 | 富士電機株式会社 | 制御回路を備える半導体装置 |
JP5609087B2 (ja) * | 2009-12-04 | 2014-10-22 | 富士電機株式会社 | 内燃機関点火装置用半導体装置 |
WO2016113841A1 (ja) * | 2015-01-13 | 2016-07-21 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618255B2 (ja) * | 1984-04-04 | 1994-03-09 | 株式会社東芝 | 半導体装置 |
JPH0821678B2 (ja) * | 1987-05-29 | 1996-03-04 | 日産自動車株式会社 | 半導体装置 |
US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
JP2858404B2 (ja) * | 1990-06-08 | 1999-02-17 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
JP2973588B2 (ja) * | 1991-06-10 | 1999-11-08 | 富士電機株式会社 | Mos型半導体装置 |
JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JPH05283617A (ja) * | 1992-03-31 | 1993-10-29 | Nec Kansai Ltd | 半導体装置およびその製造方法 |
US5430314A (en) * | 1992-04-23 | 1995-07-04 | Siliconix Incorporated | Power device with buffered gate shield region |
DE4429903B4 (de) * | 1993-09-14 | 2004-02-05 | International Rectifier Corp., El Segundo | Leistungshalbleiteranordnung mit Überlastschutzschaltung |
JP3135762B2 (ja) * | 1993-10-29 | 2001-02-19 | 株式会社東芝 | 半導体集積回路装置 |
JP3156487B2 (ja) * | 1994-03-04 | 2001-04-16 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
JP3183020B2 (ja) * | 1994-03-17 | 2001-07-03 | 株式会社日立製作所 | 保護回路を内蔵した絶縁ゲート型半導体装置 |
US5550701A (en) * | 1994-08-30 | 1996-08-27 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode |
GB9423423D0 (en) * | 1994-11-14 | 1995-01-11 | Fuji Electric Co Ltd | Semiconductor device |
-
1995
- 1995-11-17 US US08/560,328 patent/US5798538A/en not_active Expired - Lifetime
-
1996
- 1996-11-15 IT IT96MI002384A patent/IT1298690B1/it active IP Right Grant
- 1996-11-15 GB GB9623879A patent/GB2307343B/en not_active Expired - Fee Related
- 1996-11-15 FR FR9613950A patent/FR2741999A1/fr active Pending
- 1996-11-15 DE DE19647398A patent/DE19647398B4/de not_active Expired - Lifetime
- 1996-11-15 TW TW085114025A patent/TW308723B/zh active
- 1996-11-16 KR KR1019960054686A patent/KR100300673B1/ko not_active IP Right Cessation
- 1996-11-18 JP JP30629096A patent/JP3302275B2/ja not_active Expired - Lifetime
- 1996-11-18 SG SG1996011347A patent/SG69992A1/en unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347771A (ja) * | 1998-01-27 | 2005-12-15 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置 |
JP2001015701A (ja) * | 1999-07-02 | 2001-01-19 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
US9893055B2 (en) | 2013-09-11 | 2018-02-13 | Fuji Electric Co., Ltd. | Semiconductor device including an insulated gate bipolar transistor and a circuit configured to control the insulated gate bipolar transistor provided on the same semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
SG69992A1 (en) | 2000-01-25 |
ITMI962384A1 (it) | 1998-05-15 |
FR2741999A1 (fr) | 1997-06-06 |
GB2307343B (en) | 2000-11-15 |
GB9623879D0 (en) | 1997-01-08 |
GB2307343A (en) | 1997-05-21 |
TW308723B (ja) | 1997-06-21 |
IT1298690B1 (it) | 2000-01-12 |
DE19647398A1 (de) | 1997-06-12 |
KR970030879A (ko) | 1997-06-26 |
JP3302275B2 (ja) | 2002-07-15 |
US5798538A (en) | 1998-08-25 |
ITMI962384A0 (it) | 1996-11-15 |
KR100300673B1 (ko) | 2001-11-22 |
DE19647398B4 (de) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3203814B2 (ja) | 半導体装置 | |
KR101888369B1 (ko) | 박형 기판을 갖는 수직 반도체 디바이스 | |
US6262470B1 (en) | Trench-type insulated gate bipolar transistor and method for making the same | |
US5910664A (en) | Emitter-switched transistor structures | |
JPH02275675A (ja) | Mos型半導体装置 | |
US4922317A (en) | CMOS device having Schottky diode for latch-up prevention | |
JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US4987098A (en) | Method of producing a metal-oxide semiconductor device | |
US5889310A (en) | Semiconductor device with high breakdown voltage island region | |
JP3302275B2 (ja) | 半導体デバイス | |
US5498884A (en) | MOS-controlled thyristor with current saturation characteristics | |
US5608238A (en) | Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same | |
JP2718907B2 (ja) | Pic構造体及びその製造方法 | |
US5587595A (en) | Lateral field-effect-controlled semiconductor device on insulating substrate | |
US5757034A (en) | Emitter switched thyristor | |
US5874767A (en) | Semiconductor device including a lateral power device | |
US4939564A (en) | Gate-controlled bidirectional semiconductor switching device with rectifier | |
JP3893185B2 (ja) | 半導体装置 | |
JP2001284589A (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
JPH0654796B2 (ja) | 複合半導体装置 | |
JPH088422A (ja) | たて型mos半導体装置 | |
JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
JPH047592B2 (ja) | ||
JPH03105977A (ja) | 半導体装置 | |
JP3843570B2 (ja) | 横型ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |