KR970030879A - 집적된 제어를 가진 아이지비티 - Google Patents

집적된 제어를 가진 아이지비티 Download PDF

Info

Publication number
KR970030879A
KR970030879A KR1019960054686A KR19960054686A KR970030879A KR 970030879 A KR970030879 A KR 970030879A KR 1019960054686 A KR1019960054686 A KR 1019960054686A KR 19960054686 A KR19960054686 A KR 19960054686A KR 970030879 A KR970030879 A KR 970030879A
Authority
KR
South Korea
Prior art keywords
region
igbt
gate bipolar
bipolar transistor
control circuit
Prior art date
Application number
KR1019960054686A
Other languages
English (en)
Other versions
KR100300673B1 (ko
Inventor
브루노 쎄. 나드
니라지 란잔
Original Assignee
클레버터 레슬리 씨.
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클레버터 레슬리 씨., 인터내쇼널 렉티파이어 코포레이션 filed Critical 클레버터 레슬리 씨.
Publication of KR970030879A publication Critical patent/KR970030879A/ko
Application granted granted Critical
Publication of KR100300673B1 publication Critical patent/KR100300673B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

모놀리딕 아이지비티(IGBT) 및 제어 회로는 통상의 칩으로 집적되어진다. 상기 아이지비티(IGBT)는 상기 칩의 제1지역에 형성된다. 그리고, 상기 제어 회로는 측면으로 일정한 간격이 유지된 제2지역에 형성되고, 그리고 P웰(well)에 형성된다. 아이지비티(IGBT) 동작 동안 P+기판에서 상기 P웰내로의 정공주입을 방지하는 수단을 제공한다. 상기 수단은 상기 지역간에 충분한 공간을 포함한다; 상기 지역간의 P+컬렉션 영역(collection region) 또는 상기 P+기판에 연결되어진 상기 지역간의 N+확산, 그러나, 상기 지역은 상기 두 지역간에 스몰 서피스 브리지(small surface bridge)를 남기는 공통의 필드 터미네이션(field termination) 구조에 의해 둘러싸여진다. 상기 제어지역에서 상기 아이지비티(IGBT)로의 제어 전도체는 상기 필드 터미네이션을 넘어가는 것이 아니라 상기 내로우(narrow) 지역을 넘는다. 상기 칩에 집적되어지고, 상기 아이지비티(IGBT)의 외부에 있는 측면의 PNP 트랜지스터는 아이지비티(IGBT)와 제어 지역간의 상기 중앙의 N+확산에 연결되어지고, 상기 아이지비티(IGBT) 지역이 도통할 때만 P형 기판에 연결을 허가한다.

Description

집적된 제어를 가진 아이지비티
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (39)

  1. P형 실리콘 기판을 가지고, 그 상부(top) 표면에 형성된 저농도 N형 영역과, 그 바닥 표면에 형성된 P+영역을 가지는 통상의 반도체 칩과; 절연된 게이트 바이폴라 트랜지스터의 베이스, 소스, 그리고 채널 영역을 정의하고, 확산을 수용하는 (receiving) 상기 저농도영역의 제1지역과; 상기 제1지역에서 측면으로 일정한 간격이 유지되고, P웰 확산을 포함하며, 상기 P웰내에 제어회로 확산을 포함하는 상기 저농도 영역에서의 제2지역과; 상기 제1지역에서 상기 절연된 게이트 바이폴라 트랜지스터(IGBT)를 상기 제어회로 확산에 커플링(coupling)하는 커플링 수단과; 상기 제1지역에서 상기 절연된 게이트 바이폴라 트랜지스터의 동작을 일으키도록 정공의 주입 동안 상기 P+영역에서 상기 P웰 확산으로의 정공의 주입을 제한하기 위해 상기 제1지역과 제2지역간에 배치된 수단을 포함하여 통상의 반도체 칩으로 집적된 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  2. 제1항에 있어서, 상기 제1지역과 제2지역간에 배치된 상기 수단이 상기 지역간에 상대적으로 넓은 공간을 포함하고, 그 공간이 적어도 상기 저농도 N형 영역의 약 3배의 정공 확산 길이로 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터와 제어회로 소자.
  3. 제1항에 있어서, 상기 제1지역과 제2지역간에 배치된 상기 수단이 상기 저농도 N형 영역의 상부(top) 표면에 제2P+확산과, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소스에 상기 제2P+확산을 연결하는 수단을 포함하고, 상기 제2P+확산은 상기 제2지역의 상기 P웰에 의해 다른 방법으로 연결되어질 수 있도록 정공을 모으는 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  4. 제1항에 있어서, 상기 제1지역과 제2지역간에 배치된 상기 수단이 상기 저농도 N형 영역의 상부(top) 표면에 N+확산과, 상기 P형 기판에 상기 N+확산을 전기적으로 연결하는 수단을 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  5. 제1항에 있어서, 상기 제1지역과 제2지역의 상위(upper) 표면이 내로우 넥(narrow neck) 영역에서 합쳐지고,상기 넥(neck) 영역 상부(atop)와 횡부(across)에 배치된 전도체를 포함하는 상기 커플링 수단을 포함하여 형성된 것을 특징으로 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  6. 제1항에 있어서, 적어도 상기 제1지역과 제2지역을 부분적으로 에워싸고, 상기 소자의 상위(upper) 표면에 배치된 필드 터미네이션(field termination) 수단를 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  7. 제6항에 있어서, 상기 필드 터미네이션 수단은 상기 내로우 넥(narrow neck) 영역의 대항되는 면과, 상기 제1지역과 제2지역 각각의 총 나머지 외변(periphery)을 에워싸는 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  8. 제1항에 있어서, 상기 저농도 N형 영역은 에피택셜(epitaxial)하게 성장된 영역인 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  9. 제1항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소스와 베이스 영역에 연결된 소스전극과,상기 채널 영역 바로 위에 배치된 게이트 전극과, 상기 바닥 표면에서 상기 P영역의 바닥에 연결된 드레인전극을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  10. 제2항에 있어서, 상기 저농도 N형 영역은 에피택셜하게 성장된 영역인 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  11. 제3항에 있어서, 상기 저농도 N형 영역은 에피택셜하게 성장된 영역인 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  12. 제4항에 있어서, 상기 저농도 N형 영역은 에피택셜하게 성장된 영역인 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  13. 제5항에 있어서, 상기 저농도 N형 영역은 에피택셜하게 성장된 영역인 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  14. 제6항에 있어서, 상기 저농도 N형 영역은 에피택셜하게 성장된 영역인 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  15. 제10항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소스와 베이스 영역에 연결된 소스전극과, 상기 채널 영역 바로 위에 배치된 게이트전극과, 상기 바닥 표면에서 상기 P+영역의 바닥에 연결된 드레인전극을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  16. 제11항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소소와 베이스 영역에 연결된 소스전극과, 상기 채널 영역 바로 위에 배치된 게이트전극과, 상기 바닥 표면에서 상기 P+영역의 바닥에 연결된 드레인전극을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  17. 제12항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소소와 베이스 영역에 연결된 소스전극과, 상기 채널 영역 바로 위에 배치된 게이트전극과, 상기 바닥 표면에서 상기 P+영역의 바닥에 연결된 드레인전극을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  18. 제13항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소소와 베이스 영역에 연결된 소스전극과, 상기 채널 영역 바로 위에 배치된 게이트전극과, 상기 바닥 표면에서 상기 P+영역의 바닥에 연결된 드레인전극을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  19. 제14항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소소와 베이스 영역에 연결된 소스전극과, 상기 채널 영역 바로 위에 배치된 게이트전극과, 상기 바닥 표면에서 상기 P+영역의 바닥에 연결된 드레인전극을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  20. 제6항에 있어서, 상기 제1지역과 제2지역간에 배치된 상기 수단이 상기 저농도 N형 영역의 상부 표면에 NN+확산과, 상기 P+영역에 상기 N+확산을 전기적으로 연결하는 수단을 포함하고, 상기 N+영역은 상기 필드 터미네이션이 상기 제1지역과 상기 제2지역의 동일한 넓이를 가지는 부분을 따라 연장한 위치에서 상기 필드 터미네이션 수단으로부터 일정한 간격이 유지되고, 그 사이에 배치되어진 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  21. 제20항에 있어서, 상기 제1지역과 제2지역의 상위 표면이 내로우 넥(neck) 영역에 합쳐지고, 상기 커플링수단은 상기 내로우 넥 상부와 횡부에 배치된 전도체를 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라트랜지스터(IGBT)와 제어회로 소자.
  22. 제21항에 있어서, 상기 필드 터미네이션은 상기 내로우 넥(narrow neck) 영역의 대항되는 면과, 상기 제1지역과 제2지역 각각에 총 나머지 외변(periphery)을 에워싸는 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  23. 제22항에 있어서, 상기 저농도 N형 영역은 에피택셜하게 성장된 영역인 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  24. 제23항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터의 상기 소소와 베이스 영역에 연결된 소스전극과, 상기 채널 영역 바로 위에 배치된 게이트전극과, 상기 바닥 표면에서 상기 P+영역의 바닥에 연결된 드레인전극을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  25. 제4항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터가 순방향 바이어스될 때만 도통하도록 상기 N형 영역에 연결된 베이스 영역과, 상기 P+영역에 에미터 영역과, 그리고 상기 N+영역에 연결된 컬렉터를 가지는 상기 제1지역에 접적된 측면의 PNP 트랜지스터를 포함하고, 상기 아이 지비티(IGBT)가 순방향 바이어스될 때만 상기 N+영역이 상기 P+형 기판에 연결되는 것을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  26. 제20항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터가 순방향 바이어스될 때만 도통하도록 바이어스되고, 상기 N+영역에 연결된 소스 영역을 가지고, 상기 제1지역으로 집적된 측면의 PNP 트랜지스터를 포함하고, 상기 아이지비티(IGBT)가 순방향 바이어스될 때만 상기 N+영역이 상기 N형 기판에 연결되는 것을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  27. 제24항에 있어서, 상기 절연된 게이트 바이폴라 트랜지스터가 순방향 바이어스될 때만 도통하도록 바이어스되고, 상기 N+영역에 연결된 소스 영역을 가지고, 상기 제1지역으로 집적된 측면의 PNP 트랜지스터를 포함하고, 상기 아이지비티(IGBT)가 순방향 바이어스될 때만 상기 Nf영역이 상기 N형 기판에 연결되는 것을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  28. 바닥 P형 층과 대체적으로 상기 P형층의 상부(atop)에 동일한 넓이의 N형 층을 가지는 통상의 반도체 칩과; 아이지비티(IGBT)를 정의하는 확산을 수용하는 상기 N형 층의 표면의 제1지역과; 상기 제1지역으로부터 접합 절연된 제어소자 확산을 포함하는 P웰을 수용하는 상기 N형 층의 표면의 제2지역과; 상기 제1지역아래에서 상기 제2지역 아래로 연속적으로 연장한 상기 N형 층과 상기 P형 층간의 접합과; 상기 아이지비티(IGBT) 지역이 도통상태에 있고, 소수캐리어가 상기 P형 층에서 상기 N형 층으로 주입되어질 때, 상기 제어지역아래의 영역에서 상기 접합을 적어도 부분적으로 디-바이어싱(de-biasing)하기 위한 수단을 포함하여 모놀리딕(monolithic)하게 집적된 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  29. 제28항에 있어서, 디-바이어싱(de-biasing)을 위한 상기 수단을 상기 아이지비티(IGBT) 지역의 순방향 도통 동안 상기 P층에서 상기 N층으로 주입된 소수캐리어의 약3배의 확산 길이 이상의 상기 제1지역과 제2지역의 측면의 공간을 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  30. 제28항에 있어서, 상기 제1지역이 아이지비티IGBT) 소스를 가지고, 상기 수단은 상기 N층의 표면내에 배치되어지고, 상기 제1지역과 상기 제2지역간에 배치되어지고, 그리고 상기 아이지비티(IGBT) 소스에 연결된 P+확산을 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  31. 제28항에 있어서, 상기 N층의 표면내에, 상기 제1지역과 상기 제2지역간에 배치된, 그리고 상기 P층에 연결된 N+확산을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  32. 제28항에 있어서, 상기 아이지비티(IGBT)를 정의하는 상기 확산으로 상기 제어소자를 커플링하기 위한 커플링 수단을 포함하고, 상기 아이지비티(IGBT)가 상기 제어소자를 확산으로부터 제어신호에 답하여 동작되어지는 것을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  33. 제29항에 있어서, 상기 아이지비티(IGBT)를 정의하는 상기 확산으로 상기 제어소자를 커플링하기 위한 커플링 수단을 포함하고, 상기 아이지비티(IGBT)가 상기 제어소자를 확산으로부터 제어신호에 답하여 동작되어지는 것을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  34. 제30항에 있어서, 상기 아이지비티(IGBT)를 정의하는 상기 확산으로 상기 제어소자를 커플링하기 위한 커플링 수단을 포함하고, 상기 아이지비티(IGBT)가 상기 제어소자를 확산으로부터 제어신호에 답하여 동작되어지는 것을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  35. 제31항에 있어서, 상기 아이지비티(IGBT)를 정의하는 상기 확산으로 상기 제어소자를 커플링하기 위한 커플링 수단을 포함하고, 상기 아이지비티(IGBT)가 상기 제어소자를 확산으로부터 제어신호에 답하여 동작되어지는 것을 더 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  36. 제32항에 있어서, 상기 제1지역과 상기 제2지역의 상위(upper) 표면이 내로우 넥(narrow neck) 영역에 합쳐지고, 상기 커플링 수단이 상기 내로우 넥 상부와 횡부에 배치된 전도체를 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  37. 제33항에 있어서, 상기 제1지역과 상기 제2지역의 상위(upper) 표면이 내로우 넥(narrow neck) 영역에 합쳐지고, 상기 커플링 수단이 상기 내로우 넥 상부와 횡부에 배치된 전도체를 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  38. 제34항에 있어서, 상기 제1지역과 상기 제2지역의 상위(upper) 표면이 내로우 넥(narrow neck) 영역에 합쳐지고, 상기 커플링 수단이 상기 내로우 넥 상부와 횡부에 배치된 전도체를 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
  39. 제35항에 있어서, 상기 제1지역과 상기 제2지역의 상위(upper) 표면이 내로우 넥(narrow neck) 영역에 합쳐지고, 상기 커플링 수단이 상기 내로우 넥 상부와 횡부에 배치된 전도체를 포함하여 형성된 것을 특징으로 하는 절연된 게이트 바이폴라 트랜지스터(IGBT)와 제어회로 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960054686A 1995-11-17 1996-11-16 집적된제어를가진아이지비티(igbt) KR100300673B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/560,328 1995-11-17
US08/560,328 US5798538A (en) 1995-11-17 1995-11-17 IGBT with integrated control

Publications (2)

Publication Number Publication Date
KR970030879A true KR970030879A (ko) 1997-06-26
KR100300673B1 KR100300673B1 (ko) 2001-11-22

Family

ID=24237327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054686A KR100300673B1 (ko) 1995-11-17 1996-11-16 집적된제어를가진아이지비티(igbt)

Country Status (9)

Country Link
US (1) US5798538A (ko)
JP (1) JP3302275B2 (ko)
KR (1) KR100300673B1 (ko)
DE (1) DE19647398B4 (ko)
FR (1) FR2741999A1 (ko)
GB (1) GB2307343B (ko)
IT (1) IT1298690B1 (ko)
SG (1) SG69992A1 (ko)
TW (1) TW308723B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
US6448587B1 (en) * 1997-11-28 2002-09-10 Hitachi, Ltd. Circuit incorporated IGBT and power conversion device using the same
US6069372A (en) * 1998-01-22 2000-05-30 Mitsubishi Denki Kabushiki Kaisha Insulated gate type semiconductor device with potential detection gate for overvoltage protection
JP4431761B2 (ja) * 1998-01-27 2010-03-17 富士電機システムズ株式会社 Ｍｏｓ型半導体装置
JP3707942B2 (ja) * 1998-12-17 2005-10-19 三菱電機株式会社 半導体装置とそれを用いた半導体回路
JP4023035B2 (ja) * 1999-07-02 2007-12-19 松下電器産業株式会社 半導体装置及びその製造方法
EP1355063A1 (en) * 2001-01-24 2003-10-22 Hitachi, Ltd. Ignition device of internal combustion engine
US20060290689A1 (en) * 2005-06-24 2006-12-28 William Grant Semiconductor half-bridge module with low inductance
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5609087B2 (ja) * 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
CN105103284B (zh) 2013-09-11 2017-11-14 富士电机株式会社 半导体装置
US10438947B2 (en) 2015-01-13 2019-10-08 Mitsubishi Electric Corporation Semiconductor device, manufacturing method therefor and semiconductor module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618255B2 (ja) * 1984-04-04 1994-03-09 株式会社東芝 半導体装置
JPH0821678B2 (ja) * 1987-05-29 1996-03-04 日産自動車株式会社 半導体装置
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JP2858404B2 (ja) * 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2973588B2 (ja) * 1991-06-10 1999-11-08 富士電機株式会社 Ｍｏｓ型半導体装置
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH05283617A (ja) * 1992-03-31 1993-10-29 Nec Kansai Ltd 半導体装置およびその製造方法
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
DE4429903B4 (de) * 1993-09-14 2004-02-05 International Rectifier Corp., El Segundo Leistungshalbleiteranordnung mit Überlastschutzschaltung
JP3135762B2 (ja) * 1993-10-29 2001-02-19 株式会社東芝 半導体集積回路装置
JP3156487B2 (ja) * 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP3183020B2 (ja) * 1994-03-17 2001-07-03 株式会社日立製作所 保護回路を内蔵した絶縁ゲート型半導体装置
US5550701A (en) * 1994-08-30 1996-08-27 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode
GB9423423D0 (en) * 1994-11-14 1995-01-11 Fuji Electric Co Ltd Semiconductor device

Also Published As

Publication number Publication date
GB2307343B (en) 2000-11-15
JP3302275B2 (ja) 2002-07-15
IT1298690B1 (it) 2000-01-12
DE19647398B4 (de) 2006-03-16
ITMI962384A0 (it) 1996-11-15
KR100300673B1 (ko) 2001-11-22
GB9623879D0 (en) 1997-01-08
US5798538A (en) 1998-08-25
DE19647398A1 (de) 1997-06-12
GB2307343A (en) 1997-05-21
JPH09181315A (ja) 1997-07-11
SG69992A1 (en) 2000-01-25
ITMI962384A1 (it) 1998-05-15
TW308723B (ko) 1997-06-21
FR2741999A1 (fr) 1997-06-06

Similar Documents

Publication Publication Date Title
JP3325736B2 (ja) 絶縁ゲート型半導体装置
US5068700A (en) Lateral conductivity modulated mosfet
US4903106A (en) Semiconductor power device integrated with temperature protection means
US4896196A (en) Vertical DMOS power transistor with an integral operating condition sensor
US5710443A (en) Merged device with aligned trench fet and buried emitter patterns
EP0697739B1 (en) Insulated gate bipolar transistor
DE69718477D1 (de) Siliciumcarbid-metall-isolator-halbleiter-feldeffekttransistor
US4317127A (en) Static induction transistor and integrated circuit utilizing same
KR930005234A (ko) 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법
US5910664A (en) Emitter-switched transistor structures
US4987098A (en) Method of producing a metal-oxide semiconductor device
JPH0575110A (ja) 半導体装置
KR970030879A (ko) 집적된 제어를 가진 아이지비티
EP0629001B1 (en) Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor
US5608238A (en) Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
GB2168842A (en) Integrated semiconductor power devices
US5498884A (en) MOS-controlled thyristor with current saturation characteristics
US5155562A (en) Semiconductor device equipped with a conductivity modulation misfet
US5808345A (en) High speed IGBT
US5198688A (en) Semiconductor device provided with a conductivity modulation MISFET
EP0267447B1 (en) A vertical dmos power transistor with an integral operating condition sensor
KR960002889A (ko) 반도체 장치 및 그 제조방법
JP2768362B2 (ja) Ｍｏｓ型半導体装置
KR940008130A (ko) 반도체 장치 및 그 제조 방법
KR970004841B1 (ko) 횡형 도전변조형 엠오에스에프이티

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040614

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee