JPS62104155A - 電子素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、静電充電から集積回路を保護するための電
子素子と、その素子を生産するための方法に関するもの
である。

周知のように、多くの応用では集積回路の入力に電子素
子を配列させてそれを集積回路のピンで発生し、少なく
ともその誤動作および成る場合は破壊を引き起こし得る
正および負の両方の静電充電から保護することが必要で
ある。

この種の保護素子は異なる実施例で周知である。

たとえばいくつかの周知の素子は種々の形態でダイオー
ドおよび抵抗器を設ける。ダイオードはたとえば集積回
路のベース−エミッタまたはベース−コレクタ接合を用
いることによって異なる態様で実現される。たとえば、
周知の解決法は抵抗器を介して保護されるべき回路の入
力端子と共通に接続される第１の端子と、それぞれ供給
源電圧と接地ラインに接続されるもう一方の端子とを有
する２つのツェナーダイオードを設けることを伴い、こ
のため一方または他方の符号の静電放電の場合、一方の
または他方のツェナーダイオードが介在し、予め設定さ
れた限界値で電圧を阻止する。

これらの解決法は非常に普及しているが、これらのダイ
オードは比較的高い値で電圧を阻止し、その結果高消散
となるという事実の結果、高エネルギ消散レベルとなる
ために、完全に満足のいくものではない。

他の周知の解決法は５ＣＲ（シリコン制御整流素子）を
用い、それらは高電圧値で介在するが、それをより低い
レベルで維持し、こうしてよりわずかなエネルギ消散を
可能にする。しかしながら、これらの回路もまた完全に
満足いくものではない。

実際それらは各構成要素に異なるエピタキシャルタブを
用いて一般に生産されるので、かなりの高容積を呈示し
てしまう。

この状況を考慮に入れて、この発明の狙いはそこに接続
された集積回路を信頼性をもって保護し、先行技術によ
る不利な点をなくすことができる電子素子を提供するこ
とである。

この狙いの中で、この発明の特定の目的は、高電圧レベ
ルの達成を可能にし、かつそれゆえ非常に高い放電に対
してでも素子の効果的な介在および動作を確実にするこ
とができるように、わずかなエネルギ消散を有する電子
保護素子を提供することである。

この発明のさらに別の目的は、集積回路によって形成さ
れるその保護素子の全体が低い生産費用で済みかつ高電
気特性を有するように、小さな容積を有する前記の電子
保護素子を提供することである。

この発明の少なからぬ目的は、集積回路を製造するため
の既に一般的な技術を用いて生産されてもよく、かつさ
らに保護素子と、関連した集積回路を同時に生産するこ
とを可能にする前記の電子保護素子を提供することであ
る。

これから先に現われるであろうその他のものと同様に、
説明された狙いおよび目的はこの発明に従った、静電充
電から集積回路を保護するための電子素子によって達成
され、これは保護されるべき集積回路の人力と基準電圧
ラインの間に接続されるソリッドステートの静電スイッ
チを含み、前記ソリッドステートの静電スイッチは、逆
並列に接続され、保護されるべき集積回路とともに単一
のエピタキシャルタブ内で集積される２つの制御整流素
子（ＳＣＲ）を含むことを特徴とする。

この発明はさらに上で説明された狙いおよび目的の達成
を可能にする電子保護素子を生産するための方法に関連
する。

この発明のさらに他の特性および利点は添付の図面の非
限定的な具体例で例示される、好ましいが余すところが
ないわけではない実施例の説明からより明らかななるで
あろう。

第１図を参照すると、この発明に従った素子は本質的に
、保護されるべき回路の入力端子（ＩＮ）（参照番号３
で示される破線の長方形として図面に概略的に示され、
トランジスタおよび／または他の半導体要素を含む）と
参照番号４で示される接地ラインの間に逆並列に接続さ
れる１対の５ＣＲ１および２からなる。詳細には、５Ｃ
Ｒ１のアノード５は入力ラインＩＮに接続され、一方同
じ５ＣＲＩのカソード６は接地４に接続され、一方５Ｃ
Ｒ２のアノード７は接地に接続され、同じ５ＣＲ２のカ
ソード８は入力ＩＮに接続されている。

その結果５ＣＲＩは正の静電放電の場合に動作し、一方
５ＣＲ２は負の静電放電の場合に動作し、こうして第２
図に例示される電圧−電流の動きを得る。

回路は、５ＣＲＩおよび２の２つの層の間に並列に形成
され、かつ電圧に変化があるかまたは接続の容量に損失
電流がある場合に回路のオンの切換えを妨ぐ機能を有す
る、抵抗器９′および９′によって完成される。

この発明の特徴は、逆並列の２つのＳＣＲが単一のエピ
タキシャルタブ内で集積され（第３図で見ることができ
る）そしてこれは保護されるべき回路と同じ生産過程の
間に生産され、それゆえ生産費用および占有面積の減少
を可能にすることにある。

第３図を参照すると、素子は絶縁Ｎ＋型素子１１がその
上に設けられるＰ−型サブストレート１０からなり、前
記層１１は同時に５ＣＲＩのカソードを形成する。層１
１に隣接して、層１１と関連すればより小さな面積を有
するＰ＋型層１２が存在する。この層１２は５ＣＲ２の
アノードを形成する。チップはさらにサブストレート１
０上に　　　　　゛索子の上部表面２０まで延在し、か
つ層１１および１２の上面部分を囲むＮ型エピタキシャ
ル層１３を含む。エピタキシャル層１３を介して絶縁ゾ
ーン３０が形成され、表面２０からサブストレート１０
まで延在し、第３図に概略的に示されるように、この発
明に従った保護素子と集積回路３を収容するエピタキシ
ャルタブの範囲を外部から定める。エピタキシャルタブ
１３はさらに５ＣＲＩのアノードを形成するＰ＋型層１
４と、５ＣＲ２のカソードを規定するＮ＋型層１５とを
囲む。エピタキシャルタブ１３を介して２つの領域がさ
らに設けられ、これらはそれぞれＮ＋とＰ＋型である１
１ａおよび１２ａで示され、素子の上部表面２０からそ
れぞれの絶縁層１１または１２へと延在している。それ
によって中間のエピタキシャルゾーン１３′が領域１１
ａと１２ａの間に形成され、一方エビタキシャル層１３
の１３′で示される内部部分はその底が層１２によって
、そして横方向が領域１２ａによって範囲を定められて
形成される。エピタキシャル内部部分１３′は順にそれ
ぞれＰ−およびＮ＋型の層１４および１５を囲む。領域
１１ａおよび１２ａはそれぞれ、５ＣＲ１のアノード６
に対応する層１１と、５ＣＲ２のカソード７を形成する
層１２とを素子の主要な外部表面２０に接続するように
意図される。素子は金属層１６および１８と、絶縁酸化
物層１７によって完成される。目視できるように、金属
層１６は層１４および１５（ＳＣＲＩのアノード５と５
ＣＲ２のカソード８）を短絡し、一方金属層１層１８は
層１２ａおよび１１ａを短絡する（したがってそれぞれ
アノード７およびカソード６を規定する層１２および１
１をも短絡する。）。

さらに、領域１１ａおよび１２ａの間に破線で概略的に
示されるように、抵抗器９′はたとえば適切な拡散また
はその他の従来の技術によって設けられ、一方抵抗器９
′は層１５と金属層１６の間の層１４に沿って分布され
た抵抗によって形成される。

例示された素子は以下のように生産される。まず、硼素
でドープされたサブストレート上に燐注入が行なわれ、
Ｎ＋型層１１を設ける。この注入は保護されるべき集積
回路の底部のシンカを得るために与えられる注入と同時
に行なわれる。その後、硼素注入が行なわれ、Ｐ＋型層
１２を設ける。

この段階は保護されるべき集積回路の注入された絶縁の
注入と同時に起こる。それからエピタキシ・ヤル層１３
が高温で成長し、サブストレート１゜およびエピタキシ
ャル層１３の内部に硼素および燐の原子の拡散を引き起
こし、また層１１および１２と絶縁層３０の底部部分の
形成を引き起こす。

その後、硼素原子は１２ａで示される領域を得るために
生成かつ拡散され、５ＣＲ２のアノードと表面２０を接
続させるのに用いられる。これらの段階は、保護される
べき集積回路内の絶縁層の生成および拡散段階と同時に
行なわれ、こうして層３０の上部部分もまた得られる。

それから燐が生成されかつ拡散されて、領域１１ａを設
ける。この段階は保護されるべき集積回路内の拡散シン
カの生成および拡散と同時に行なわれ、がっ５ＣＲ１の
カソードのために表面２ｏへの接続を設ける。

それから、コンタクトを提供するために、層１４および
１５、絶縁層１７および金属層１６．１８を形成するた
めの、生成およびまたは拡散のその他の段階が続く。

上の説明から分かるであろうように、発明は提供された
狙いを完全に達成する。実際、動作後、低電圧で機能を
果たし、低消散を確実にするＳＣＲ構造を用いることに
よって、高い値の放電からでさえ保護できる集積素子が
提供される。実際、この構造の実際の実現ではたとえ１
０，０００ボルトより高い静電放電に対しても非常に高
い損傷電圧値を達成することが可能であった。

この素子は単一のエピタキシャルタブに保護されるべき
素子とともに設けられているために非常に小さな容積を
有するという事実がさらに注目されるべきである。

さらに、素子は集積回路に用いられた同じ手順段階を用
いて、保護されるべき集積回路と同様の生産段階の間に
生産され得る。

このように考えられた発明は数多くの修正お・よび変形
が可能であるが、それらのすべては発明の概念の範囲内
にある。

さらに、すべての詳細は技術的に同等なものによって置
換えられ得る。

【図面の簡単な説明】

第１図はこの発明に従った素子の等価回路である。 第２図は第１図に従った素子の電流−電圧特性を例示す
る図である。 第３図は第１図に従って構造が生産されるシリコンウェ
ハの横の断面図である。 図において、１および２はシリコン制御整流素子、３は
集積回路、４は接地、５および７はアノード、６および
８はカソード、９′および９′は抵抗器、１０はサブス
トレート、１１はＮ＋型層、１２はＰ＋型層、１３はエ
ピタキシャル層、１４はＰ＋型層、１５はＮ＋型層、１
６および１８は金属層、１７は絶縁酸化物層、２０は外
部表面、３０は絶縁層である。

Claims (1)

1. 【特許請求の範囲】 （１）静電充電から集積回路を保護するための電子素子
   であって、保護されるべき集積回路の入力と基準電圧ラ
   インの間に接続されるソリッドステートの静電スイッチ
   を含み、前記ソリッドステートの静電スイッチが、逆並
   列に接続され、かつ保護されるべき集積回路（３）とと
   もに単一のエピタキシャルタブ（１３）内に統合される
   ２つの制御整流素子（１、２）を含むことを特徴とする
   、素子。 （２）それが第１の極性のサブストレート （１０）と、前記サブストレート（１０）に隣接しかつ
   実質的に前記第１の極性と反対である第２の極性を有す
   る、第１の注入された層（１１）と、実質的に前記第１
   の極性でかつ少なくとも一部が第１の注入された層（１
   １）に隣接して延在する第２の注入された層（１２）と
   、実質的に前記第２の極性であり前記第２の注入された
   層（１２）および前記サブストレート（１０）に少なく
   とも一部が隣接して延在し、かつ前記素子の外部表面（
   ２０）に面する部分を有するエピタキシャルタブ（１３
   ）と、実質的に第１の極性であり少なくとも一部が前記
   エピタキシャルタブ（１３）によって囲まれ、かつ素子
   の前記外部表面（２０）に面するセクションを有する第
   １の拡散された層（１４）と、実質的に前記第２の極性
   で前記第１の拡散された層によって囲まれ、かつその一
   方の側で前記素子の外部表面（２０）と面している第２
   の拡散された層（１５）と、少なくとも一部がそれぞれ
   前記素子の外部表面（２０）で前記第１および第２の拡
   散された層の前記セクションと前記の側面とを覆う金属
   層（１６）と、実質的に前記第１の極性で前記エピタキ
   シャルタブ（１３）を介して前記素子の外部表面から前
   記第２の注入された層（１２）まで延在し、かつそれに
   よって前記エピタキシャルタブ（１３）の内部のエピタ
   キシャル領域（１３″）を外から範囲を定める第１の絶
   縁領域（１２ａ）を含み、前記内部エピタキシャル領域
   はさらにその底部で前記第２の注入層（１２）によって
   、かつその内部を前記第１の拡散層によって範囲を定め
   られており、また実質的に前記第２の極性で前記エピタ
   キシャルタブ（１３）を介して前記素子の外部表面（２
   ０）から前記第１の注入された層（１１）まで前記第１
   の絶縁領域（１２ａ）に延在している第２の絶縁領域（
   １１ａ）とを含むことを特徴とする、特許請求の範囲第
   １項に記載の素子。 （３）実質的に第１の極性と反対の第２の極性の第１の
   層を形成するために、第１の極性のサブストレート上に
   第１の化学元素の原子を注入する第１の注入段階を含み
   、前記第１の注入は保護されるべき集積回路のシンカ注
   入と同時に行なわれ； 実質的に前記第１の極性である第２の層を形成するため
   に前記第１の注入上に第２の化学元素の原子を注入する
   第２の注入段階を含み、前記第２の注入段階は保護され
   るべき前記集積回路の注入される絶縁のための注入と同
   時に行なわれ；一方の制御整流素子の端子極性を構成す
   る前記第１の層と、第２の制御整流素子の端子極性を構
   成する前記第２の層の形成とともに高熱でエピタキシャ
   ル層を成長させる成長段階を含み； 実質的に前記第１の極性である第１の絶縁領域を形成し
   、前記第２の層を素子の外部表面に接続させるように、
   前記エピタキシャル層を介して前記第２の化学元素の原
   子を生成および拡散する第１の生成および拡散段階を含
   み、前記第１の生成および拡散は保護されるべき前記集
   積回路の絶縁層の拡散と同時に行なわれ； 実質的に前記第２の極性の第２の絶縁領域を形成し、前
   記第１の層を前記素子の外部表面に接続させるように、
   前記エピタキシャル層を介して前記第１の生成に外部か
   ら前記第１の化学元素の原子を生成しかつ拡散する第２
   の生成および拡散を含み、前記第２の生成および拡散は
   保護されるべき前記集積回路の拡散されたシンカと同時
   に行なわれ； 前記制御整流素子に２つの端子の電極を設けるために前
   記第１および第２の絶縁領域内に実質的に前記第１の極
   性の第３の層と実質的に前記第２の極性の型の第４の層
   を製作するそれ自体公知の製作を行なう段階を含み；さ
   らに 少なくとも一部が前記第３および第４の層に隣接および
   接触している金属層を生成する生成段階とを含むことを
   特徴とする、特許請求の範囲第１項および第２項に記載
   の電子保護素子を製作するための方法。