JPS58111378A - ツエナ−・ダイオ−ド - Google Patents
ツエナ−・ダイオ−ドInfo
- Publication number
- JPS58111378A JPS58111378A JP57155301A JP15530182A JPS58111378A JP S58111378 A JPS58111378 A JP S58111378A JP 57155301 A JP57155301 A JP 57155301A JP 15530182 A JP15530182 A JP 15530182A JP S58111378 A JPS58111378 A JP S58111378A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- diffusion region
- conductivity type
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- SDTHIDMOBRXVOQ-UHFFFAOYSA-N 5-[bis(2-chloroethyl)amino]-6-methyl-1h-pyrimidine-2,4-dione Chemical compound CC=1NC(=O)NC(=O)C=1N(CCCl)CCCl SDTHIDMOBRXVOQ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000002463 transducing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Amplifiers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔本発明の分野〕
不発明に、ツェナー・ダイオード、半導体装置に関する
ものでるり、特に、０ＭＯ８（Ｃｏｍｐｌｉｍｅｎｔａ
ｒｙ Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕ
ｃｔｏｒ ）ＩＣ（ＩｍｔｅｇｒａｔｅｄＣｉｒｃｕ
ｉｔ）ウエノ・等に設けられた電子回路に組込むための
このような装置の構造に関するものである。
ものでるり、特に、０ＭＯ８（Ｃｏｍｐｌｉｍｅｎｔａ
ｒｙ Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕ
ｃｔｏｒ ）ＩＣ（ＩｍｔｅｇｒａｔｅｄＣｉｒｃｕ
ｉｔ）ウエノ・等に設けられた電子回路に組込むための
このような装置の構造に関するものである。
ツェナー・ダイオードという用語は、約５ｖよシも上の
電位における誘電体中のタウンゼント放電効果に対応す
るアバランシェ効果である、約５Ｖよシも下の電位にお
ける固体誘電体中のブレークダウン現象で動作する２電
極半導体装置に対して、長い間用いられてきた。ツェナ
ー・ダイオード装置は、電位若しくは”電圧”調整装置
、特に基準電位発生回路として広く用いられている。通
常のＩＣ装置は、非常にしばしば多数のツェナー・ダイ
オード装置及びトランジスタ装置、並びに単一の半導体
ウエノ・若しくはチップ上の補助回路成分及び接続手段
を含んでいる。
電位における誘電体中のタウンゼント放電効果に対応す
るアバランシェ効果である、約５Ｖよシも下の電位にお
ける固体誘電体中のブレークダウン現象で動作する２電
極半導体装置に対して、長い間用いられてきた。ツェナ
ー・ダイオード装置は、電位若しくは”電圧”調整装置
、特に基準電位発生回路として広く用いられている。通
常のＩＣ装置は、非常にしばしば多数のツェナー・ダイ
オード装置及びトランジスタ装置、並びに単一の半導体
ウエノ・若しくはチップ上の補助回路成分及び接続手段
を含んでいる。
電子技術が進歩するに連れて、増々良いツェナー・ダイ
オード装置及び回路装置が開発されてきた。このような
改良されたツェナー・ダイオード回路の例が、技術文献
に見出される。しが１．なから、先行技術の装置には問
題が存在していた。例えば、特に、時間乃至は温度変化
の関数としてのブレークダウン電圧の変動に関するもの
でるる。
オード装置及び回路装置が開発されてきた。このような
改良されたツェナー・ダイオード回路の例が、技術文献
に見出される。しが１．なから、先行技術の装置には問
題が存在していた。例えば、特に、時間乃至は温度変化
の関数としてのブレークダウン電圧の変動に関するもの
でるる。
不安定性の原因は、通常のツェナー・ダイオード装置に
おいてアバランシェ・ブレークダウンが起きるところの
シリコンの主表面に漬液して位置する二酸化シリコンの
界面安定化絶縁層の存在に関係していることが示唆でれ
た。先行技術には、表面下（ａｕｂｓｕｒｆａｃｅ
）のアバランシェ・ブレークダウン領域を有するツェナ
ー・ダイオード装置を製造することを提案してきた文献
及び特許が含まれる。そして、それらが可能な範囲では
、これらの先行技術の装置は、成功したものでめった。
おいてアバランシェ・ブレークダウンが起きるところの
シリコンの主表面に漬液して位置する二酸化シリコンの
界面安定化絶縁層の存在に関係していることが示唆でれ
た。先行技術には、表面下（ａｕｂｓｕｒｆａｃｅ
）のアバランシェ・ブレークダウン領域を有するツェナ
ー・ダイオード装置を製造することを提案してきた文献
及び特許が含まれる。そして、それらが可能な範囲では
、これらの先行技術の装置は、成功したものでめった。
しかしながら、現在の技術レベルの欠点としては、表面
〒のツェナー・ダイオードでは、ｐ子ベース中へのｎ十
拡散が、結果として大きなダイナミンク・インピーダン
スに至るｐピンチ抵抗を生じることである。他の欠点と
しては、エミッタのｎ＋高濃度をｐ＋嵩高濃度中拡散す
ることにより、かなシの変形即ちひずみ損傷（ｄｅｆｏ
ｒｍａｔｉｏｎ・ｄａｍａｇｅ ）を生じることでる
り、この結果として、信頼性及び歩留り減少の問題を生
じている。
〒のツェナー・ダイオードでは、ｐ子ベース中へのｎ十
拡散が、結果として大きなダイナミンク・インピーダン
スに至るｐピンチ抵抗を生じることである。他の欠点と
しては、エミッタのｎ＋高濃度をｐ＋嵩高濃度中拡散す
ることにより、かなシの変形即ちひずみ損傷（ｄｅｆｏ
ｒｍａｔｉｏｎ・ｄａｍａｇｅ ）を生じることでる
り、この結果として、信頼性及び歩留り減少の問題を生
じている。
先行技術のツェナー・ダイオード構造体の例が以下の米
国特許並びに日本の特許出願に述べられている。即ち、 米国特許第３８８１１７９号 米国特許第４０７９４０２号 米国特許第４１３６３４９号 特願昭５４−６４８０号 これらの米国特許及び８不特許出願は、ツェナー・ダイ
オードに関するものでめり、各々は、幾ツカノ点でアバ
ランシェ・ブレークダウンが半導体装置の表面下で起こ
るような構造体を教示している。
国特許並びに日本の特許出願に述べられている。即ち、 米国特許第３８８１１７９号 米国特許第４０７９４０２号 米国特許第４１３６３４９号 特願昭５４−６４８０号 これらの米国特許及び８不特許出願は、ツェナー・ダイ
オードに関するものでめり、各々は、幾ツカノ点でアバ
ランシェ・ブレークダウンが半導体装置の表面下で起こ
るような構造体を教示している。
米国特許第３８８１１７９号は、次のような構造を示し
ている。即ち、ブレークダウンＨ１ｎ＋拡散領域の下の
エンハンスされた（ ｅｎｈａｎｃｅｄ ）ｐ拡散領
域による表面下で生じるが、しかし表面の汚染物をイオ
ン化することになるｅ電界が上に存存在するようなその
表面で、ｐｎ接合がまだ存在している。
ている。即ち、ブレークダウンＨ１ｎ＋拡散領域の下の
エンハンスされた（ ｅｎｈａｎｃｅｄ ）ｐ拡散領
域による表面下で生じるが、しかし表面の汚染物をイオ
ン化することになるｅ電界が上に存存在するようなその
表面で、ｐｎ接合がまだ存在している。
米国特許第４０７９４０２号は、同じような構造を示し
ているがしかし、イオン注入された層が、表面の下にア
バランシェ・ブレークダウンを確立するように配置でれ
、そして、主表面ではｐｎ−０接合の一部分がまた存在
する。ピンチ抵抗成分もまた、存在し、結果として、大
＠なダイナミック・インピーダンスを結果として生じる
。
ているがしかし、イオン注入された層が、表面の下にア
バランシェ・ブレークダウンを確立するように配置でれ
、そして、主表面ではｐｎ−０接合の一部分がまた存在
する。ピンチ抵抗成分もまた、存在し、結果として、大
＠なダイナミック・インピーダンスを結果として生じる
。
米国特許第４１３６３４９号は、より小さいダイナミッ
ク・インピーダンスを提供する構造体を示している。こ
の構造体は、実際、表面でアバランシェ・ブレークダウ
ン接合の一部分を有しているが、これは、願わくば、接
合の横方向に伸びている浅いドーピングによシ事実上無
効にされ、少なくとも先行技術の問題に打ち勝っている
。
ク・インピーダンスを提供する構造体を示している。こ
の構造体は、実際、表面でアバランシェ・ブレークダウ
ン接合の一部分を有しているが、これは、願わくば、接
合の横方向に伸びている浅いドーピングによシ事実上無
効にされ、少なくとも先行技術の問題に打ち勝っている
。
特願昭５４−６４８０号は、次のような構造を示してい
る。く即１ち、主表面（ｆａｃｉｎｇ ５ｕｒｆａｃ
ｅ）の全く真下にｐ−ｎブレークダウン接合を有してい
るツェナー・ダイオードが、２つのエピタキシャル層成
長ステップでサブコレクタ層を最初ニ埋め、そして、構
造体の主表面の真下にｐ−ｎブレークダウン接合を創る
ために、２つの同じ物質の拡散領域のうちの大きい方の
上に、反対導電型の物質が拡散された後に、サブコレク
タに接触するために、主表面から同じ導電型の半導体物
質を拡散することにより、形成される。陽極及び陰極の
接続は、構造上の違いのため、本発明によるダイオード
におけるのと同じ方法では形成されない。
る。く即１ち、主表面（ｆａｃｉｎｇ ５ｕｒｆａｃ
ｅ）の全く真下にｐ−ｎブレークダウン接合を有してい
るツェナー・ダイオードが、２つのエピタキシャル層成
長ステップでサブコレクタ層を最初ニ埋め、そして、構
造体の主表面の真下にｐ−ｎブレークダウン接合を創る
ために、２つの同じ物質の拡散領域のうちの大きい方の
上に、反対導電型の物質が拡散された後に、サブコレク
タに接触するために、主表面から同じ導電型の半導体物
質を拡散することにより、形成される。陽極及び陰極の
接続は、構造上の違いのため、本発明によるダイオード
におけるのと同じ方法では形成されない。
不発明の目的は、全半導体チップ若しくはウェハの主表
面の全く真下にｐ−ｎアバランシェ・ブレークダウン接
合が形成でれた表面下プレークダラン型のツェナー・ダ
イオードを形成するために、通常のマルチリシンク（ｍ
ｕｌｔｉｌｉｔｈｉｃ ） ・コンパチブルＭＯ８装置
の製造プロセスにより製造場れるようなツェナー・ダイ
オード装置を提供することである。
面の全く真下にｐ−ｎアバランシェ・ブレークダウン接
合が形成でれた表面下プレークダラン型のツェナー・ダ
イオードを形成するために、通常のマルチリシンク（ｍ
ｕｌｔｉｌｉｔｈｉｃ ） ・コンパチブルＭＯ８装置
の製造プロセスにより製造場れるようなツェナー・ダイ
オード装置を提供することである。
１導電型の半導体基板は、一般的には細長くでれた即ち
矩形の面領域でるる反対導電型の半導体物質の付着物を
有する。そして、この付着物は、所定の第１の深さまで
基板に侵入する。この付着物の中央は、反対導電型の半
導体物質の付着物であるが、しかし、エンノ１ンス（ｅ
ｎｈａｎｃｅ）でれていて、中央の付着物は、前記所定
の第１の深さの３分の２程度の所定のｆｆ１２の深さま
で侵入する。
矩形の面領域でるる反対導電型の半導体物質の付着物を
有する。そして、この付着物は、所定の第１の深さまで
基板に侵入する。この付着物の中央は、反対導電型の半
導体物質の付着物であるが、しかし、エンノ１ンス（ｅ
ｎｈａｎｃｅ）でれていて、中央の付着物は、前記所定
の第１の深さの３分の２程度の所定のｆｆ１２の深さま
で侵入する。
非常にドープされた１導電型の半導体物質か、基板の主
表面から前記所定の第２の深さ程度の深場まで、１対の
領域で拡散される。これらの領域は、一般的に細長くさ
れ、平行に配置され、そして最初の付着物から離されて
いる。好ましくは、これらの領域は、最初の付着物より
も長さが短いと良い。それから、同じ半導体物質の同じ
ドーピングの量が、前記１対の領域の間で、且つ中央に
付着された物質の土の゛領域中に付着される。この付着
は、最初に中央に位置していた付着物の一部分を、実質
的にこの付着ｒよる深さまで、反対導電型へ変換するた
めに、行なわれる。これによシ、半導体ウェハ若しくは
チップの主表面の全く真下にアバランシェ・ブレークダ
ウンｐ−ｎ接合が形成される。電気接点が形成されるべ
きでるる、このように形成されたツェナー・ダイオード
の動作出力の領域は、配線電極が付着される領域でるる
、変換する領域の外側の最初の付着領域とそれを画成す
る２つの領域のうちの１つとを含む。
表面から前記所定の第２の深さ程度の深場まで、１対の
領域で拡散される。これらの領域は、一般的に細長くさ
れ、平行に配置され、そして最初の付着物から離されて
いる。好ましくは、これらの領域は、最初の付着物より
も長さが短いと良い。それから、同じ半導体物質の同じ
ドーピングの量が、前記１対の領域の間で、且つ中央に
付着された物質の土の゛領域中に付着される。この付着
は、最初に中央に位置していた付着物の一部分を、実質
的にこの付着ｒよる深さまで、反対導電型へ変換するた
めに、行なわれる。これによシ、半導体ウェハ若しくは
チップの主表面の全く真下にアバランシェ・ブレークダ
ウンｐ−ｎ接合が形成される。電気接点が形成されるべ
きでるる、このように形成されたツェナー・ダイオード
の動作出力の領域は、配線電極が付着される領域でるる
、変換する領域の外側の最初の付着領域とそれを画成す
る２つの領域のうちの１つとを含む。
本発明によるツェナー・ダイオードの形成において、拡
散及びイオン注入のプロセスは、変換可能でるる。同様
に、本発明によるツェナー・ダイオードでは、導電型を
逆にすることもできる。周知のようにｎ〜チャンネルＣ
ＭＯ８ＦＥＴの優越性により、基板は、しばしば、１導
電型としてｎ型でるり、・そして、もちろん、反対導電
型は、ｐ型でめる。
散及びイオン注入のプロセスは、変換可能でるる。同様
に、本発明によるツェナー・ダイオードでは、導電型を
逆にすることもできる。周知のようにｎ〜チャンネルＣ
ＭＯ８ＦＥＴの優越性により、基板は、しばしば、１導
電型としてｎ型でるり、・そして、もちろん、反対導電
型は、ｐ型でめる。
本発明によるツェナー・ダイオード構造体の重要な利点
は、０ＭＯ８製造技術との互換性並びにフリンカー・ノ
イズの減少及び年月とともに安定性がよりゆっくりと減
少することでるる。後者の・２つの減少は、移動性の表
面電荷の減少によるものでめる。また、本発明によるツ
ェナー・ダイオードの構造体は、何かなる緩衝回路の必
要もないくらいに十分に低いダイナミック・インピーダ
ンスの特性を有している。
は、０ＭＯ８製造技術との互換性並びにフリンカー・ノ
イズの減少及び年月とともに安定性がよりゆっくりと減
少することでるる。後者の・２つの減少は、移動性の表
面電荷の減少によるものでめる。また、本発明によるツ
ェナー・ダイオードの構造体は、何かなる緩衝回路の必
要もないくらいに十分に低いダイナミック・インピーダ
ンスの特性を有している。
アバランシェ・ブレークダウン接合は、ｎ＋ｐ＋接合の
領域に近接する完全に含まれた表面下の部分である。こ
れにより、電流密度は、安全な値よりもざらに良い値に
容易に維持される。
領域に近接する完全に含まれた表面下の部分である。こ
れにより、電流密度は、安全な値よりもざらに良い値に
容易に維持される。
本発明により製造されるツェナー・ダイオードの実施例
が第１図乃至第３図に示されている。簡明のために、こ
の説明は、理想化された構造についてなされている。第
１図は、平面図でるり、通常のＣＭＯ８製造プロセスで
用いられるような、マスクの輪郭を重ね合わせている。
が第１図乃至第３図に示されている。簡明のために、こ
の説明は、理想化された構造についてなされている。第
１図は、平面図でるり、通常のＣＭＯ８製造プロセスで
用いられるような、マスクの輪郭を重ね合わせている。
第２図及び第６図は、第１図のライン２−２及び３−３
における断面図でるる。当業者は、この特定の実施例の
利点を認識し、直ちに、実際に実現されるような構造に
関係づけて考えるでろろう。不発明によるツェナー・ダ
イオード及びその他の半導体電子成分並びにそれらとと
もに用いられる回路が、半導体物質の基体即ち基板１０
にアセンブルされる。
における断面図でるる。当業者は、この特定の実施例の
利点を認識し、直ちに、実際に実現されるような構造に
関係づけて考えるでろろう。不発明によるツェナー・ダ
イオード及びその他の半導体電子成分並びにそれらとと
もに用いられる回路が、半導体物質の基体即ち基板１０
にアセンブルされる。
示されているように、基板１０は、ここではｎと示され
た所定濃度の負のドーパンＭｅドープでれた、実質的に
純粋なシリコンのウェハでるる。通常の半導体電子回路
のウェハ又はチップの製造において、本発明によるツェ
ナー・ダイオード構造体は、次のような一連のステップ
に組込まれる。
た所定濃度の負のドーパンＭｅドープでれた、実質的に
純粋なシリコンのウェハでるる。通常の半導体電子回路
のウェハ又はチップの製造において、本発明によるツェ
ナー・ダイオード構造体は、次のような一連のステップ
に組込まれる。
即ち、このステップは、当業者が容易に決定するような
、不発明による半導体回路成分及びその他のトランジス
タ装置についての一連のステップと同じものでるる。通
常のように、ここでばｐと示きれた反対導電型の半導体
物質が、基板１０の土に付着され、基板１０の主表面か
ら所定の深ざまで、通常の゛ｐ−井戸”１２を形成する
ために、拡散される。このｐ−井戸１２は、一般に、長
い矩形形状であり、Ｎ−チャンネルＦＥＴについてのス
テップと同じステップで拡散でれる。ツェナー・タイオ
ード構造体についてのこの一連のステップにおける次の
ステップは、第１の領域１２から離された２つの細長い
領域１４及び１６におけるように、ここではｎ十タイプ
に示された最初の半導体導電型のエンハンスされた半導
体物質を同時拡散し、そして、前記井戸の所定の深さの
３分の２程度の所定の深さまで侵入させることでるる。
、不発明による半導体回路成分及びその他のトランジス
タ装置についての一連のステップと同じものでるる。通
常のように、ここでばｐと示きれた反対導電型の半導体
物質が、基板１０の土に付着され、基板１０の主表面か
ら所定の深ざまで、通常の゛ｐ−井戸”１２を形成する
ために、拡散される。このｐ−井戸１２は、一般に、長
い矩形形状であり、Ｎ−チャンネルＦＥＴについてのス
テップと同じステップで拡散でれる。ツェナー・タイオ
ード構造体についてのこの一連のステップにおける次の
ステップは、第１の領域１２から離された２つの細長い
領域１４及び１６におけるように、ここではｎ十タイプ
に示された最初の半導体導電型のエンハンスされた半導
体物質を同時拡散し、そして、前記井戸の所定の深さの
３分の２程度の所定の深さまで侵入させることでるる。
ｐ＋動物質るる中央に位置した拡散領域１８が、前記の
２つの領域１４及び１６の所定の深さと同じ程度の深さ
まで、ｐ−井戸１２中に拡散される。
２つの領域１４及び１６の所定の深さと同じ程度の深さ
まで、ｐ−井戸１２中に拡散される。
ｎ＋動物質層が、井戸の深場の４分の１ｓ度の深σまで
、中央の拡散領域１８及びｐ−井戸１２の一部分の上に
、２つの領域１４及び１６の間で、好ましくハ、イオン
注入により形成でれる。中央に位置した拡散領域から結
果として生じる領域１８の上の部分は、拡散されたｐ十
物質から反対導電型の半導体物質の拡散きれたＮ＋領領
域変換嘔れる。そして、ツェナー・ダイオードのｐｎ接
合＋ が、ｐ’ 領域１８とｎ＋＋域２０との間の隣接する
面領域に位置する。この面領域は、大きいので、電流密
度は、比較的小でい。ｐ＋ｎ＋接合全体は・主表面１１
の全く真下にるる。なお、２２及び２４０部分は電極で
める。
、中央の拡散領域１８及びｐ−井戸１２の一部分の上に
、２つの領域１４及び１６の間で、好ましくハ、イオン
注入により形成でれる。中央に位置した拡散領域から結
果として生じる領域１８の上の部分は、拡散されたｐ十
物質から反対導電型の半導体物質の拡散きれたＮ＋領領
域変換嘔れる。そして、ツェナー・ダイオードのｐｎ接
合＋ が、ｐ’ 領域１８とｎ＋＋域２０との間の隣接する
面領域に位置する。この面領域は、大きいので、電流密
度は、比較的小でい。ｐ＋ｎ＋接合全体は・主表面１１
の全く真下にるる。なお、２２及び２４０部分は電極で
める。
当業者は、熟知している寸法で、本発明によるツェナー
・ダイオード構造体を製造することになるでろろうが、
幾つかの典型的な寸法が、以下の表１に示されている。
・ダイオード構造体を製造することになるでろろうが、
幾つかの典型的な寸法が、以下の表１に示されている。
衣 １
基板１０（深さ−１，５ｍｍ） １１５０ミクロ
ン陰極領域２０（ツェナー接合 ０．５ミクロン
における深さ） 陽極領域１２（表面下の深さ）１．５ミクロン井戸１２
（表面において） ３６Ｘ１０ミクロン陰極領域
２０（表面において） ２６Ｘ２６ミクロン陽極領
域１８（ツェナー接合 ２０Ｘ２０ミクロンにおい
て） 上に示しタツエナー・ダイオードが、以下の表Ｈに与え
られ元濃度で形成でれた。
ン陰極領域２０（ツェナー接合 ０．５ミクロン
における深さ） 陽極領域１２（表面下の深さ）１．５ミクロン井戸１２
（表面において） ３６Ｘ１０ミクロン陰極領域
２０（表面において） ２６Ｘ２６ミクロン陽極領
域１８（ツェナー接合 ２０Ｘ２０ミクロンにおい
て） 上に示しタツエナー・ダイオードが、以下の表Ｈに与え
られ元濃度で形成でれた。
表 ■
基板１０ ヒ素ドープされたシリコン １０／ｃ
ｒｎ陽極領域１８ ホウ素ドーパント １
０／ｃｆ−陰極領域２０ ヒ素ドーパント
１０／ｃＩｎ当業者は、ｐ物質をｎ物質に交換するこ
とにより反対の導電性で、そして拡散よりもむしろイオ
ン注入による転換で、本発明によるツェナー・ダイオー
ドを製造できることは理解σれるべきでめる。
ｒｎ陽極領域１８ ホウ素ドーパント １
０／ｃｆ−陰極領域２０ ヒ素ドーパント
１０／ｃＩｎ当業者は、ｐ物質をｎ物質に交換するこ
とにより反対の導電性で、そして拡散よりもむしろイオ
ン注入による転換で、本発明によるツェナー・ダイオー
ドを製造できることは理解σれるべきでめる。
第４図は、不発明によるＣＭＯ８ＩＣ装置の主表面下の
深さに関係付けられた、ドーピングＵｔを衣わすグラフ
でるる。直線５０は、基板濃度の基準レベルを衣わす。
深さに関係付けられた、ドーピングＵｔを衣わすグラフ
でるる。直線５０は、基板濃度の基準レベルを衣わす。
曲線５２Ｆｉ、ｐ−井戸の中央から下のプロフィールを
表わす。曲線５４ｎ、＋ ｐ プロフィールを表わし、一方、曲線５６は、＋ ｎ プロフィールヲ表わす。アバランシェ・ブレークダ
ウンは、交差地点５８によ・カ表わ嘔れた濃度で起きる
。
表わす。曲線５４ｎ、＋ ｐ プロフィールを表わし、一方、曲線５６は、＋ ｎ プロフィールヲ表わす。アバランシェ・ブレークダ
ウンは、交差地点５８によ・カ表わ嘔れた濃度で起きる
。
第１図は、本発明によるツェナー・ダイオードの実施例
の平面図でメジ、第２図及び第４図は、この実施例の断
面図でるる。第４図は、不発明による装置についての主
表面下のドーピング濃度プロフィールを表わすグラフで
るる。 １０・・・・半導体基板、１２・・・・ｐ−井戸、１４
、十 １６・・・・ｎ 拡散領域、１８・・・・ｐ＋中中央拡
散領 域、２０・・・・ｎ 拡散領域。 出願 人 インクｉ六ショカル・ビジネス・マシーンズ
・コ−＝ｇレージ田ン−ｍ−ｗ ？ Φ 手 続 補 正 書 （方式）％式％ １、事件の表示 昭和５７年 特許願 第１５５３０１、発明の名称 ツェナー・ダイオード 五補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国１０５０４、ニューヨーク州ア
ーモンク（番地なし） ４、代理人 住 所 郵便番号 １０６ 東京都港区六本木−丁目４番３４号 第２１森ビル 日本アイ・ビー・エム株式会社内 ６、補正の対象 明細書の図面の簡単な説明の欄 Ｚ 補正の内容 明細書第１４頁第１０行「４」を「３」と補正する。
の平面図でメジ、第２図及び第４図は、この実施例の断
面図でるる。第４図は、不発明による装置についての主
表面下のドーピング濃度プロフィールを表わすグラフで
るる。 １０・・・・半導体基板、１２・・・・ｐ−井戸、１４
、十 １６・・・・ｎ 拡散領域、１８・・・・ｐ＋中中央拡
散領 域、２０・・・・ｎ 拡散領域。 出願 人 インクｉ六ショカル・ビジネス・マシーンズ
・コ−＝ｇレージ田ン−ｍ−ｗ ？ Φ 手 続 補 正 書 （方式）％式％ １、事件の表示 昭和５７年 特許願 第１５５３０１、発明の名称 ツェナー・ダイオード 五補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国１０５０４、ニューヨーク州ア
ーモンク（番地なし） ４、代理人 住 所 郵便番号 １０６ 東京都港区六本木−丁目４番３４号 第２１森ビル 日本アイ・ビー・エム株式会社内 ６、補正の対象 明細書の図面の簡単な説明の欄 Ｚ 補正の内容 明細書第１４頁第１０行「４」を「３」と補正する。
Claims (2)
- （１）第１導電型の半導体基体と、前記基体の表面から
所定の深さに形成された第２導電型の第１拡散領域と、
前記第１拡散領域の中央に前記表面から前記所定の深さ
よシも浅い深さに形成された前記第１拡散領域よシも高
不純物濃度でるる第２導電型の第２拡散領域と、前記第
２拡散領域の上に前記表面から形成でれた第１導電型の
第３拡散領域と、を含むツェナー・ダイオード。 - （２）前記第３拡散領域が、前記第１拡散領域に近接し
て前記表面から形成された第１導電型の接点用拡散領域
を有している、特許請求の範囲第（１）項記載のツェナ
ー・ダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US333547 | 1981-12-22 | ||
| US06/333,547 US4441114A (en) | 1981-12-22 | 1981-12-22 | CMOS Subsurface breakdown zener diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111378A true JPS58111378A (ja) | 1983-07-02 |
Family
ID=23303261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155301A Pending JPS58111378A (ja) | 1981-12-22 | 1982-09-08 | ツエナ−・ダイオ−ド |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4441114A (ja) |
| EP (1) | EP0082331B1 (ja) |
| JP (1) | JPS58111378A (ja) |
| DE (1) | DE3278657D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145880A (ja) * | 1985-12-20 | 1987-06-29 | Sanyo Electric Co Ltd | ツエナ−ダイオ−ド |
| JPS62145879A (ja) * | 1985-12-20 | 1987-06-29 | Sanyo Electric Co Ltd | ツエナ−ダイオ−ド |
| JP2006041385A (ja) * | 2004-07-29 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 定電圧ダイオード及びその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0160919B1 (en) * | 1984-05-09 | 1991-09-25 | Analog Devices, Inc. | Process for forming ic wafer with buried zener diode |
| US4646114A (en) * | 1984-12-31 | 1987-02-24 | Raytheon Company | Integrated circuit Zener diode |
| US4631562A (en) * | 1985-05-31 | 1986-12-23 | Rca Corporation | Zener diode structure |
| US4651178A (en) * | 1985-05-31 | 1987-03-17 | Rca Corporation | Dual inverse zener diode with buried junctions |
| US4870467A (en) * | 1985-08-06 | 1989-09-26 | Motorola, Inc. | Monolithic temperature compensated voltage-reference diode and method of its manufacture |
| US4683483A (en) * | 1986-05-05 | 1987-07-28 | Burr-Brown Corporation | Subsurface zener diode and method of making |
| GB2193596A (en) * | 1986-08-08 | 1988-02-10 | Philips Electronic Associated | A semiconductor diode |
| FR2678430B1 (fr) * | 1991-06-28 | 1993-10-29 | Sgs Thomson Microelectronics Sa | Diode a avalanche dans un circuit integre bipolaire. |
| JP4149109B2 (ja) * | 2000-01-28 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| US9018673B2 (en) | 2012-08-31 | 2015-04-28 | Freescale Semiconductor Inc. | Zener diode device and fabrication |
| US9099487B2 (en) | 2013-12-05 | 2015-08-04 | Freescale Semiconductor Inc. | Zener diode devices and related fabrication methods |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1514655A1 (de) * | 1965-12-30 | 1969-08-28 | Siemens Ag | Lawinendiode zur Schwingungserzeugung unter quasistationaeren Bedingungen unterhalb der Grenzfrequenz fuer den Laufzeitfall |
| US3534231A (en) * | 1968-02-15 | 1970-10-13 | Texas Instruments Inc | Low bulk leakage current avalanche photodiode |
| DE1764398B1 (de) * | 1968-05-30 | 1971-02-04 | Itt Ind Gmbh Deutsche | Sperrschichtkondensator |
| JPS4822374B1 (ja) * | 1968-10-17 | 1973-07-05 | ||
| JPS5035793B1 (ja) * | 1970-09-11 | 1975-11-19 | ||
| DE2207654B2 (de) * | 1972-02-18 | 1974-02-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Herstellen einer Zenerdiode |
| US3886579A (en) * | 1972-07-28 | 1975-05-27 | Hitachi Ltd | Avalanche photodiode |
| US3881179A (en) * | 1972-08-23 | 1975-04-29 | Motorola Inc | Zener diode structure having three terminals |
| US4079402A (en) * | 1973-07-09 | 1978-03-14 | National Semiconductor Corporation | Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface |
| JPS5252593A (en) * | 1975-10-27 | 1977-04-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor light receiving diode |
| US4127932A (en) * | 1976-08-06 | 1978-12-05 | Bell Telephone Laboratories, Incorporated | Method of fabricating silicon photodiodes |
| US4136349A (en) * | 1977-05-27 | 1979-01-23 | Analog Devices, Inc. | Ic chip with buried zener diode |
| JPS546480A (en) * | 1977-06-16 | 1979-01-18 | Nippon Denso Co Ltd | Semiconductor device |
| US4326211A (en) * | 1977-09-01 | 1982-04-20 | U.S. Philips Corporation | N+PP-PP-P+ Avalanche photodiode |
| US4153904A (en) * | 1977-10-03 | 1979-05-08 | Texas Instruments Incorporated | Semiconductor device having a high breakdown voltage junction characteristic |
| CH633907A5 (de) * | 1978-10-10 | 1982-12-31 | Bbc Brown Boveri & Cie | Leistungshalbleiterbauelement mit zonen-guard-ringen. |
| JPS55134983A (en) * | 1979-04-09 | 1980-10-21 | Ibm | Surface breakdown zener diode |
| NL7907680A (nl) * | 1979-10-18 | 1981-04-22 | Philips Nv | Zenerdiode. |
| JPS5816574A (ja) * | 1981-07-22 | 1983-01-31 | Hitachi Ltd | 定電圧ダイオ−ド |
-
1981
- 1981-12-22 US US06/333,547 patent/US4441114A/en not_active Expired - Lifetime
-
1982
- 1982-09-08 JP JP57155301A patent/JPS58111378A/ja active Pending
- 1982-11-23 DE DE8282110812T patent/DE3278657D1/de not_active Expired
- 1982-11-23 EP EP82110812A patent/EP0082331B1/en not_active Expired
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145880A (ja) * | 1985-12-20 | 1987-06-29 | Sanyo Electric Co Ltd | ツエナ−ダイオ−ド |
| JPS62145879A (ja) * | 1985-12-20 | 1987-06-29 | Sanyo Electric Co Ltd | ツエナ−ダイオ−ド |
| JPH0362308B2 (ja) * | 1985-12-20 | 1991-09-25 | Sanyo Electric Co | |
| JPH0362307B2 (ja) * | 1985-12-20 | 1991-09-25 | Sanyo Electric Co | |
| JP2006041385A (ja) * | 2004-07-29 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 定電圧ダイオード及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3278657D1 (en) | 1988-07-14 |
| EP0082331A3 (en) | 1986-06-04 |
| EP0082331B1 (en) | 1988-06-08 |
| US4441114A (en) | 1984-04-03 |
| EP0082331A2 (en) | 1983-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3878551A (en) | Semiconductor integrated circuits having improved electrical isolation characteristics | |
| JPS58111378A (ja) | ツエナ−・ダイオ−ド | |
| US3532945A (en) | Semiconductor devices having a low capacitance junction | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| JPS5948539B2 (ja) | 半導体装置 | |
| US4016596A (en) | High performance integrated bipolar and complementary field effect transistors | |
| KR890005884A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| EP0017022A1 (en) | A zener diode and method of fabrication thereof | |
| US4109272A (en) | Lateral bipolar transistor | |
| GB1334745A (en) | Semiconductor devices | |
| JPS582457B2 (ja) | ハンドウタイシユウセキカイロソウチ オヨビ ソノセイゾウホウホウ | |
| US3656034A (en) | Integrated lateral transistor having increased beta and bandwidth | |
| JPS58192383A (ja) | 半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| KR20050000001A (ko) | 반도체소자 및 그 제조방법 | |
| JPS586168A (ja) | 半導体集積回路 | |
| JP2576758B2 (ja) | 半導体素子 | |
| JPS61199654A (ja) | 相補型ｍｏｓ集積回路 | |
| JPS59158567A (ja) | 定電圧ダイオ−ドを含む半導体装置 | |
| KR20020024884A (ko) | 높은 전류 수송 능력을 갖는 바이폴라 접합 트랜지스터 및그 제조방법 | |
| JPS6047436A (ja) | 半導体集積回路 | |
| JPH0513705A (ja) | 半導体装置 | |
| JP2002343971A (ja) | 半導体装置 | |
| JPS60229376A (ja) | 半導体集積回路装置 | |
| KR100255126B1 (ko) | 수평형 바이폴라 트랜지스터 및 그의 제조방법 |