JPS5948539B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5948539B2
JPS5948539B2 JP51150399A JP15039976A JPS5948539B2 JP S5948539 B2 JPS5948539 B2 JP S5948539B2 JP 51150399 A JP51150399 A JP 51150399A JP 15039976 A JP15039976 A JP 15039976A JP S5948539 B2 JPS5948539 B2 JP S5948539B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
polycrystalline silicon
oxygen
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51150399A
Other languages
English (en)
Other versions
JPS5279661A (en
Inventor
ジヤン・ピエ−ル・アンリ・ビエ
シオ・ダ−ト・ラウ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5279661A publication Critical patent/JPS5279661A/ja
Publication of JPS5948539B2 publication Critical patent/JPS5948539B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/125—Polycrystalline passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、半導体本体の表面と交差する少くとも１個の
ｐｎ接合を有し、その半導体表面における少くとも前記
ｐｎ接合部分を半導体材料の不活性化層で被覆した半導
体装置に関するものである。
斯る半導体装置は、例えば「エレクトロニクス」１９７
５年６月２６日第５Ｅ及び６Ｅページに開示さ’れてい
る。ここで「不活性化（パッシベーテイング）層」とは
、との層で被覆された半導体表面を物理的、且つ化学的
に保護すると共に、半導体層を装置の動作を妨げる惧れ
のある外部電荷と電気的に無関係にする層を意味するも
のと理解されたい。
一般に半導体装置の活性表面は少くともｐｎ接合の部分
において不活性化してｐｎ接合の電気的特性を安定化さ
せる必要があることが知られている。この保護は高電圧
で動作する装置の場合にはｊ極めて注意深く行なう必要
がある。半導体装置を不活性化する最も頻用されている
方法は装置の活性表面にその全面又は一部を被覆する二
酸化珪素層を設けることである。
またシリコンラツカーの重合体も不活性化に用いられて
いる。
しかし、これらの材料はその効果が乏しく、またその被
覆が困難である欠点がある。二酸化珪素自体はいくつか
の欠点を有する。
第１にその固有抵抗が極めて大きい。その結果、周囲雰
囲気と接する表面上に周囲雰囲気中の不純物の結果、又
は種々の電界の結果として発生し得る正または負の電荷
が存在すると、これら電荷は下側の半導体基板に流出し
難いので表面上を極めて不規則に移動する。この結果前
記電荷は前記半導体装置の特性に重要な変化を生じ、特
に前記Ｐｎ接合の降服電圧が極めて広い限界値間で変化
する。また例えばナトリウムイオンが存在する結果とし
て電荷が二酸化珪素層自体内に畜積されることもある。
これらの電荷も移動することができ、二酸化珪素層で被
覆された半導体表面に不所望な電気的作用を与える。更
に、二酸化珪素は湿気や他の気体成分に対し完全な封止
を与えない。
この「浸透性」も半導体装置の動作特性の不ぞろいの原
因になる。不活性化材料として二酸化珪素を他の種々の
材料、例えば窒化珪素と交換する努力が行われている。
しかし、窒化珪素はその成長に必要とされる温度が高い
上に、電気的に充分不活性でないために窒化珪素の使用
にも問題がある。最も最近提案された改善方法では不活
性化層として酸素添加多結晶珪素を使用している。
何も添加されてない状態の多結晶珪素、及び例えば砒素
，が添加された多結晶珪素の絶縁及び不活性化特性は既
知であり、以前より使われている。また、酸素添加多結
晶珪素の不活性化特性も非常に良いことが確められてい
る。
これを使用する利点については前記雑誌の第５Ｅ及び６
Ｅ頁に掲載．されてい論文″ＰＯｌｙｓｉｌｌｃＯｎｌ
ａｙｅｒｄＯｐｅｄｗｉｔｈＯｘｙｇｅｎｉｍｐｒＯｖ
ｅｓｄｅｖｉｃｅｓ″に詳細に記載されている。この論
文は酸素添加多結晶珪素の単一表面層を設けることによ
り半導体装置を不活性化することを扱つている。多結晶
珪素を使用する特定の利点は、二酸化珪素（その層内に
ナトリウムイオンが存在する）のようにその層内に外来
イオンが存在することによつて妨害されず、電気的に中
性である点にある。
この結果上記材料を半導体装置の表面上に設けるｚこと
は装置の動作特性のふぞろいの発生源にならない。酸素
添加多結晶珪素は、その成長温度が充分低く （６５０
〜８５０℃）、既に形成されているＰｎ接合を損傷する
ことがないためにメサ接合を被覆するのにも好適である
。更に、多結晶珪素は湿気を通さないことが確められて
いる。しかし前記論文に記載されているような多結晶珪
素の使用、即ち漏洩電流の影響を軽減するために必要に
応じ二酸化珪素層で被覆した酸素添加多結晶珪素の単一
均質層の使用は重要な欠点を有する。
即ち酸素添加多結晶珪素の固有抵抗は実際上極めて高い
（１０１０Ω・Ｃｍ程度）。その結果二酸化珪素の場合
と全く同様に周囲雰囲気に露出した表面上の寄生電荷が
下側の基板へ流出し難く、その結果二酸化珪素について
前述したように、このように不活性化された半導体装置
の特性及びそれらのＰｎ接合の降服電圧は不所望な影響
を受ける。本発明の目的は、如何なる寄生内部電荷も有
しないのみならず、周囲雰囲気に露出した表面に存在し
得る種々の極性及び密度の電荷の有害な作用を除去する
ように改良した不活性化特性を有する不活性化層を提供
せんとするにある。この結果、本発明によれば電気的特
性が安定で既知の古典的方法により不活性化した類似装
置の特性と比較して著しく優れた容易に規定された降服
電圧を有する半導体装置を構成することができる。
本発明は、上記の目的は不均一に不純物添加した不活性
化層を用いることによつて達成し得ることを確め、この
認識に基づいて為したものである。
本発明は上述の半導体装置において、その不活性化層を
半導体表面上に位置する少くとも１０１０Ω・（１）で
最大で１０１１Ω・国の固有抵抗を有する酸素が添加さ
れた多結晶珪素の第１半導体層と該第１半導体層上に位
置する少くとも１０６Ω・（２）で最大で１０８Ω・Ｃ
ｍの固有抵抗を有する多結晶珪素の第２半導体層とで構
成したことを特徴とする。
このように本発明装置は極めて高い固有抵抗の第１半導
体層と、それより低い固有抵抗（それでも相当高い）の
第２半導体層とより成る不活性化層を有する。その結果
、第２半導体層の表面上の電荷はこの半導体層を経て、
例えば中立領域又は例えば大地に対し一定の電位を有す
る領域に流出させることができる。その結果、製造され
た装置は所望の安定な電気特性を有する。他方、不活性
化層上及び内に電荷が存在しないため、Ｐｎ接合のレベ
ルにおける電界が一様に分布し、これにより高い降服電
圧が得られるのみならず、この電圧が容易に規定される
。更に、第２半導体層は第１半導体層よりは低いが不活
性化層として充分な少くとも１０゜Ω・ Ｃｍの固有抵
抗を有するので、第１および第２半導体層の並列接続を
経て流れるＰｎ接合の逆リーク電流が充分に小さくなる
と共にその表面に平行な方向と垂直な方向の絶縁性も充
分となり、この第２半導体層上に電極金属層を設けるこ
とができる。
このように本発明では第２半導体層の固有抵抗を１０６
〜１０８Ω・ Ｃｍとするが、これは次の理由による。
即ち、第２半導体層の固有抵抗が１０゜Ω・ Ｃｍより
高い場合にはその低抗値が高すぎて寄生電荷を移動し漏
出することができなくなるからであり、他方第２半導体
層の固有抵抗が１０’Ω・ Ｃｍより低い場合には逆リ
ーク電流が第１および第２半導体層の並列接続を経て流
れるためにＰｎ接合の逆リーク電流が大きくなりすぎて
しまい、またこれら半導体層の二方向の電気的絶縁、即
ちこれら半導体層の表面に垂直な方向および平行な方向
の電気的絶縁が不充分なものとなつてしまうからである
。第１及び第２層は１つの連続した処理工程で順次に設
けることができる利点がある。
本発明装置の極めて有利な例では第１半導体層を添加酸
素が、１００珪素原子当り少くとも１５、多くとも２５
酸素原子で、厚さが少＜とも０．５ミクロン、多くとも
１ミクロンで、固有抵抗が少くとも１０゛゜、多くとも
ＩＯＨΩ・ Ｃｍの層とし、第２半導体層を添加酸素が
最大１酸素原子／ １００珪素原子．で、厚さが少くと
も０．２ミクロン、多くとも０．３ミクロンで、固有抵
抗が少くとも１０゜Ω・ Ｃｍ、多くとも１０゜Ω・
Ｃｍの層とする。
第１及び第２半導体層の厚さは不活性化すべき装置の種
類に応じて相違させることができるが、・第１半導体層
の厚さは０．５μ〜１μとするのが好適であり、第２半
導体層の厚さは０．３μ以下とするのが好適である。
図面につき本発明を説明する。
第１図に示す装置は第１導電型（例えばｎ型）の半導体
基板１を具え、該基板上には反対導電型（本例ではｐ型
）の層が設けられている。
これらの導電型は反対にして、基板１をｐ型、層２をｎ
型にすることもできること勿論である。
領域１及び２はＰｎ接合３を構成する。通常のメサ技術
に従つて基板１内まで延在する条溝４を設ける。このよ
うにすると既知の構造のメサダイオードが得られる。ダ
イオードＤの電極は層２の自由表面上に設けた金属層６
及び基板１の背面上に設けた金属層７で形成する。．Ｐ
ｎ接合３は条溝４と交差するその交差線３ａが露出する
こと明らかである。
ダイオードは特にこの部分を電気的に中性で不浸透性の
層で物理的、電気的、及び化学的に保護する必要がある
。このＰｎ接合３の条溝４との交差線３ａ上の不活性化
が特に重要であるが、ダイオードの他の露出領域の不活
性化を無視してはならない。これがため、装置の活性表
面は電極６を除く全面を不活性化層で被覆するのが好適
である。本発明においては、不活性化層を、上下に重ね
て設けた２個の半導体層、即ち固有抵抗が少くとも１０
”゜Ω・ Ｃｍ、最大でＩＯＨΩ・ Ｃｍの酸素が添加
された多結晶珪素の第１層８ａと、固有抵抗が少くとも
１０゜Ω・ Ｃｍ、最大で１０８Ω・ Ｃｍの多結晶の
第２層８ｂより成る合成層８を設けることによつて得る
。
層８ａ及び８ｂが同時に存在するため、ダイオード素子
間の二方向の電気的絶縁、即ちこれら半導体層の表面と
平行な方向及びこの方向と垂直な方向の電気的絶縁が得
られる。
殆んどの場合にこの絶縁は充分であり、少くとも１００
０〜２０００ボルトの電圧で作動するダイオードに対し
ても充分である。更に、大きいことは大きいが、第１層
の固有抵抗よりは小さい固有抵抗の第２層を用いるため
に周囲雰囲気に露出した表面に存在し得る電荷をＰｎ接
合３から遠く離れた領域に流出させることができる。
このようにすると、前記電荷はＰｎ接合３、特に最も敏
感な部分３ａに不所望な影響を及ぽし得ず、その結果と
して優れた電気的安定性と、容易に規定された高い降服
電圧が得られる。不活性化層８の形成に当つては、層８
ａについてのみ酸素を少くとも１５酸素原子／ １００
珪素原子、多くとも２５酸素原子／１００珪素原子の割
合で添加し、層８ｂを形成する多結晶珪素には酸素を添
加しない、又は僅かに添加するのが好適である。しかし
、このことは平均して言えることで、本発明の数値限定
を意味するものでない。層８ａの厚さは０．５μ〜１μ
とし、層８ｂは０．２μ〜０．３μとするのが好適であ
る。本発明の第２の例として、第２図にブレーナ技術で
製造したトランジスタを具える半導体装置の１部分を示
す。
この図において基板２０は拡散ベース電極２１と拡散エ
ミツタ電極２２を有するトランジスタＴを有する。コレ
クタ基板２０、ベース電極２１及びエミツタ電極２２に
必要な接点はそれぞれ金属層２３，２４，２５で形成す
る。本発明においては、装置の全活性表面２０Ａを金属
層２４及び２５の下側の接点領域を除いて第１図の層８
と同一又は類似の不活性化層２８で被覆する。層２８は
少くとも１０１０Ω・Ｃｍ、最大で１０１１Ω・側の固
有抵抗を有する酸素添加多結晶珪素の第１層２８ａと、
少くとも１０６Ω・（１）、最大１０８Ω・側で第１層
より抵い固有抵抗を有する多結晶珪素の第２層２８ｂと
で形成する。この不活性化層２８により特にコレクタベ
ース接合２６及びベースーエミツタ接合２７が活性表面
２０Ａに露出する部分を被覆する。このようにして寄生
表面電荷の影響に極めて敏感である、これらの露出部分
を正しく不活性化する。上述した両例では第２半導体層
が周囲雰囲気に露出するが、必要に応じ１又は２以上の
絶縁層を少くともこれらの層が電荷を含まない限り、前
記第２層上に設けることができる。
第］及び第２図に示す装置の製造に当つては、装置の活
性表面上にエツチングマスク又は拡散マスクとして設け
られ、まだ残つている絶縁層を、不活性化層８，２８を
設ける前に除去する必要がある。
次いで不活性化層８，２８を選択的にエツチングして接
点を設けるために必要な孔を設ける必要がある。多結晶
珪素の不活性化層の場合にはこの処理を化学的エツチン
グ処理によつて慣例の方法で行う。多結晶珪素を基礎材
料として用いる本発明による不活性化層を設ける方法の
主な特徴は、第１及び第２半導体が１つの連続した処理
工程で得られることである。
不活性化層の成長は、最低で６５０℃、最大で８５０℃
の温度（好適には７４０〜７６０℃の温度）の炉内の真
空管又は開管内において窒素の存在下でシラン（ＳｉＨ
４）及び窒素の初級酸化物（Ｎ２Ｏ）を分解して行う。
第１層（８ａ又は２８ａ）の成長に対応する第１相にお
いては、所要の不純物濃度及び固有抵抗に従つて、シラ
ンの量を窒素の量の少くとも０．１体積％、多くとも０
．３体積％に等しくすると共に、窒素の初級酸化物の量
を窒素の量の少くとも１体積％、多くとも１０体積％と
する。
この場合１分当りの成長厚は０．０３〜０．０６ミクロ
ンであり、０．５ミクロンの厚さの層を得るには８〜１
５分を要する。第２層８ｂ又は２８ｂを形成するのに必
要な第２相においては上述のデータからＮ２Ｏの量だけ
変え、その量を第１層８ａ，２８ａの形成中より少くす
る。
多結晶珪素の固有抵抗は酸素濃度と共に減少することが
既知である。窒素の初級酸化物を用いないとき、又は窒
素の初級酸化物の量を窒素の量の僅か１体積％とすると
きは成長速度は０．０５〜０．０１ミクロン／分であり
、厚さ０．２μの層８ｂ又は２８ｂの形成には２〜３分
を必要とする。上述の値は絶対的な意味を持つものでな
く、これらの値は所定の反応炉内で設ける一方法に特有
のものであること明らかである。重要なことは、上述の
製造方法は２つの層の形成に１つの処理工程を必要とす
るだけであり、その製造処理中Ｎ２Ｏの量を変える必要
があるだけであるため極めて融通がきくことである。上
述の製造方法によれば、酸素添加第１層が１０１０〜１
０１１Ω・Ｃｍの固有抵抗を有し、比較的僅かな酸素が
添加された第２層が１０６〜１０８Ω・国の固有抵抗を
有する不活性化層で保護され、Ｐｎ接合の降服電圧が約
１０００ボルトの珪素のメサ形半導体装置を再現可能に
製造することができる。
本発明は上述した例に限定されず、特に上述した不活性
化層の半導体材料及びその添加不純物と、不活性化する
半導体本体の半導体材料を他の材料とすることができる
。
【図面の簡単な説明】
第１図は活性表面が本発明による不活性化層で被覆され
たメサ形ダイオードの断面図、第２図はブレーナトラン
ジスタを具える本発明半導体装置”の他の例の断面図で
ある。 １・・・・・・半導体基板、２・・・・・・半導体領域
、３・・・・・・Ｐｎ接合、４・・・・・・条溝、６，
７・・・・・・金属層、８・・・・・・不活性化層、８
ａ，８ｂ・・・・・・第１，第２半導体層、２０・・・
・・・半導体基板、２１・・・・・・ベース、２２・・
・・・・エミツタ、２３，２４，２５・・・・・・金属
層、２６，２７・・・・・・Ｐｎ接合、２８・・・・・
・不活性化層、２８ａ，２８ｂ・・・・・・第１，第２
半導体層。

Claims (1)

  1. 【特許請求の範囲】 １ 少くとも第１の表面隣接領域２，２１と第２の表面
    隣接領域１，２０を具える半導体本体を有し、前記第１
    および第２領域は半導体表面で終端するｐｎ接合を形成
    する半導体装置において、前記半導体表面の少くとも前
    記ｐｎ接合終端部を少くとも１０＾１＾０Ω・ｃｍで最
    大で１０＾１＾１Ω・ｃｍの固有抵抗を有する酸素が添
    加された多結晶珪素の第１層８ａ，２８ａと該第１層上
    に位置する少くとも１０＾６Ω・ｃｍで最大で１０＾８
    Ω・ｃｍの固有抵抗を有する多結晶珪素の第２層８ｂ，
    ２８ｂで被覆し、且つ少くとも１個の金属導電層６，２
    ４を前記第２層および前記第１領域２，２１上に設けた
    ことを特徴とする半導体装置。 ２ 特許請求の範囲１記載の装置において、第１多結晶
    珪素層は最低で１５酸素原子／１００珪素原子、最高で
    ２５酸素原子／１００珪素原子の酸素濃度と、最低で０
    ．５ミクロン、最高で１ミクロンの厚さを有し、第２多
    結晶珪素層は最高で１酸素原子／１００珪素原子の酸素
    濃度と、最低で０．２ミクロン、最高で０．３ミクロン
    の厚さを有することを特徴とする半導体装置。
JP51150399A 1975-12-19 1976-12-16 半導体装置 Expired JPS5948539B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7539046A FR2335951A1 (fr) 1975-12-19 1975-12-19 Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation
FR000007539046 1975-12-19

Publications (2)

Publication Number Publication Date
JPS5279661A JPS5279661A (en) 1977-07-04
JPS5948539B2 true JPS5948539B2 (ja) 1984-11-27

Family

ID=9163957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51150399A Expired JPS5948539B2 (ja) 1975-12-19 1976-12-16 半導体装置

Country Status (8)

Country Link
US (1) US4086613A (ja)
JP (1) JPS5948539B2 (ja)
CA (1) CA1069620A (ja)
DE (1) DE2655341C2 (ja)
FR (1) FR2335951A1 (ja)
GB (1) GB1565990A (ja)
IT (1) IT1068031B (ja)
NL (1) NL7613893A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
DE2730367A1 (de) * 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
DE2739762C2 (de) * 1977-09-03 1982-12-02 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zur Passivierung von Halbleiterkörpern
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4191788A (en) * 1978-11-13 1980-03-04 Trw Inc. Method to reduce breakage of V-grooved <100> silicon substrate
US4262299A (en) * 1979-01-29 1981-04-14 Rca Corporation Semiconductor-on-insulator device and method for its manufacture
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4242697A (en) * 1979-03-14 1980-12-30 Bell Telephone Laboratories, Incorporated Dielectrically isolated high voltage semiconductor devices
US4229474A (en) * 1979-05-25 1980-10-21 Trw Inc. Breakage resistant V-grooved <100> silicon substrates
FR2459551A1 (fr) * 1979-06-19 1981-01-09 Thomson Csf Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
FR2487576A1 (fr) * 1980-07-24 1982-01-29 Thomson Csf Procede de fabrication de diodes mesa glassivees
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate
GB2133928B (en) * 1982-12-04 1986-07-30 Plessey Co Plc Coatings for semiconductor devices
JPS59161864A (ja) * 1983-03-04 1984-09-12 Fujitsu Ltd 半導体装置
JPS61222172A (ja) * 1985-03-15 1986-10-02 Sharp Corp Ｍｏｓｆｅｔのゲ−ト絶縁膜形成方法
NL8800220A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht.
US5166769A (en) * 1988-07-18 1992-11-24 General Instrument Corporation Passitvated mesa semiconductor and method for making same
US5605862A (en) * 1995-04-05 1997-02-25 International Business Machines Corporation Process for making low-leakage contacts
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
DE102020001835A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdiode
DE102020001838A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdiode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985984A (ja) * 1972-12-20 1974-08-17
JPS5024592A (ja) * 1973-07-05 1975-03-15
JPS50130368A (ja) * 1974-03-30 1975-10-15

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2789258A (en) * 1955-06-29 1957-04-16 Raytheon Mfg Co Intrinsic coatings for semiconductor junctions
DE1184178B (de) * 1960-02-20 1964-12-23 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit pn-UEbergaengen durch Vakuumbedampfen
JPS501513B1 (ja) * 1968-12-11 1975-01-18
JPS523277B2 (ja) * 1973-05-19 1977-01-27
JPS5513426B2 (ja) * 1974-06-18 1980-04-09

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985984A (ja) * 1972-12-20 1974-08-17
JPS5024592A (ja) * 1973-07-05 1975-03-15
JPS50130368A (ja) * 1974-03-30 1975-10-15

Also Published As

Publication number Publication date
IT1068031B (it) 1985-03-21
FR2335951A1 (fr) 1977-07-15
US4086613A (en) 1978-04-25
DE2655341C2 (de) 1984-01-19
CA1069620A (en) 1980-01-08
FR2335951B1 (ja) 1978-07-13
JPS5279661A (en) 1977-07-04
NL7613893A (nl) 1977-06-21
GB1565990A (en) 1980-04-30
DE2655341A1 (de) 1977-06-30

Similar Documents

Publication Publication Date Title
JPS5948539B2 (ja) 半導体装置
US4375125A (en) Method of passivating pn-junction in a semiconductor device
US3955269A (en) Fabricating high performance integrated bipolar and complementary field effect transistors
US3513364A (en) Field effect transistor with improved insulative layer between gate and channel
US4321616A (en) Field controlled high value resistor with guard band
US3461361A (en) Complementary mos transistor integrated circuits with inversion layer formed by ionic discharge bombardment
US4016596A (en) High performance integrated bipolar and complementary field effect transistors
USH665H (en) Resistive field shields for high voltage devices
US5677562A (en) Planar P-N junction semiconductor structure with multilayer passivation
US6459133B1 (en) Enhanced flux semiconductor device with mesa and method of manufacturing same
US4169270A (en) Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
US3786318A (en) Semiconductor device having channel preventing structure
JPS58111378A (ja) ツエナ−・ダイオ−ド
US4114254A (en) Method for manufacture of a semiconductor device
US3446995A (en) Semiconductor circuits,devices and methods of improving electrical characteristics of latter
US3453504A (en) Unipolar transistor
JPS63124580A (ja) 高耐圧ｐｎ接合構造及びその形成方法
US4060827A (en) Semiconductor device and a method of making the same
JPS6224944B2 (ja)
US4969019A (en) Three-terminal tunnel device
JPH01155658A (ja) フタロシアニンを基材とする有機半導体装置
JP3402043B2 (ja) 電界効果トランジスタ
JPH0582465A (ja) 半導体装置およびｍｏｓ型ｆｅｔ
JP3140023B2 (ja) 半導体装置及びその製造方法
JPS631758B2 (ja)