DE2739762C2 - Verfahren zur Passivierung von Halbleiterkörpern - Google Patents

Verfahren zur Passivierung von Halbleiterkörpern

Info

Publication number
DE2739762C2
DE2739762C2 DE2739762A DE2739762A DE2739762C2 DE 2739762 C2 DE2739762 C2 DE 2739762C2 DE 2739762 A DE2739762 A DE 2739762A DE 2739762 A DE2739762 A DE 2739762A DE 2739762 C2 DE2739762 C2 DE 2739762C2
Authority
DE
Germany
Prior art keywords
glass layer
layer
semiconductor
glass
quartz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2739762A
Other languages
English (en)
Other versions
DE2739762A1 (de
Inventor
Madan Mohan Dipl.-Phys. 8500 Nürnberg Chadda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Gesellschaft Fuer Gleichrichterbau U Elektronik Mbh 8500 Nuernberg
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Gesellschaft Fuer Gleichrichterbau U Elektronik Mbh 8500 Nuernberg, Semikron GmbH and Co KG filed Critical Semikron Gesellschaft Fuer Gleichrichterbau U Elektronik Mbh 8500 Nuernberg
Priority to DE2739762A priority Critical patent/DE2739762C2/de
Priority to CH833578A priority patent/CH631291A5/de
Priority to JP10192278A priority patent/JPS5444476A/ja
Priority to US05/936,885 priority patent/US4202916A/en
Priority to BR7805571A priority patent/BR7805571A/pt
Priority to FR7824993A priority patent/FR2402303A1/fr
Priority to IT27273/78A priority patent/IT1098444B/it
Priority to GB7835420A priority patent/GB2003662B/en
Publication of DE2739762A1 publication Critical patent/DE2739762A1/de
Application granted granted Critical
Publication of DE2739762C2 publication Critical patent/DE2739762C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

Die Erfindung betrifft ein Verfahren zur Passivierung von Halbleiterkörpern mit zumindest einem an der Halbleiterkörperoberfläche freiliegenden pn-übergang, bei dem die Oberfläche des Halbleiterkörpers zumindest im Bereich des Austritts des pn-Übergangs oder der pn-Übergänge mit einer dünnen Schicht aus einem Oxid des Materials des Halbleiterkörpers versehen wird, und bei dem auf der Oxidschicht eine Basis-GIasschicht mit einem an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials angepaßten thermischen Ausdehnungskoeffizienten aufgebracht wird.
Ein solches Verfahren ist aus der US-Patentschrift 32 434 bekannt. Auf den entsprechenden Bereich der Halbleiteroberfläche wird eine Mischung aus pulverförmigem Glas und aus einer flüssigen Komponente als Bindemittel für das Glaspulver aufgebracht. Danach wird der Halbleiterkörper in sauerstoffhaltiger Atmosphäre auf eine Temperatur unterhalb der Schmelztemperatur des Glases erwärmt. Dadurch wird auf der Halbleiteroberfläche eine Oxidschicht des Halbleitermaterials erzeugt und das Ausdampfen der flüssigen Komponente aus der Mischung erreicht. Das Glas haftet als kompakte Schicht auf der Halbleiteroxidschicht. Anschließend wird der Halbleiterkörper in sauerstofffreier Atmosphäre weiter erhitzt, wobei die Glasschicht auf der Oberfläche zu einem gut haftenden und ί homogenen Überzug niederschmilzL Als Gläser werden solche mit Komponenten aus Bleioxid, Siliziumdioxid und Alur.iiniumoxid verwendet
In nach diesem bekannten Verfahren hefgestellten Glasüberzügen entstehen jedoch durch noch immer
ίο vorhandene Unterschiede der thermischen Ausdehnungskoeffizienten der aufgebrachten Schichten einerseits und des Halbleitermaterials andererseits, besonders in dem angestrebten Betriebstemperaturbereich der Halbleiterbauelemente von 1500C bis 2000C, beim Linsatz Risse und dadurch eine unerwünschte Reduzierung der kritischen Oberflächenfeldstärke. Diese Erscheinung tritt insbesondere bei Glasüberzügen auf großflächigen Halbleiterkörpern für hohe Strombelastbarkeit und bei dickeren Überzügen auf Halbleiterkörpern für hohe Sperrspannungsbelastbarkeit auf. Dadurch war es bisher nicht möglich, Glasüberzüge mit einer Dicke von 30 μπι und mehr herzustellen. Durch diese Beschränkung der Schichtdicke konnte aber bei Passierung von Halbleiterkörpern mit bekannten Glassorten die für viele Anwendungsfälle geforderte hohe Sperrspannungsbelastbarkeit nicht erreicht werden. Weiter führen be; Glasüberzügen mit einer Dicke von weniger als 30 μπι häufig unzulässige Überspannungen zu Durchschlägen, welche eine Zerstörung der
Überzüge und damit auch der Halbleiterbauelemente bewirken. Daher sind derzeit bekannte, mit Glas passivierte Halbleiterbauelemente auch nur bis zu Betriebstemperaturen des Halbleiterkörpers von etwa 115° C bis 125° C verwendbar, insbesondere Bauelemente mittlerer und hoher Leistung.
Der Erfindung liegt die Aufgabe zugrunde, einen Glasüberzug zu schaffen, dessen thermische Eigenschaften einen Einsatz der damit versehenen Halbleiterbauelemente bei Betriebstemperaturen bis ?00°C ermöglichen, und der in einer Dicke herstellbar ist, die eine gewünschte hohe Sperrspannungsbelastbarkeit zuläßt. Die Lösung der Aufgabe besteht darin, daß auf der Basis-GIasschicht eine abschließende Glasschicht hergestellt wird, deren Glas so viel Quarz in Pulverform beigemengt wird, daß zum einen die abschließende Glasschicht einen kleineren thermischen Ausdehnungskoeffizienten aufweist als das Halbleitermaterial und zum anderen der Aufschmelz-Temperaturbereich der abschließenden Glasschicht höher liegt als der sich mit ihm teilweise überlappende Aufschmelz-Temperaturbereich der Basis-GIasschicht
Für die abschließende Glasschicht hat sich eine Mischung aus einem der für die Basis-GIasschicht verwendeten Gläser mit einem Zusatz von 04 bis 10 Gewichtsteilen Quarz als besonders vorteilhaft erwiesen.
Der Quarz kann in hochreiner Form verwendet werden.
Weiterhin können das Glas und der Quarz jeweils in Pulverform verwendet und mit einem Bindemittel gemischt werden, das sich beim Aufschmelzen der abschließenden Glasschicht vollständig verflüchtigt.
Die Basis-GIasschicht wird im Temperaturbereich von 750 bis 8000C und die abschließende Glasschicht im Temperaturbereich von 790 bis 83O0C aufgeschmolzen.
Aus der deutschen Auslegeschrift 25 48 736 ist ein Passivierungsglas auf der Basis PbO · I)2Oj ■ SiO2 ■ AI2O? bekannt mit einem demjenigen von
Silizium angepaßter, '.!'.ermischen Ausdehnungskoeffizienten und mit einer Aufschmelztemperatur von höchstens 5000C. Als Füllstoffe werden gegenüber dem von den Grundgläsern stark angegriffenen und aufgelösten Quarz Cordierit und Bleititanat angegeben. Gerade die Zugabe von Quarz zwingt zur Begrenzung von Temperatur und Zeit bei dem Aiifschiiieizpruieß, so daß Quarz vergleichsweise ungünstige Ergebnisse liefert
Weiter ist aus der deutschen Auslegeschrift 19 50 780 eine Halbleiteranordnung mit reduzierter Oberflächenladungsdichte bekannt Durch einen Passivierungsfilm auf ;>; Haibiöiteroberfläche sollen in deren Grenzschicht induzierte Ladungen dadurch reduziert werden, daß der Passivierungsfilm sehr dünn ausgebildet ist und von zwei oder mehr Isolip.rfilmen aus Glas bedeckt ist wobei zwei Isolierfilme aus unterschiedlichem Glas übereinander und in mehrfacher Beschichtung aufgebracht sein können.
Anhand des in der Figur im Querschnitt dargestellten Schichtenaufbaus einer Halbleiterscheibe wird das Verfahren nach der Erfindung aufgezeigt und erläutert Eine Halbleiterscheibe 1 weist eine Folge von Schichten 11, 12, 13 und 14 abwechselnd unterschiedlichen Leitungstyps auf und ist entsprechend einem Muster zu ihrer Zerteilung in Elemente kleinerer Flächenausdehnung mit grabenförmigen, beispielsweise keilförmigen, Vertiefungen 2 versehen. Diese Vertiefungen, durchsetzen die pn-Übergangsflächen, so daß die letzteren in den Vertiefungen jeweils an die Oberfläche austreten, und dienen zur Anordnung von stabilisierenden Überzügen auf der Halbleiteroberfläche im Bereich des Austritts des oder der pn-Übergänge.
Auf der Halbleiteroberfläche wird zunächst durch Oxidation eine Schicht 3 aus dem Oxid des Halbleitermaterials erzeugt, die eine für die nachfolgende Glasschicht gut benetzbare Oberflächenschicht darstellt und weiterhin bekanntlich dazu dient, die beim anschließenden Aufbringen des Glasüberzugs noch auf der Halbleiteroberfläche vorhandenen, unerwünschten Verunreinigungen zu fixieren.
Auf dieser Halbleiteroxidschicht 3, die mit unterbrochenen Linien dargestellt ist, wird in bekannter Weise in einem weiteren Verfahrensschritt eine Basisschicht 40 aus Glas erzeugt.
Diese Glasschicht 40 kann aus zwei Teilschichten 41, 42 aus gleichem Material oder aus unterschiedlichen Glassorten bestehen.
Gemäß der Erfindung wird nun auf die Basisschicht 40 eine abschließende Glasschicht 43 aufgebracht, die eine vergleichsweise größere Dicke und einen gegenüber dem der Schicht 40 bis zu 30% geringeren thermischen Ausdehnungskoeffizienten aufweist. Die Dicke dieser dritten Schicht ist beliebig und soll wenigstens 30 μτπ
betragen. Dadurch sind gemäß der vorerwähnten bekannten Beziehung zwisch«: GIe-; Schichtdicke und Sperrspannungsbebitbarktit <ile £vit»rd«rten hohen Werte der letzteren möglich. Der niedrige thermische Ausdehnungskoeffizient gewährleistet ferner den gewünschten Betriebstemperaturbereich des Halbleitermaterial-:.
Um einen Glasüberzug für die genannten Betriebsbedingungen zu erzielen, wird zur Herstellung der abschließenden Schicht dem für die Basisschicht verwendeten Glas Quarz hoher Reinheit in Pulverform in einem Anteil von 04 bis lOGewichisteilen beigemengt und dieses Gemenge wie vorbeschrieben mit einem Bindemittel gemischt
Es kann auch Quarz in anderer Form verwendet werden.
Die abschließende Schicht 43 wird entsprechend den vorhergehenden Teilschichten auf die Basisschicht aufgebracht und in einem Verfahrenstemperaturbereich niedergeschmolzen, der sich an denjenigen zur Herstellung der Schicht 40 anschließt, vorzugsweise bei einer Temperatur von 790 bis 830° C
Mit einem nach dem neuen Verfahren hergestellten passivierenden Glasüberzug wurden beispielsweise Halbleiterbauelemente hoher Strombelastbarkeit erzielt, die bei 170°C Betriebstemperatur im Halbleitermaterial und bei einer Sperrspannungsbelastbarkeit von 2500 V stabile Kenngrößen aufweisen.
Das neue Verfahren kann auch angewendet werden, wenn die Vertiefungen 2 zum Zerteilen der Halbleiterscheibe 1 auf beiden Seiten vorgesehen sind und jeweils wenigstens eine pn-Übergangsfläche durchsetzen. Das Passivieren erfolgt dann in der Weise, daß die Behandlung der Oberflächenbereiche der einen Seite der Scheibe mit einem Glasüberzug mit vorgegebener hoher Schmelztemperatur und anschließend die Behandlung der Oberflächenbereiche der anderen Seite mit einem Glasüberzug mit vergleichsweise entsprechend niedrigerer Schmelztemperatur durchgeführt •»ο wird, um ein nochmaliges Aufschmelzen des Überzuges der ersten Seite zu verhindern.
Das neue Verfahren ist aber nicht auf die Bearbeitung von Uberflächenbereichen einer zur Zerteilung in eine Anzahl von Halbleiterkörpern vorgesehenen HaIbleiterscheibe beschränkt Es kann vielmehr auch bei Halbleiterscheiben mit wenigstens einem pn-Übergang angewendet werden, die unzerteilt als Halbleiterkörper mit großer aktiver Fläche für hohe Strombelastbarkeit vorgesehen sind und entweder durch eine Vertiefung 2 längs ihrer Randzone oder durch Abschrägen der Randzone einen für die Oberflächenbehandlung vorgesehenen Flächenbereich aufweisen.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Passivierung von Halbleiterkörpern mit zumindest einem an der Halbleiterkörperoberfläcde freiliegenden pn-übergang, bei dem die Oberfläche des Halbleiterkörper? zumindest im Bereich des Austritts des pn-Obergangs oder der pn-Obergänge mit einer dünnen Schicht aus einem Oxid des Materials des Halbleiterkörpers versehen wird, und bei dem auf der Oxidschicht eine Basis-Glasschicht mit einem an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials angepaßten thermischen Ausdehnungskoeffizienten aufgebracht wird, dadurch gekennzeichnet, daß auf der Basis-GIasschicht eine abschließende Glasschicht (43) hergestellt wird, deren Glas so viel Quarz in Pulverform beigemengt wird, daß zum einen die abschließende Glasschicht einen kleineren thermischen Ausdehnungskoeffizienten aufweist als das Halbleitermaterial und zum anderen der AufschmeJz-Temperaturbereich der abschließenden Glasschicht höher liegt als der sich mit ihm teilweise überlappende Aufschmelz-Temperaturbereich der Basis-GIasschicht (40).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die abschließende Glasschicht (43) eine Mischung aus einem der für die Basis-GIasschicht (40) verwendeten Gläser mit einem Zusatz von 0,5 bis 10 Gewichtsteilen Quarz verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Quarz in hochreiner Form verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Glas und der Quarz jeweils in Pulverform verwendet und mit einem Bindemittel gemischt werden, das sich beim Aufschmelzen der abschließenden Glasschicht (43) vollständig verflüchtigt
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Basis-GIasschicht (40) im Temperaturbereich (43) im Temperaturbereich von 790 bis 830° C aufgeschmolzen werden.
DE2739762A 1977-09-03 1977-09-03 Verfahren zur Passivierung von Halbleiterkörpern Expired DE2739762C2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2739762A DE2739762C2 (de) 1977-09-03 1977-09-03 Verfahren zur Passivierung von Halbleiterkörpern
CH833578A CH631291A5 (de) 1977-09-03 1978-08-04 Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpern.
JP10192278A JPS5444476A (en) 1977-09-03 1978-08-23 Method of stably surface treating semiconductor
US05/936,885 US4202916A (en) 1977-09-03 1978-08-25 Surfacing process for the stabilization of semiconductor bodies employing glass containing quartz passivating layer
BR7805571A BR7805571A (pt) 1977-09-03 1978-08-28 Processo para o tratamento superficial estabilizante de corpos semi-condutores
FR7824993A FR2402303A1 (fr) 1977-09-03 1978-08-30 Traitement de surface de stabilisation de corps semi-conducteurs
IT27273/78A IT1098444B (it) 1977-09-03 1978-09-01 Procedimento per il trattamento superficiale stabilizzante di corpi semiconduttori
GB7835420A GB2003662B (en) 1977-09-03 1978-09-02 Method for the stabilizing surface treatment of semiconductor bodies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2739762A DE2739762C2 (de) 1977-09-03 1977-09-03 Verfahren zur Passivierung von Halbleiterkörpern

Publications (2)

Publication Number Publication Date
DE2739762A1 DE2739762A1 (de) 1979-03-15
DE2739762C2 true DE2739762C2 (de) 1982-12-02

Family

ID=6018047

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2739762A Expired DE2739762C2 (de) 1977-09-03 1977-09-03 Verfahren zur Passivierung von Halbleiterkörpern

Country Status (8)

Country Link
US (1) US4202916A (de)
JP (1) JPS5444476A (de)
BR (1) BR7805571A (de)
CH (1) CH631291A5 (de)
DE (1) DE2739762C2 (de)
FR (1) FR2402303A1 (de)
GB (1) GB2003662B (de)
IT (1) IT1098444B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
IN154896B (de) * 1980-07-10 1984-12-22 Westinghouse Electric Corp
JPS57120341A (en) * 1981-01-17 1982-07-27 Toshiba Corp Glass passivation semiconductor device
US4544576A (en) * 1981-07-27 1985-10-01 International Business Machines Corporation Deep dielectric isolation by fused glass
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
DE3247938A1 (de) * 1982-12-24 1984-07-05 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher sperrspannungsbelastbarkeit
US4515668A (en) * 1984-04-25 1985-05-07 Honeywell Inc. Method of forming a dielectric layer comprising a gettering material
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
US5176771A (en) * 1991-12-23 1993-01-05 Hughes Aircraft Company Multilayer ceramic tape substrate having cavities formed in the upper layer thereof and method of fabricating the same by printing and delamination
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
WO2003025982A1 (en) * 2001-09-17 2003-03-27 Advion Biosciences, Inc. Uniform patterning for deep reactive ion etching
DE102006013076A1 (de) * 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Passivierungsschicht und zugehöriges Herstellungsverfahren
US20100025809A1 (en) 2008-07-30 2010-02-04 Trion Technology, Inc. Integrated Circuit and Method of Forming Sealed Trench Junction Termination
US8163624B2 (en) * 2008-07-30 2012-04-24 Bowman Ronald R Discrete semiconductor device and method of forming sealed trench junction termination

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1522201A (fr) * 1961-07-06 1968-04-26 Procédé de fabrication de dispositifs semi-conducteurs à jonction
US3303399A (en) * 1964-01-30 1967-02-07 Ibm Glasses for encapsulating semiconductor devices and resultant devices
US3212921A (en) * 1961-09-29 1965-10-19 Ibm Method of forming a glass film on an object and the product produced thereby
US3546013A (en) * 1961-09-29 1970-12-08 Ibm Method of providing protective coverings for semiconductors
DE1260574B (de) * 1966-03-30 1968-02-08 Telefunken Patent Verfahren zur Herstellung von Glasschichten oder anderen Isolierschichten auf Substratoberflaechen
US3542572A (en) * 1968-06-24 1970-11-24 Corning Glass Works Germania-silica glasses
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
DE1950780B2 (de) * 1968-10-09 1971-09-30 Halbleiteranordnung mit reduzierter oberflaechenladungs dichte
US3632434A (en) * 1969-01-21 1972-01-04 Jerald L Hutson Process for glass passivating silicon semiconductor junctions
GB1250099A (de) * 1969-04-14 1971-10-20
US3752701A (en) * 1970-07-27 1973-08-14 Gen Instrument Corp Glass for coating semiconductors, and semiconductor coated therewith
US3895127A (en) * 1974-04-19 1975-07-15 Rca Corp Method of selectively depositing glass on semiconductor devices
DE2548736C3 (de) * 1975-10-31 1978-05-18 Jenaer Glaswerk Schott & Gen., 6500 Mainz Composit-Passivierungsglas auf der Basis PbO-B2 Okskö-ab O3) m't einem thermischen Ausdehnungskoeffizienten (200-300 Grad C) zwischen 40 und 60 mal 10"7 / Grad C für Silicium-Halbleiterbauelemente mit Aufschmelztemperaturen von höchstens 600 Grad C
JPS5263160A (en) * 1975-11-20 1977-05-25 Toshitaka Yamagata Forming device for arc and annulus
FR2335951A1 (fr) * 1975-12-19 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation
JPS535971A (en) * 1976-07-06 1978-01-19 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPS5444476A (en) 1979-04-07
JPS6120132B2 (de) 1986-05-21
IT1098444B (it) 1985-09-07
GB2003662B (en) 1982-02-24
FR2402303A1 (fr) 1979-03-30
BR7805571A (pt) 1979-04-10
IT7827273A0 (it) 1978-09-01
DE2739762A1 (de) 1979-03-15
CH631291A5 (de) 1982-07-30
US4202916A (en) 1980-05-13
FR2402303B1 (de) 1984-06-01
GB2003662A (en) 1979-03-14

Similar Documents

Publication Publication Date Title
DE2739762C2 (de) Verfahren zur Passivierung von Halbleiterkörpern
DE4036997C2 (de) Monolithischer Varistor
DE2812658C3 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
DE2235783C2 (de) Metalloxid-Varistorelement
DE2523307C2 (de) Halbleiterbauelement
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
DE69632001T2 (de) Verfahren zur Herstellung eines elektrischen Widerstandelements mit nichtlinearen spannungsabhängigen Eigenschaften
EP1680949B1 (de) Verfahren zur Herstellung einer Lötstoppbarriere
DE3346239C2 (de)
DE2445626A1 (de) Metalloxid-varistor mit einer die kontakt-adhaesion verstaerkenden beschichtung
DE2931432A1 (de) Eindiffundieren von aluminium in einem offenen rohr
DE3100979C2 (de) Planares Halbeiterbauelement
DE1496545A1 (de) Glasgemenge,insbesondere als Material fuer Passivierungs- und Schutzschichten fuer Festkoerperbauelemente
DE2125468A1 (de) Halbleitervorrichtung
CH635958A5 (de) Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil.
DE2832735C2 (de) Verfahren zur Herstellung eines stabilen Metalloxid-Varistors
DE3905444C2 (de) Keramischer Kondensator und Verfahren zu dessen Herstellung
DE1514012C3 (de) Verfahren zur Herstellung eines Dünnschichtkondensators
DE2743641A1 (de) Verfahren und vorrichtung zum herstellen von amorphen halbleitervorrichtungen
DE3911657A1 (de) Halbleiter-bauelement
DE2132768C3 (de) Verfahren zur Herstellung eines aus einer intermetallischen Verbindung bestehenden Halbleiterplättchens mit auf der Oberfläche ausgebildeten Metallstreifen
DE2856692C2 (de)
EP3346017B1 (de) Verfahren zum schneiden von refraktärmetallen
DE2128039A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19615632C2 (de) Bauelement mit auf einem Substrat aufgebrachter Stapelfolge mit mehreren Josephson-Tunnelkontakten

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
OD Request for examination
D2 Grant after examination
8380 Miscellaneous part iii

Free format text: ES ERFOLGT EIN ERGAENZUNGSDRUCK DER FIG. 1 UND 2

8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH, 8500 NUERNBERG, DE

8339 Ceased/non-payment of the annual fee