CH635958A5 - Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil. - Google Patents
Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil. Download PDFInfo
- Publication number
- CH635958A5 CH635958A5 CH1128178A CH1128178A CH635958A5 CH 635958 A5 CH635958 A5 CH 635958A5 CH 1128178 A CH1128178 A CH 1128178A CH 1128178 A CH1128178 A CH 1128178A CH 635958 A5 CH635958 A5 CH 635958A5
- Authority
- CH
- Switzerland
- Prior art keywords
- semiconductor
- recesses
- edge profile
- glass
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 35
- 239000011521 glass Substances 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000004922 lacquer Substances 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000002441 reversible effect Effects 0.000 claims description 3
- 239000002966 varnish Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 14
- 238000013461 design Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GOZCEKPKECLKNO-RKQHYHRCSA-N Picein Chemical compound C1=CC(C(=O)C)=CC=C1O[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](CO)O1 GOZCEKPKECLKNO-RKQHYHRCSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterkörpern mit den Merkmalen nach dem Oberbegriff des Anspruchs 1.
Bei Halbleiterbauelementen kann bekanntlich eine Sperrspannungsbelastbarkeit von 1000 Volt oder höher dadurch erzielt werden, dass die Mantelfläche des vorzugsweise scheibenförmigen Halbleiterkörpers wenigstens im Bereich des Austritts des oder der pn-Übergänge abgeschrägt ausgebildet wird. Durch diese weiterhin als Facette bezeichnete Ausbildung wird die kritische Feldstärke an der Oberfläche über diejenige im Volumen erhöht und damit die Überspannungsbelastbarkeit verbessert. Zusätzlich ist zumindestens der Oberflächenabschnitt im Bereich des pn-Überganges mit einem Überzug eines isolierenden und stabilisierenden Schutzlacks versehen, damit die mit Hilfe einer solchen Facette erreichte Sperrspannungsbelastbarkeit nicht durch unerwünschte Verunreinigungen auf der Halbleiteroberfläche beeinträchtigt wird.
Halbleiterkörper mit Facette können bekanntlich in der Weise hergestellt werden, dass eine grossflächige, schichtför-mige Zonen unterschiedlichen Leitungstyps aufweisende Halbleiterausgangsscheibe mit Kontaktmetallschichten zur Verbindung mit Stromleitern versehen und anschliessend in Elemente kleinerer Flächenausdehnung zerteilt wird, und dass an den Elementen in Einzelbehandlung durch Ätzen oder Schleifen Facetten erzeugt und mit einem Schutzlack abgedeckt werden.
Gerade die Bearbeitung der Einzelelemente ist aufwendig und führt häufig zu einer unzulässigen Streuung der Kenngrös-sen der vorgesehenen Halbleiterbauelemente.
Diese Nachteile werden mit dem aus der DT-OS 26 32 348 bekannten Verfahren vermieden. Es betrifft die Herstellung von Halbleiterkörpern mit definiertem, durch Ätzen erzielten Randprofil. Eine Halbleiterausgangsscheibe wird auf einer Seite mit einer Kontaktelektrode und auf der anderen Seite mit einer durchgehenden, hochdotierten äusseren Zone und auf dieser mit Kontaktelektrodenbereichen versehen, deren Geometrie durch die gewünschte Zerteilung der Scheibe bestimmt ist. Sie wird weiter auf beiden Seiten mit einem ätzbeständigen Überzug abgedeckt, welcher auf der Seite der Kontaktelektrodenbereiche dem Zerteilungsmuster entsprechende Öffnungen zum Ätzangriff aufweist, und dann geätzt. Dabei werden gra-benförmige Vertiefungen mit grosser Neigung der Seitenflächen erzeugt, welche gleichzeitig Trenngräben für die vorgesehenen Elemente kleinerer Flächenausdehnung darstellen. Durch Zerteilen der Scheibe ergeben sich Elemente mit facet-tenförmigem Randprofil, das noch mit Schutzlack abgedeckt wird. Die Profilätzung wird dadurch besonders begünstigt, dass an geeigneter Stelle zwischen der Kontaktelektrode und zwischen der an die hochdotierte, äussere Zone angrenzenden, inneren Zone ein Kurzschluss erzeugt wird.
Obwohl mit diesem Verfahren Halbleiterkörper mit gewünschtem Randprofil rationell hergestellt werden können, erfüllen diese nicht in allen Fällen die gestellten Forderungen. Untersuchungen haben ergeben, dass nicht immer eine ausreichende und gleichmässige Haftung des Schutzlackes sowie eine dichte Abdeckung der Halbleiteroberfläche mit demselben gewährleistet ist. Weiterhin zeigt der Schutzlack häufig unerwünschte Reaktionen mit Substanzen, die in Einkapselungs-massen zur dichten Umhüllung der Halbleiterkörper enthalten sind.
Diese Nachteile können mit glasartigen Überzügen auf der Halbleiteroberfläche des Randprofils vermieden werden, jedoch ergibt die Verwendung derartiger Überzüge bei dem vorgenannten Verfahren einen unwirtschaftlich hohen Aufwand. Solche Glasschichten werden bei ca. 800 °C in oxidieren-der Atmosphäre erzeugt. Bei diesen Verfahrenstemperaturen oxidiert aber auch die bereits vor dem Ätzen der Halbleiterausgangsscheibe aufgebrachte Kontaktmetallschicht und wird dadurch unbrauchbar. Die erste Kontaktmetallbeschichtung muss daher nach dem Ätzen der Scheibe beseitigt und nach dem Aufbringen des Glasüberzuges erneuert werden. Dabei besteht ausserdem die Gefahr, dass Metallreste auf der Halbleiteroberfläche verbleiben und die Wirkung der Oberflächenbehandlung mittels Glasabdeckung beeinträchtigen. Bei dem
2
5
10
IS
20
25
30
35
40
45
50
55
60
65
3 635 958
bekannten Verfahren kann daher das Randprofil wirtschaftlich nommen, dass in der Oxidschicht vorhandene Ladungen Poten-
nur mit einem Schutzlack überzogen werden. tialverhältnisse zum Halbleitermaterial herbeiführen, welche
Weiter ist ein Verfahren zur Herstellung von Halbleiterkör- eine solche Ausbildung ermöglichen.
pern mit stabilisierender Glasabdeckung bekannt, bei dem die Die Herstellung von Oxidschichten auf Halbleitermaterial
Halbleiterausgangsscheibe zusätzlich zu den Trenngräben und 5 ist bekannt und nicht Gegenstand der Erfindung.
parallel zu diesen auf einer oder beiden Seiten mit grabenförmi- Die Halbleiterausgangsscheibe, die jeweils auf der für die gen Vertiefungen versehen und an deren Flächen mit einem Ausbildung des Randprofils vorgesehenen Seite mit einer Oxid-
Glasüberzug abgedeckt wird. Bei solchen Strukturen wird die schicht a versehen ist, wird in einem ersten Verfahrensschritt aktive Fläche für die Strombelastbarkeit der vorgesehenen mit einer Schicht b eines ätzbeständigen Materials, z.B. Picein,
Halbleiterbauelemente erheblich verringert. io abgedeckt. In dieser Schicht b werden gemäss dem vorgesehe-
Der Erfindung liegt die Aufgabe zugrunde, die Herstellung nen Muster zum Zerteilen der Scheibe I in Elemente kleinerer von Halbleiterkörpern mit definiertem, durch Ätzen erzielten Flächenausdehnung rillenförmige Aussparungen 100 ange-
und mit einem Glasüberzug abgedeckten Randprofil wirt- bracht. Diese Aussparungen können bereits bei ihrer Herstel-
schaftlicher zu gestalten und Halbleiterkörper mit optimaler hing oder aber in einem zusätzlichen Ätzprozess mittels aktiver Fläche zu erzielen. 15 bekannter Ätzlösung durch die Oxidschicht a hindurch bis zur
Die Lösung der Aufgabe besteht bei dem eingangs erwähn- oder in die äussere Zone des Halbleitermaterials geführt werten Verfahren in den kennzeichnenden Merkmalen des den. In den Aussparungen liegt somit das Halbleitermaterial Anspruchs 1. frei und beginnt der Ätzprozess zur Herstellung des Randpro-
Anhand der in den Fig. 1 und 2 dargestellten Ausschnitte fils.
aus einer Halbleiterausgangsscheibe wird die Herstellung von 20 Die Breite der Aussparungen 100 bestimmt mit den Ätzmit-
Ausführungsbeispielen von Halbleiterkörpern mit definiertem telfaktoren und der Dicke der dotierten Zonen die Ätzzeit und
Randprofil nach dem Verfahren aufgezeigt und erläutert. In damit den Verlauf des Randprofils. Sie ist jedoch unkritisch beiden Figuren ist im Querschnitt eine Ausgangsscheibe mit und wird im wesentlichen durch die Forderung nach geringst-
einer Folge von vier schichtförmigen Zonen abwechselnden möglichem Materialverlust einerseits und nach ausreichender
Leitungstyps dargestellt. In Fig. 1 ist eine Ausführungsform 25 Fläche für die Trennfuge am inneren Ende des Randprofils zum einseitigen Ätzen eines Randprofils und in Fig. 2 eine andererseits bestimmt. D.h., sie richtet sich nach dem Verfah-
solche mit beidseitig geätztem Randprofil gezeigt. Für gleiche ren zum Zerteilen der Scheibe I. Die Aussparungen 100 können
Teile sind in beiden Figuren gleiche Bezeichnungen gewählt. z.B. durch Ritzen oder mittels Laserstrahl angebracht oder aber
Die zur Durchführung des Verfahrens vorgesehene, gross- beim Aufbringen der Schicht b im Siebdruckverfahren bereits flächige Halbleiterscheibe I weist beispielsweise gemäss den 30 mit vorgesehen werden. Ihre Breite kann je nach den Zonenfol-
Figuren eine Folge aus einer ersten, z.B. n-leitenden, hochoh- gen der vorgesehenen Halbleiterkörper ca. 30 bis 100 )im betra-
migen Zone 1, aus je einer an deren beiden Seiten angrenzen- gen, und sie können nuten- oder keilförmig ausgebildet sein,
den, höher dotierten Zone 2 und 3 entgegengesetzten Leitungs- In einem weiteren Verfahrensschritt werden mit einer Ätztyps und aus einer in die äussere Zone 2 eingebrachten, hochdo- lösung, wie sie beispielsweise aus der DT-OS 24 37 048 bekannt tierten Zone 4 des Leitungstyps der Zone 1 auf. Wird eine solche 35 ist, ausgehend von den Aussparungen 100 die Vertiefungen 7
Zonenfolge durch Diffundieren von Störstellenmaterial in erzeugt. Sie dienen gleichzeitig zum Zerteilen der Scheibe I in sauerstoffhaltiger Atmosphäre oder in Gegenwart von sauer- Halbleiterkörper II, und jede ihrer Seitenflächen stellt für den stoffhaltigen Substanzen hergestellt, so entsteht bekanntlich zugeordneten Teil der Scheibe I ein definiertes Randprofil dar,
auf der Halbleiteroberfläche eine Oxidschicht mit Anteilen an das mit einem Überzug aus Glas versehen wird.
Halbleitermaterial und an Störstellenmaterial, die auch als 40 Durch Wahl der den Ätzprozess bestimmenden Faktoren,
Glasschicht bezeichnet wird und gewöhnlich eine Dicke von vorzugsweise von Ätzzeit und Ätztemperatur können Vertie-
einigen p.m aufweist. fungen mit unterschiedlicher Ausdehnung hergestellt werden,
Untersuchungen haben überraschend ergeben, dass anstelle und die Neigung ihrer Seitenflächen wird durch Form und einer metallischen Schicht auf der hochdotierten äusseren Zone Tiefe der Aussparungen 100 sowie durch die Störstellenkonzen-
der Ausgangsscheibe, wie sie bei Verwendung einer vorgegebe- 45 tration des abzutragenden Halbleitermaterials bestimmt,
nen Ätzlösung in der eingangs erwähnten deutschen Offenle- Infolge der bekannten Erscheinung, dass höherdotiertes gungsschrift als wesentlich zur Erzielung eines definierten Halbleitermaterial intensiv und grossflächig, hochohmiges
Randprofils offenbart ist, auch diese beim Diffusionsprozess Material dagegen langsam abgetragen wird, entsteht beim gebildete Oxidschicht geeignet ist. Weiter haben Untersuchun- Ätzen der Folge von Zonen unterschiedlicher Störstellenkon-
gen ergeben, dass auch eine Oxidschicht, die nach einem Diffu- 50 zentration ein Randprofil, welches aus einem Abschnitt 17 mit sionsprozess ohne Sauerstoffzutritt in einem besonderen Ver- flachem Verlauf und aus einem Abschnitt 27a mit steilerem fahrensschritt auf der Halbleiteroberfläche gebildet wird, in Verlauf gebildet wird.
gewünschter Weise zur Ausbildung eines definierten Randpro- Beide Abschnitte bilden zusammen eine sogenannte Dopfils mittels Ätzen beiträgt, und dass bei Halbleiterscheiben pelfacette, wie sie bei Thyristoren zur Sicherstellung einer ohne Oxidschicht die gewünschte Facette nicht durch Ätzen 55 hohen Überspannungsbelastbarkeit erwünscht ist.
hergestellt werden kann. Eine bei Raumtemperatur in umge- Bei Ausführungsbeispielen nach Fig. 1 wird das Randprofil bender Luft gebildete Passivierung der Halbleiteroberfläche durch Ätzen der Scheibe von einer Seite aus erzeugt. Es wirkt nicht als Oxidschicht im Sinne des Verfahrens. Ausser- erstreckt sich in der Schichtenfolge soweit, dass die beiden für dem ist überraschend bei Anordnung einer Oxidschicht nach hohe Sperrspannungen vorgesehenen pn-Übergänge beiderseits dem Verfahren im Gegensatz zum bekannten Verfahren kein 60 der hochohmigen Mittelzone 1 durchsetzt werden. Dabei wird
Kurzschluss zwischen der Oxidschicht und der an die hochdo- erreicht, dass insbesondere der pn-Übergang zwischen den tierte äussere Zone 4 angrenzenden Zone 2 erforderlich, und Zonen 1 und 2 mit der Mantelfläche des Halbleiterkörpers schliesslich kann die Oxidschicht im Gegensatz zu den Kontakt- einen spitzen Winkel in gewünschter Grösse einschliesst. Der elektrodenbereichen des bekannten Verfahrens ohne Flächen- Facettenabschnitt 27a verläuft ebenfalls unter spitzem Winkel begrenzung auf der entsprechenden Seite der Ausgangsscheibe 65 zu der pn-Übergangsfläche zwischen den Zonen 1 und 3. Er aufgebracht werden. mündet in die Grundfläche 27 der Vertiefung 7, in welcher die
Als Erklärung für die Wirkung einer Oxidschicht zur Aus- Scheibe I jeweils in die vorgesehenen Halbleiterkörper z.B.
bildung eines definierten Randprofils durch Ätzen wird ange- durch Brechen oder Sägen zerteilt wird. Die Breite der Grund-
635 958
fläche 27 muss der Forderung genügen, dass beim Zerteilen der Scheibe I der Glasüberzug 10, der auch die Grundfläche bedeckt, innerhalb des Facettenabschnitts 27a nicht beschädigt wird.
Mit Aussparungen von ca. 50 |j,m Breite und ca. 20 bis 50 5 (im Tiefe wurden Vertiefungen 7 mit günstigen Doppelfacetten erzielt.
Bei Ausführungsformen nach Fig. 2 wird das Randprofil auf beiden Seiten der Ausgangsscheibe I symmetrisch zur Mittelachse jedes Halbleiterkörpers II sowie symmetrisch zur Mit- io telebene der Scheibe erzeugt. Jedoch endet jede Vertiefung 7 in der hochohmigen Mittelzone 1. Die Ausdehnung der Vertiefungen 7 wird bei einem solchen doppelseitigen Randprofil dadurch bestimmt, dass jedes Teilprofil den nächstliegenden pn-Übergang durchsetzt. Demzufolge ist lediglich jeweils eine is geringe Eindringtiefe der Vertiefungen 7 in die mittlere Zone 1 erforderlich. Im Hinblick auf eine rationelle weitere Bearbeitung der Scheibe I ist es erwünscht, dass die vorgesehenen Halbleiterkörper II nach Ausbildung des doppelseitigen Randprofils über die mittlere Zone 1 weiter gegenseitig verbunden sind. Der 20 Ätzprozess zum Herstellen des Randprofils wird demzufolge in der Weise gesteuert, dass die Teilprofile 17 jeweils nur wenige [im in die Zone 1 verlaufen. Die erforderliche Ätzzeit kann bei Vorgabe der übrigen, den Ätzprozess bestimmenden Faktoren problemlos in einem vorlaufenden Ätzversuch ermittelt wer- 25 den.
Ein Randprofil gemäss Fig. 2 gewährleistet optimale Sperrspannungsbelastbarkeit, wie dies aus dem Verlauf der Raumladungszonen 30 zur Halbleiteroberfläche zu erkennen ist.
Bei Ausführungsformen nach Fig. 2 wurden bei einer Tem- 30 peratur zwischen 10° und Raumtemperatur und bei einer Ätzzeit zwischen 40 und 10 Minuten Vertiefungen 7 mit einem Neigungswinkel des Randprofils 17 zwischen 6° und 15° und mit einer Eindringtiefe in die mittlere Zone von ca. 5 bis 10 um erzielt. 35
Nach dem Ätzprozess werden die ätzbeständige Schicht b und die Oxidschicht a in bekannter Weise durch Ätzen abgelöst.
Danach wird die Halbleiteroberfläche jedes der vorgesehenen Halbleiterkörper II im Bereich des Randprofils zur söge- to nannten Passivierung mit einem isolierenden und stabilisierenden Überzug 10 aus einem Glas versehen. Dazu wird eine an sich bekannte Glasverbindung, beispielsweise ein Bleialumosi-likatglas, in pulverisierter Form mit einem Bindemittel gemischt. Die Mischung wird z.B. durch Streichen oder Sprü- '45 hen auf die betreffenden Oberflächenabschnitte aufgebracht und bei einer Temperatur von etwa 800 °C aufgeschmolzen. Zur Sicherstellung eines einwandfreien Glasüberzuges 10 auf der ganzen Länge des Randprofils wird bei einem Aufbau gemäss Fig. 1 die Grundfläche 27 etwa bis in Höhe des Beginns so des Facettenabschnitts 17 mit Glas bedeckt. Dadurch ist auch am Übergang zwischen beiden Facettenabschnitten ein ausreichender Überzug gewährleistet. Diese sogenannte Glaspassivie-rung ist für sich nicht Gegenstand der Erfindung.
Nach dem Aufbringen des Glasüberzuges 10 wird die Halb- 55 leiterscheibe I auf den zur Kontaktierung der vorgesehenen
Halbleiterkörper II dienenden Flächen, d.h. an den zwischen den Profilabschnitten liegenden Aussenflächen, durch Ätzen gereinigt und durch Aufbringen von Kontaktmetallen, z.B. durch Aufdampfen von Aluminium und Silber und nachfolgendes Legieren derselben, mit Kontaktschichten 5,6 versehen. Die Kontaktmetalle können auch stromlos abgeschieden werden. Mit Rücksicht auf die Schmelztemperatur des Glasüberzuges werden Kontaktmetalle mit Legierungstemperaturen nicht über 700 °C gewählt.
Die Kontaktmetalle können, wenn nicht besondere Strukturen für Bauelemente mit mehr als zwei Kontaktelektroden erforderlich sind, jeweils ganzflächig, d.h. auch auf den Glasüberzug 10 aufgebracht werden. Dann wird in einem besonderen Verfahrensschritt die Metallisierung von Glas entfernt.
Anschliessend wird die Ausgangsscheibe I längs der Mittelachse 20 der Vertiefungen 7 z.B. durch Brechen, Sägen oer mittels Laserstrahl zerteilt. Die Trennkanäle, deren Breite je nach Verfahren ca. 15 bis 50 (j.m betragen kann, ergeben einen annähernd senkrecht zur Scheibenebene verlaufenden Abschnitt der Mantelfläche jedes Halbleiterkörpers II, der ausserhalb des definierten Randprofils im unkritischen Bereich liegt, und in dem die Raumladungszonen jeweils etwa parallel zur Scheibenebene an die Oberfläche treten, so dass die kritische Oberflächenfeldstärke in Anbetracht der Ausbildung des Randprofils optimal verringert wird.
Da sämtliche pn-Übergänge im Bereich ihres Austritts an die Halbleiteroberfläche durch die Glasschicht geschützt sind, kann beim Zerteilen keine Oberflächenverschmutzung oder -beschädigung in diesem kritischen Bereich erfolgen.
Zur elektrischen Isolation der nach dem Zerteilen noch verbleibenden restlichen Randfläche jedes Halbleiterkörpers wird dieselbe mit einem Isolierlack überzogen.
Das Verfahren nach der Erfindung ist nicht auf die Herstellung von Halbleiterkörpern für jeweils ein diskretes Halbleiterbauelement beschränkt. Es können beispielsweise gleich vorteilhaft Halbleiterkörper hergestellt werden, die zwei oder mehr gegenseitig durch einseitige Profilätzung getrennte Abschnitte mit gleichem Schichtenaufbau zur Herstellung von integrierten Gleichrichterschaltungen aufweisen. Weiterhin können Halbleiterkörper hergestellt werden, die sowohl Abschnitte für Gleichrichterschaltungen als auch Abschnitte für Halbleiterschaltungen anderer Art aus passiven und/oder aktiven Halbleiterbauelementen aufweisen, wobei durch Anwendung des Verfahrens in einer umfangreichen Schaltung auf einem Halbleiterplättchen räumlich getrennt Schaltungsbauteile hoher Sperrspannungsbelastbarkeit erzielbar sind.
Mit dem Verfahren nach der Erfindung können unter gleichen Verfahrensbedingungen Halbleiterkörper mit facettenför-migem Randprofil und mit stabilisierender Glasschicht in rationeller Weise aus einer grossflächigen Halbleiterausgangsscheibe erzeugt werden, wobei der Verlust an aktiver Fläche gegenüber bekannten Bauformen um etwa ein Drittel reduziert werden kann und durch Vorgabe des Ätzkanals, Steuerung des Ätzprozesses und Wahl der Dotierungskonzentration das Randprofil, das gleichzeitig Teil des Zerteilmusters der Ausgangsscheibe darstellt, optimal ausgebildet werden kann.
G
1 Blatt Zeichnungen
Claims (7)
1. Verfahren zum Herstellen von Halbleiterkörpern mit definiertem, durch Ätzen erzielten und mit einem Glas abgedeckten Randprofil, bei dem eine grossflächige, eine Folge von schichtförmigen Zonen unterschiedlichen Leitungstyps mit wenigstens einem pn-Übergang aufweisende Halbleiterausgangsscheibe mit ätzbeständigem Schutzlack überzogen wird, der wenigstens auf einer Seite der Scheibe rillenförmige Aussparungen entsprechend einem Muster zum Unterteilen der Scheibe in Halbleiterkörper kleinerer Flächenausdehnung aufweist, bei dem durch Ätzen von den Aussparungen aus Vertiefungen erzeugt werden, die wenigstens den nächstliegenden pn-Übergang durchsetzen und zum Unterteilen der Scheibe dienen, und deren Seitenflächen gleichzeitig das gewünschte definierte Randprofil benachbarter Halbleiterkörper darstellen, und bei dem die Scheibe zumindest längs der Mittelachse bestimmter Vertiefungen zerteilt wird, dadurch gekennzeichnet, dass eine Scheibe (I) mit einer Schicht (a) aus oder mit dem Oxid des Halbleitermaterials verwendet wird, dass der Schutzlacküberzug (b) auf die Oxidschicht (a) aufgebracht wird, dass nach dem Herstellen der Vertiefungen (7) durch Ätzen der Schutzlacküberzug (b) und die Oxidschicht (a) entfernt werden, dass auf die zu einem Randprofil (17,27a) ausgebildeten Seitenflächen der Vertiefungen (7) ein isolierender und stabilisierender Überzug (10) aus Glas aufgebracht wird, dass die mit Vertiefungen (7) versehene und in diesen mit Glas (10) abgedeckte Scheibe (I) an den Kontaktflächen der vorgesehenen Halbleiterkörper gereinigt und mit einem Überzug (5,6) aus Kontaktmetallen versehen wird, und dass die nach dem Zerteilen der Scheibe (I) vorliegenden Halbleiterkörper (II) an der durch das Zerteilen freigelegten Halbleiteroberfläche mit einem Isolierlack abgedeckt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Aussparungen (100) mit einer Tiefe bis in die äussere Zone der Halbleiterausgangsscheibe (I) angebracht werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Aussparungen (100) mit einer Tiefe bis zur äussersten Zone des Halbleitermaterials angebracht werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefungen (7) einseitig soweit geätzt werden, dass sie sämtliche Sperrspannung aufnehmenden pn-Übergänge durchsetzen.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefungen (7) beidseitig soweit geätzt werden, dass sie jeweils den nächstliegenden pn-Übergang durchsetzen.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Kontaktmetalle AI und Ag aufgebracht und einlegiert werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Halbleiterausgangsscheibe (I) auf einer Seite nach vorgegebenem Muster mit Vertiefungen (7) und in diesen mit einem Überzug aus Glas (10) sowie auf vorgesehenen Kontaktflächen mit Kontaktmetall (5,6) versehen und dann längs bestimmter Vertiefungen in Halbleiterkörper (II) zerteilt wird, die aus zwei oder mehr Teilen, mit jeweils definiertem und geschützten Randprofil, für gleiche oder unterschiedliche Funktion in einer Schaltungsanordnung bestehen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772751485 DE2751485A1 (de) | 1977-11-18 | 1977-11-18 | Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH635958A5 true CH635958A5 (de) | 1983-04-29 |
Family
ID=6024000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH1128178A CH635958A5 (de) | 1977-11-18 | 1978-11-02 | Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4228581A (de) |
| JP (1) | JPS5475990A (de) |
| BR (1) | BR7807597A (de) |
| CH (1) | CH635958A5 (de) |
| DE (1) | DE2751485A1 (de) |
| FR (1) | FR2409598B1 (de) |
| GB (1) | GB2008320B (de) |
| IT (1) | IT1102331B (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2469000A1 (fr) * | 1979-10-30 | 1981-05-08 | Silicium Semiconducteur Ssc | Structure de thyristor tres haute tension glassive et son procede de fabrication |
| DE3137695A1 (de) * | 1981-09-22 | 1983-04-21 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit einem mehrschichten-halbleiterkoerper mit pnpn-schichtfolge und verfahren zu seiner herstellung |
| DE3211391A1 (de) * | 1982-03-27 | 1983-09-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer halbleiteranordnung |
| JP2776457B2 (ja) * | 1992-12-29 | 1998-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスのクラックストップ形成方法及び半導体デバイス |
| CN105453250A (zh) * | 2013-08-08 | 2016-03-30 | 夏普株式会社 | 半导体元件衬底及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3152939A (en) * | 1960-08-12 | 1964-10-13 | Westinghouse Electric Corp | Process for preparing semiconductor members |
| US3535774A (en) * | 1968-07-09 | 1970-10-27 | Rca Corp | Method of fabricating semiconductor devices |
| US3608186A (en) * | 1969-10-30 | 1971-09-28 | Jearld L Hutson | Semiconductor device manufacture with junction passivation |
| US3852876A (en) * | 1973-01-02 | 1974-12-10 | Gen Electric | High voltage power transistor and method for making |
| US3972113A (en) * | 1973-05-14 | 1976-08-03 | Mitsubishi Denki Kabushiki Kaisha | Process of producing semiconductor devices |
| JPS5046270A (de) * | 1973-08-29 | 1975-04-24 | ||
| JPS51118386A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Semiconductor unit |
| JPS5299074A (en) * | 1976-02-16 | 1977-08-19 | Nec Home Electronics Ltd | Production of semiconductor device |
-
1977
- 1977-11-18 DE DE19772751485 patent/DE2751485A1/de not_active Ceased
-
1978
- 1978-11-02 CH CH1128178A patent/CH635958A5/de not_active IP Right Cessation
- 1978-11-09 JP JP13738178A patent/JPS5475990A/ja active Pending
- 1978-11-14 US US05/960,649 patent/US4228581A/en not_active Expired - Lifetime
- 1978-11-14 FR FR787832104A patent/FR2409598B1/fr not_active Expired
- 1978-11-16 IT IT29867/78A patent/IT1102331B/it active
- 1978-11-17 BR BR7807597A patent/BR7807597A/pt unknown
- 1978-11-17 GB GB7845094A patent/GB2008320B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| IT7829867A0 (it) | 1978-11-16 |
| GB2008320A (en) | 1979-05-31 |
| BR7807597A (pt) | 1979-06-26 |
| GB2008320B (en) | 1982-04-28 |
| US4228581A (en) | 1980-10-21 |
| FR2409598B1 (fr) | 1985-07-26 |
| JPS5475990A (en) | 1979-06-18 |
| DE2751485A1 (de) | 1979-05-23 |
| IT1102331B (it) | 1985-10-07 |
| FR2409598A1 (fr) | 1979-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2954481C2 (de) | Leistungs-mosfet-anordnung. | |
| DE4020195C2 (de) | Verfahren zur Vereinzelung von Halbleiterchips | |
| DE4319944C2 (de) | Mehrfach-Substrat sowie Verfahren zu seiner Herstellung | |
| DE3131727C2 (de) | ||
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2813968C2 (de) | Halbleiteranordnung | |
| DE2523307C2 (de) | Halbleiterbauelement | |
| DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
| DE2730566C3 (de) | Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung | |
| DE2739762C2 (de) | Verfahren zur Passivierung von Halbleiterkörpern | |
| DE2340142C3 (de) | Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung | |
| EP1680949B1 (de) | Verfahren zur Herstellung einer Lötstoppbarriere | |
| DE2332822B2 (de) | Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium | |
| DE19930781A1 (de) | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung | |
| CH635958A5 (de) | Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil. | |
| DE3100979C2 (de) | Planares Halbeiterbauelement | |
| DE2541275A1 (de) | Halbleitereinrichtung mit hoher spannungsfestigkeit und verfahren zu ihrer herstellung | |
| DE2039027C3 (de) | Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck | |
| EP0164645A2 (de) | Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes | |
| DE2340128C3 (de) | Halbleiterbauelement hoher Sperrfähigkeit | |
| DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
| DE2608813C3 (de) | Niedrigsperrende Zenerdiode | |
| DE2536108A1 (de) | Kantenbegrenzung bei halbleiterscheibchen | |
| DE2731221A1 (de) | Verfahren zum herstellen von halbleiterkoerpern | |
| DE2805813C3 (de) | l.PT 23.02.84 Halbleiteranordnung SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg, DE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |