DE2039027C3 - Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck - Google Patents

Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck

Info

Publication number
DE2039027C3
DE2039027C3 DE2039027A DE2039027A DE2039027C3 DE 2039027 C3 DE2039027 C3 DE 2039027C3 DE 2039027 A DE2039027 A DE 2039027A DE 2039027 A DE2039027 A DE 2039027A DE 2039027 C3 DE2039027 C3 DE 2039027C3
Authority
DE
Germany
Prior art keywords
semiconductor
layer
metal layer
carrier
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2039027A
Other languages
English (en)
Other versions
DE2039027A1 (de
DE2039027B2 (de
Inventor
Joseph Richard Trenton Burns
Joseph Hurlong Newark Scott Jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2039027A1 publication Critical patent/DE2039027A1/de
Publication of DE2039027B2 publication Critical patent/DE2039027B2/de
Application granted granted Critical
Publication of DE2039027C3 publication Critical patent/DE2039027C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Description

Die Erfindung betrifft eine Halbleiteranordnung gemäß dem Oberbegriff des Anspruchs 1. Halbleiteranordnungen dieser Art sind z. B. aus den US-PS 33 77 513, 97 447 und 34 84 662 bekannt.
Bei einer solchen Halbleiteranordnung kann der Träger aus Saphir bestehen und die auf seiner Oberfläche angeordneten Halbleiterbauelemente können in einer Siliciumschicht gebildet sein, die verschieden dotierte Zonen enthält, von denen mindestens ein Teil durch Anschlußleiter kontaktiert ist, welche aus einer dünnen Metallschicht gebildet sind. Diese Metallschicht bildet außerdem sogenannte Anschlußflecke, die ihrerseits über feine Drähte mit Anschlußleitern eines Gehäuses verbunden sind, in dem die Halbleiteranordnung beim fertigen Halbleiterbauelement angeordnet ist.
Ein bei solchen Halbleiteranordnungen bestehendes Problem besteht darin, daß die Anschlußflecke, gleichgültig, ob sie eine oder mehrere Metallschichten auf dem isolierenden Träger enthalten, an diesem nicht gut haften und daher dazu neigen, sich beim Anbringen der feinen Drähte zu lösen. Hierdurch wird unter Umständen das ganze Halbleiterbauelement unbrauchbar.
Der Erfindung liegt dementsprechend die Aufgabe zugrunde, eine Halbleiteranordnung der eingangs genannten Art anzugeben, bei der die Anschlußflecke fest am Träger haften, so daß nach Anbringen der Anschlußdrähte eine sichere und dauerhafte elektrische Verbindung gewährleistet ist.
Diese Aufgabe wird gemäß der Erfindung bei einer Halbleiteranordnung der eingangs genannten Art durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst
Die Unteransprüche betreffen Weiterbildungen und vorteilhafte Ausgestaltungen einer solchen Halbleiteranordnung.
Bei der Halbleiteranordnung gemäß der ErHrdung ist ein festes Haften der Anschlußflecke gewährleistet, so daß säe sich beim Anbringen der Anschlußdrähte nicht lösen und eine sichere elektrische Verbindung zwischen den Halbleiterbauelementen der Halbleiteranordnung und äußeren Anschlüssen erfolgt Zur Herstellung der Halbleiteranordnung gemäß der Erfindung ist kein wesentlich höherer Aufwand erforderlich als zur Herstellung entsprechender bekannter Halbleiteranordnungen.
Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert Es zeigt
F i g. I eine Draufsicht auf eine Halbleiteranordnung gemäß einem Ausführungsbeispiel der Erfindung,
Fig.2 eine im vergrößerten Maßstab gezeichnete Schnittansicht längs einer Ebene 2-2 der Fi g. 1,
Fig.3 eine zur Erläuterung der Herstellung der Anordnung gemäß F i g. 1 und 2 dienende Schnittansicht eines Trägers,
F i g. 4 eine Draufsicht auf den Träger während eines Verfahrensschrittes,
F i g. 5 und 6 Schnittansichten, die in Richtung der Pfeile A-A in Fig.4 gesehen sind und den Träger
während eines späteren Verfahrensschrittes zeigen und
F i g. 7 eine der F i g. 2 ähnliche Schnittansicht eines
anderen Ausführungsbeispiels der Erfindung.
Die als Konstantenspeicher verwendbare Halbleiteranordnung 10 gemäß F i g. 1 und 2 enthält einen flachen Träger 12 aus einem dielektrischen oder isolierenden Material, z. B. Saphir, auf dessen Oberseite 14 eine Anzahl von in Zeilen und Spalten angeordneten Halbleiterdioden 16, zwei rechtwinklig zueinander verlaufende, zur Verbindung der Dioden dienende Leiterstreifen 18 und 20 und eine Anzahl von Anschlußflecken 22 und 23, mit denen jeweils feine Drähte 24 verbunden sind, angeordnet sind. Zwischen den beiden Sätzen von Leiterstreifen ist eine Schicht 26 aus Isoliermaterial angeordnet, die Löcher aufweist, durch die die oberen Leiterstreifen 20 mit den Dioden 16 verbunden sind. Jede Diode 16 hängt mit einem Leiterstreifen 18 zusammen und ist mit einem Leiterstreifen 20 verbunden. Die in den F i g. 1 und 2 dargestellte Halbleiteranordnung 10 ist normalerweise ir. ein Gehäuse eingeschlossen, dessen Anschlüsse mit den feinen Drähten 24 verbunden sind. Weitere Einzelheiten solcher als Konstantenspeicher verwend barer Halbleiteranordnungen sind in der US-PS 33 77 513 erläutert, wo auch erwähnt ist, daß der Träger 12 aus verschiedenen Materialien bestehen kann, wie Spinell, Berylluimoxid, Zirkonoxid usw..
Bei der Herstellung der Halbleiteranordnung 10 geht
mi man z, B, von einem dünnen ebenen Träger 12 aus Saphir aus, auf dessen einer Seite 14 eine dünne Schicht 30 aus Halbleitermaterial angeordnet ist (Fig.3). Die Halbleiterschicht kann auf verschiedene Weise gebildet werden, z. B. durch chemisches Niederschlagen, durch
hi Verbinden einer Halbleiterscheibe mit dem Träger und anschließendes Läppen usw.. Bei dem vorliegenden Beispiel besteht die Schicht 30 aus η-leitendem Silicium und ist durch ein bekanntes epitaktisches Aufwachsver-
fahren gebildet worden.
Unter Verwendung üblicher Maskier- und Ätzverfahren werden dann Teile der Siliciumschicht 30 entfernt, so daß, wie Fig.4 zeigt, ein Muster aus Teilen der η-leitenden Siliciumschicht auf dem Träger 12 verbleibt, das aus im Abstand voneinander in Längsrichtung verlaufenden Streifen 18 und zwei Gruppen von Bereichen 32 und 34, die schließlich die Anschlußflecke 23 bzw. 22 (Fi-J. 1) werden, besteht Die Verbhtdungsstreifen 18 hängen jeweils mit einem eigenen Anschlußfleckbereich 32 zusammen.
Anschließend wird der Leitungstyp von beabstandeten kreisförmigen Bereichen 38 jedes Streifens 18 in den p-Typ umgekehrt, beispielsweise mit Hilfe üblicher Maskier- und Dotierverfahren. Man erhält dabei in Abständen längs des Streifens 18 eine Anzahl von pn-Obergängen 40.
Wie F i g. 5 zeigt, werden anschließend die verbliebenen Teile der Siliciumschicht 30 mit einer Schicht 26 aus einem Isoliermaterial überzogen, wie es normalerweise M bei der Hersteilung von Halbleiterbauelementen verwendet wird, z. B. mit Siliciumdioxid oder Siliciumnitrid. Eine Siliciumdioxidschicht kann z. B. dadurch gebildet werden, daß man die Siliciumschicht an ihrer Oberfläche in bekannter Weise thermisch oxidiert Durch die Isolierschicht 26 werden dann Fenster 46 geätzt, um Teile der Oberfläche der p-Ieitenden Bereiche 38 der Streifen und Teile der Oberfläche der Anschlußfleckbereiche 32 und 34 freizulegen. Die Anschlußfleckbereiche 32 sind in F i g. 5 und 6 nicht zu sehen. M
Wie in Fig.6 dargestellt ist, wird dann die ganze Oberfläche der Anordnung mit einer Schicht 50 aus Metall, z. B. aus Aluminium, Titan, Nickel usw. überzogen, das z. B. durch Aufdampfen aufgebracht werden kann. Teile der Metallschicht 50 reichen durch die Fenster 46 der Isolierschicht 26 und bedecken die vorher freigelegten Oberflächenteile der Streifen 18 und der Anschlußfleckbereiche 32 und 34, die nun fertige Anschlußflecke 23 bzw. 22 darstellen.
Durch bekannte Maskier- und Ätzverfahren wird dann die Metallschicht 50 wieder teilweise entfernt, so daß ein Muster von im Abstand voneinander verlaufen den Querstreifen 20 verbleibt, die jeweils mit einem eigenen Anschlußfleck 22 verbunden sind, jeder Streifen 20 ist außerdem mit den p-leitenden Bereichen 38 (F i g. 2) einer Anzahl von Dioden durch schmale, vorspringende Anschlußleiter 52 verbunden. An den Anschlußflecken 22 und 23 v/erden dann feine Anschlußdrähte 24 befestigt, was z, B. durch bekannte Ultraschall-Kaltschweißverfahren geschehen kann.
Jeder Anschlußfleck 22 und 23 enthält also eine Schicht 30 (F i g. 2) aus Silicium, die in unmittelbarer Berührung mit dem Träger 12 steht, und eine Metallschicht 50, die mit der Siliciumschicht verbunden ist Bei den bekannten Halbleiteranordnungen enthalten die Anschlußflecke eine oder mehrere Schichten aus Metall, die in direkter Berührung mit der Oberfläche des Trägers stehen. Die vorliegende Halbleiteranordnung hat demgegenüber den Vorteil, daß die Haftung der Metallschicht der Anschlußflecke am Substrat wesentlich besser ist als bei den bekannten Halbleiteranordnungen. Es besteht daher praktisch auch keine Gefahr, daß die Metallschichten 50 beim Anbringen der Anschlußdrähte 24 an den Anschlußflecken 22 und 23 abblättern.
Bei dem in F i g. 7 dargestellten zweiten Ausführungsbeispiel der Erfindung ist die Oberfläche der die Anschlußfleckbereiche 34 (und der '-licht zu sehenden Bereiche 32) bildenden Teile der Srliciurnschicht vor dem Aufbringen der Metallschicht 50 auf das Werkstück nicht mit Hilfe von Fenstern freigelegt worden. Bei diesem Auführungsbeispiel enthält also jeder endgültige Anschli'3fleck 56 eine Schicht 30 aus Silicium, eine Schicht 26 aus Isoliermaterial, z. B. Siliciumdioxid, und eine Schicht 50 aus Metall.
Auch bei diesem Ausführungsbeispiel haftet die Metallschicht 50 der Anschlußflecke 56 wesentlich besser am Träger 12 als bei den bekannten Halbleiteranordnungen dieser Art.
Die Erfindung zeichnet sich außerdem durch besondere Einfachheit aus: Die verschiedenen Anschlußflecke 22, 23 56 usw. werden durch die gleichen Verfahren gebildet, mit denen auch die anderen Teile, z. B. die Dioden und die Leiterstreifen, der Einrichtung hergestellt werden.
Bei diesem speziellen Ausführungsbeispiel b?stand der Träger 12 aus Saphir und hatte eine Dicke von 0,25 mm. Die Siliciumschicht 30 war 1500 nm dick und mii 7 χ 1016 phosphoratomen/cm^ dotiert. Die p-leitenden Bereiche 38 der Halbleiterdioden 16 waren mit 5 χ 101^ Boratomen/cm3 dotiert. Die Dicke der Siliciumdioxidschicht 26 betrug 500 nm. Die Metallschicht 50 bestand aus Aluminium und war etwa 1500 mn dick. Die Größe der Anschlußflecke 22 und 23 betrug 75χ75μπι2.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Halbleiteranordnung mit einem Träger aus Isoliermaterial wie Saphir, SptnelL Berylliumoxid oder Zirkonoxid, auf dem sich mindestens ein Halbleiterbauelement sowie ein Anschluflfleck befinden, der über eine elektrisch leitende Verbindung an das Halbleiterbauelement angeschlossen ist und eine Metallschicht enthält, an der ein AnschluBdraht angebracht ist, dadurch gekennzeichnet, daß der AnscWnßfleck (22, 23) eine in direkter Berührung mit dem Träger {12) stehende Schicht (30) aus dem Halbleitermaterial des Bauelements enthält, über der die Metallschicht (50) angeordnet ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die elektrisch leitende Verbindung einen mit der Metallschicht (50) des Anschlußfleckes (22) zusammenhängenden Metallstreifen (20) darstellt.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Träger (12) aus Saphir, die Metallschicht (50) aus Aluminium und die Halbleiterschicht (30) aus Silicium bestehen.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen der Schicht (30) aus dem Halbleitermaterial und der Metallschicht (50) des Anschlußfleckes eine Schicht (26) aus Isoliermaterial angeordnet ist
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die sich zwischen der Halbleiterschicht (30) aus S'licium rnd der Metallschicht (50) befindende Schien* (26) aus Siliciumoxid besteht.
DE2039027A 1969-08-06 1970-08-05 Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck Expired DE2039027C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84792569A 1969-08-06 1969-08-06

Publications (3)

Publication Number Publication Date
DE2039027A1 DE2039027A1 (de) 1971-02-18
DE2039027B2 DE2039027B2 (de) 1978-02-16
DE2039027C3 true DE2039027C3 (de) 1980-04-30

Family

ID=25301845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2039027A Expired DE2039027C3 (de) 1969-08-06 1970-08-05 Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck

Country Status (5)

Country Link
US (1) US3636418A (de)
JP (1) JPS4945038B1 (de)
DE (1) DE2039027C3 (de)
FR (1) FR2060081B1 (de)
GB (1) GB1268335A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728591A (en) * 1971-09-03 1973-04-17 Rca Corp Gate protective device for insulated gate field-effect transistors
GB1419143A (en) * 1972-04-04 1975-12-24 Omron Tateisi Electronics Co Semiconductor photoelectric device
US3875656A (en) * 1973-07-25 1975-04-08 Motorola Inc Fabrication technique for high density integrated circuits
US4024626A (en) * 1974-12-09 1977-05-24 Hughes Aircraft Company Method of making integrated transistor matrix for flat panel liquid crystal display
US4002501A (en) * 1975-06-16 1977-01-11 Rockwell International Corporation High speed, high yield CMOS/SOS process
JPS5299786A (en) * 1976-02-18 1977-08-22 Agency Of Ind Science & Technol Mos integrated circuit
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484933A (en) * 1967-05-04 1969-12-23 North American Rockwell Face bonding technique

Also Published As

Publication number Publication date
DE2039027A1 (de) 1971-02-18
US3636418A (en) 1972-01-18
FR2060081B1 (de) 1973-11-16
GB1268335A (en) 1972-03-29
JPS4945038B1 (de) 1974-12-02
FR2060081A1 (de) 1971-06-11
DE2039027B2 (de) 1978-02-16

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1514818C3 (de)
DE1614872C3 (de) Halbleiteranordnung
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1963162A1 (de) Mehrschichtiges Halbleitersubstrat und Verfahren zu seiner Herstellung
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2716205B2 (de) Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1771344A1 (de) Verfahren zum Zertrennen eines Materialstueckes durch Tiefenaetzung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE1298637B (de) Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden
CH635958A5 (de) Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil.
DE2837394A1 (de) Halbleiter-brueckengleichrichteranordnung und verfahren zu ihrer herstellung
DE2855972A1 (de) Halbleiteranordnung
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE1816439C3 (de) Leistungstransistor
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE2332574A1 (de) Verfahren zur herstellung eines halbleiters und halbleitervorrichtung
DE2132768C3 (de) Verfahren zur Herstellung eines aus einer intermetallischen Verbindung bestehenden Halbleiterplättchens mit auf der Oberfläche ausgebildeten Metallstreifen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee