DE2823973A1 - Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter - Google Patents

Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter

Info

Publication number
DE2823973A1
DE2823973A1 DE19782823973 DE2823973A DE2823973A1 DE 2823973 A1 DE2823973 A1 DE 2823973A1 DE 19782823973 DE19782823973 DE 19782823973 DE 2823973 A DE2823973 A DE 2823973A DE 2823973 A1 DE2823973 A1 DE 2823973A1
Authority
DE
Germany
Prior art keywords
substrate
silicon
slots
openings
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782823973
Other languages
English (en)
Inventor
Joseph D Heaps
Obert N Tufte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of DE2823973A1 publication Critical patent/DE2823973A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y10T428/24314Slit or elongated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Bipolar Transistors (AREA)
  • Silicon Compounds (AREA)

Description

2B23973
Die vorliegende Erfindung bezieht sich auf ein Verfahren nach dem Gattungsbegriff des Anspruches 1 sowie auf einen nach diesem Verfahren hergestellten Halbleiter. Aus der DE-OS 2648O53 ist ein Verfahren zum gleichmäßigen Beschichten von keramischem Material mit Silizium bekanntgeworden, bei dem im Tauchverfahren keramische Körper oder Blättchen mit geschmolzenem Silizium beschichtet v/erden, um große Bereiche dünner polykristalliner Siliziumschichten mit großer Korngröße insbesondere für Solarzellen herzustellen. Bei diesem Verfahren wird die Seite des keramischen Blättchens bzw. der Bereich, der mit Silizium zu beschichten ist,· zunächst karbonisiert, da anderenfalls das geschmolzene Silizium den Keramikkörper nicht benetzt. Wenn elektrisch isolierende keramische Substrate dieser Art mit Silizium beschichtet werden , wobei dies durch das erwähnte Verfahren oder andere Verfahren erfolgen kann, so kann ein elektrischer Kontakt ohne weiters nur mit der Oberfläche der Siliziumschicht hergestellt werden. Wenn die Silizium-Beschichtung benutzt wird, um zwei Seiten der Anordnung zu beschichten, wie dies bei Solarzellen der Fall ist, so ist die Zwischenschicht für die Herstellung eines elektrischen Kontaktes nicht mehr zugänglich, ohne daß ein Teil der Oberfläche beschädigt wird. Durch Ätzen oder Schneiden kann man durch die Oberfläche durch die Schicht hinweg die darunterliegende Schicht erreichen und somit die darunterliegende Schicht für eine elektrische Kontaktherstellung zugänglich machen. Um den internen Serienwiderstand der Solarzelle auf einem Minimum zu halten, muß ein guter Kontakt ohne die Benutzung der Oberschicht der Solarzelle mit der Unterschicht hergestellt werden, und es ist darauf zu achten, daß die wirksame Fläche, auf die Sonnenstrahlung fällt, durch diese Kontaktierungsmaßnahmen nicht beeinträchtigt wird.
Ausgehend von diesem bekannten Sachverhalt ist es die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines elektrischen Kontaktes mit der Unterseite einer auf ein
809849/0981
isolierendes Substrat "' aufgebrachten Schicht anzugeben, bei dem die aufgebrachte Schicht nicht beeinträchtigt wird. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.
Bei der Verwirklichung der vorliegenden Erfindung wurde festgestellt, daß durch die Anordnung schmaler Schlitze oder kleiner Löcher in dem keramischen Substrat und bei der Beschichtung einer Seite des keramischen Substrates mit geschmolzenem Silizium, das geschmolzene Silizium durch die Schlitze oder Löcher hindurchwächst, um auf diese Weise elektrische Kontaktpunkte mit der Unterschicht des Siliziums auf der unbeschichteten Seite des Substrates herzustellen. Das Hindurchwachsen des geschmolzenen Siliziums durch die schmalen Schlitze bzw. kleinen Löcher erfolgt hierbei offenbar durch die auf das geschmolzene Silizium einwirkende Oberflächenspannung.
Anhand von in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispielen sei die Erfindung im folgenden näher erläutert. Es zeigen:
Fig. 1 eine Ansicht der Rückseite eines mit Silizium be-'schichteten keramischen Substrates, wobei das Substrat Schlitze aufweist, durch die das Silizium während der Beschichtung hindurchwächst.
Fig. 2 und 3 eine Draufsicht und eine seitliche Ansicht zur Veranschaulichung eines Ausführungsbeispieles der Schlitze gemäß Fig. 1 in näheren Einzelheiten.
Fig. 4 und 5 eine Draufsicht und eine Seitenansicht von Löchern in näheren Einzelheiten.
Bei dem eingangs erwähnten Verfahren gemäß der DE-OS 2648053 wird ein keramisches Substrat im Tauchverfahren mit einer Schicht von polykristallinem Silizium mit großer Korngröße erzeugt, wobei
809849/0981
solche Halbleiter beispielsweise als Solarzellen Verwendung finden. Da keramische Körper beim Eintauchen in geschmolzenes Silizium durch das Silizium nicht benetzt werden, wird die Oberfläche des keramischen Körpers, die mit Silizium zu beschichten ist, zunächst karbonisiert, um die Oberfläche des keramischen Körpers durch das Silizium benetzbar zu machen. Die gewünschte polykristalline Siliziumschicht mit großer Korngröße, die sich auf dem keramischen Körper ergibt, kann sodann weiterbehandelt werden, um die gewünschten Bereiche vom pn-Typ herzustellen. Da die im Tauchverfahren hergestellten Schichten von dem elektrisch isolierenden keramischen Substrat abgestützt werden, kann ein elektrischer Kontakt mit der Grundschicht nicht in üblicher Weise hergestellt v/erden. Ein elektrischer Kontakt mit beiden Bereichen vom pn-Typ der Solarzelle kann über die Oberfläche hergestellt werden, wobei dies jedoch unerwünscht ist, da dadurch ein Teil der Oberfläche und somit der wirksame Bereich, auf den die Sonnenstrahlung fällt, beeinträchtigt wird.
Gemäß Fig« 1 ist ein Blättchen aus keramischem Substrat 10 dargestellt, das beispielsweise aus Mullit (3Al2O- . 2 SiO2) besteht. In dieser Figur ist die Rückseite, d.h. die unbeschichtete Seite des Substrates zu sehen. Eine Anzahl schmaler Schlitze 11 ist im voraus in dem keramischen Substrat vorgesehen. In einer speziellen Ausführungsform befinden sich die Schlitze in einer Ausrichtung mit der Richtung des Kristallwachstums der Siliziumschicht. In der Einrichtung gemäß Fig. 1 ist das Substrat auf der der dargestellten Seite gegenüberliegenden Seite karbonisiert und das karbonisierte Substrat wird in das geschmolzene Silizium eingetaucht oder auf andere Weise mit diesem geschmolzenen Silizium in Kontakt gebracht. Wenn das Substrat aus der Siliziumschmelze herausgezogen wird und die polykristalline Siliziumschicht mit großer Korngröße auf dem karbonisierten Teil des keramischen Körpers in einer Schicht aufgebracht wird, so wächst das Silizium durch die Schlitze 11 von der beschichteten Seite
■ I ■
§09849/0981
zu der unbeschichteten Seite. Ein elektrischer Kontakt kann sodann mit dem Silizium in den Schlitzen hergestellt werden, wobei auf diese Weise die gewünschte Verbindung mit der Grundschicht hergestellt wird. Die schmalen Schlitze können in Abhängigkeit von dem speziellen gewählten Substrat und der Dicke des Substrates eine unterschiedliche Größe aufweisen. Beispielsweise können die Schlitze eine Breite von ungefähr 0,075 - 0,75 mm aufweisen. Es ist von Bedeutung, daß die Schlitze relativ schmal sind, so daß das kristalline Korngrößenwachstum der Siliziumschicht nur geringfügig gestört wird.
In den Figuren 2 und 3 ist ein Teil der Figur 1 vergrößert dargestellt, um in näheren Einzelheiten eine Ausführungsform der Schlitze 11 zu veranschaulichen. Die Schlitze können eine gleichförmige Breite in dem gesamten Substrat gemäß Fig. 1 aufweisen. In dem dargestellten Ausführungsbeispiel weisen jedoch die Schlitze eine V-Form auf, wobei sich die Breite der Schlitze von der mit Silizium beschichteten Vorderseite zu der Rückseite des Substrates vergrößert. Die V-förmigen Schlitze sind bei dicken Substraten zu bevorzugen, um dem Silizium das Hindurchwachsen durch das Substrat zu erlauben und um auf diese Weise eine größere Leitfähigkeit zu schaffen. In den Figuren 4 und 5 ist eine Modifikation dargestellt, in der anstelle von Schlitzen Löcher in dem Substrat vorgesehen sind. Die Löcher können beispielsweise einen Durchmesser von ungefähr 0,075 bis 0,75 mm aufweisen. Obgleich diese Löcher zylindrisch sein können, sind diese Löcher konusförmig dargestellt, wobei diese Form dem gleichen Zweck wie die V-förmigen Schlitze dient. Die Figuren 3 und 5 zeigen das Hindurchwachsen des Siliziums durch die Schlitze und Löcher.
Die Anzahl der Löcher oder Schlitze ist abhängig von der an die Leitfähigkeit gestellten Anforderung betreffend die Grundschicht der Haifaleitereinrichtung. Eine metallische Schicht 20, beispielweise aus Silber, Aluminium oder Kupfer, kann auf die Rück-
809849/0981
seite des: Substrates aufgebracht werden und somit das Silizium elektrisch miteinander verbinden, das durch die Löcher oder Schlitze in dem Substrat hindurchgewachsen ist.
809849/0981

Claims (7)

  1. 2823373
    HONEYWELL INC.
    Honeywell Plaza 30. Mai 1975
    Minneapolis, Minn., USA 1007043 Ge
    Verfahren zur Herstellung eines Halbleiters und nach diesem Verfahren hergestellter Halbleiter.
    Patentansprüche:
    Verfahren zur Herstellung eines elektrischen Kontaktes mit der Unterseite einer auf ein isolierendes Substrat aufgebrachten Schicht, gekennzeichnet durch die Anbringung schmaler Öffnungen (11) in dem Substrat . (10.) , die das Substrat durchsetzen und durch Beschichtung wenigstens eines Teiles der Vorderseite des Substrates mit einem geschmolzenen Material, worauf das geschmolzene Material durch die schmalen Öffnungen von der Vorderseite zu der Rückseite des Substrates wächst, so daß ein elektrischer Kontakt mit der Unterseite von der Rückseite über das durch die Öffnungen gewachsene Material hergestellt werden kann.
  2. 2. Verfahren nach Anspruch !,dadurch gekennzeichnet f daß das isolierende Substrat aus Keramik besteht.
  3. 3. Verfahren nach Anspruch 2,dadurch gekennzeichnet, daß das geschmolzene Material aus Silizium besteht.
    809849/098*1
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Öffnungen aus schmalen Schlitzen bestehen.
  5. 5. Verfahren nach Anspruch !,dadurch gekennzeichnetr daß die Öffnungen aus Bohrungen bestehen.
  6. 6. Verfahren nach Anspruch 3, gekennzeichnet durch Karbonisierung von wenigstens einem Teil der Vorderseite des Substrates, um Bereiche zu bilden, in denen das Substrat durch das geschmolzene Silizium benetzt wird.
  7. 7. Halbleiter, hergestellt nach dem Verfahren gemäß Patentanspruch 1.
    809849/0981
DE19782823973 1977-06-03 1978-06-01 Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter Withdrawn DE2823973A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/803,010 US4128680A (en) 1977-06-03 1977-06-03 Silicon coated ceramic substrate with improvements for making electrical contact to the interface surface of the silicon

Publications (1)

Publication Number Publication Date
DE2823973A1 true DE2823973A1 (de) 1978-12-07

Family

ID=25185329

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782823973 Withdrawn DE2823973A1 (de) 1977-06-03 1978-06-01 Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter

Country Status (5)

Country Link
US (1) US4128680A (de)
JP (1) JPS5433686A (de)
DE (1) DE2823973A1 (de)
FR (1) FR2393422A1 (de)
GB (1) GB1604500A (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263341A (en) * 1978-12-19 1981-04-21 Western Electric Company, Inc. Processes of making two-sided printed circuit boards, with through-hole connections
US4252861A (en) * 1979-09-28 1981-02-24 Honeywell Inc. Growth technique for silicon-on-ceramic
US4251570A (en) * 1979-11-19 1981-02-17 Honeywell Inc. Cold substrate growth technique for silicon-on-ceramic
US4773945A (en) * 1987-09-14 1988-09-27 Ga Technologies, Inc. Solar cell with low infra-red absorption and method of manufacture
JPH02263780A (ja) * 1989-04-04 1990-10-26 Teruyuki Tsunabuchi 装飾用セラミックス製品の表面処理方法
JPH05145094A (ja) * 1991-11-22 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法,エッチング方法及び自動エッチング装置,並びに半導体装置の製造方法
US6017811A (en) * 1993-09-09 2000-01-25 The United States Of America As Represented By The Secretary Of The Navy Method of making improved electrical contact to porous silicon
US7867932B2 (en) * 2007-08-28 2011-01-11 Corning Incorporated Refractory glass ceramics
TW201000691A (en) * 2008-02-29 2010-01-01 Corning Inc Methods of making an unsupported article of pure or doped semiconducting material
US8481357B2 (en) * 2008-03-08 2013-07-09 Crystal Solar Incorporated Thin film solar cell with ceramic handling layer
US7771643B1 (en) 2009-02-27 2010-08-10 Corning Incorporated Methods of making an unsupported article of semiconducting material by controlled undercooling
US8540920B2 (en) * 2009-05-14 2013-09-24 Corning Incorporated Methods of making an article of semiconducting material on a mold comprising particles of a semiconducting material
US8480803B2 (en) * 2009-10-30 2013-07-09 Corning Incorporated Method of making an article of semiconducting material
US8591795B2 (en) * 2009-12-04 2013-11-26 Corning Incorporated Method of exocasting an article of semiconducting material
US8242033B2 (en) * 2009-12-08 2012-08-14 Corning Incorporated High throughput recrystallization of semiconducting materials
DE102012105619A1 (de) * 2012-06-27 2014-01-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US20140041719A1 (en) * 2012-08-13 2014-02-13 International Business Machines Corporation Manufacture of a Solar Module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3187426A (en) * 1962-03-19 1965-06-08 Sperry Rand Corp Method of making printed circuit assemblies
US3576669A (en) * 1968-08-15 1971-04-27 Nasa Method for coating through-holes
US3676179A (en) * 1968-10-03 1972-07-11 Gulf Oil Corp Coated article and method for making same
US3903427A (en) * 1973-12-28 1975-09-02 Hughes Aircraft Co Solar cell connections
US3990914A (en) * 1974-09-03 1976-11-09 Sensor Technology, Inc. Tubular solar cell
US4071878A (en) * 1975-02-18 1978-01-31 N L Industries, Inc. Method for producing capacitors and ceramic body therefore
CA1081558A (en) * 1975-10-24 1980-07-15 Joseph D. Heaps Method for dip-coating ceramic with molten silicon

Also Published As

Publication number Publication date
US4128680A (en) 1978-12-05
GB1604500A (en) 1981-12-09
FR2393422A1 (fr) 1978-12-29
JPS5433686A (en) 1979-03-12

Similar Documents

Publication Publication Date Title
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2523307C2 (de) Halbleiterbauelement
DE1614393A1 (de) Halbleiteranordnung
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
DE3340563A1 (de) Zusammengefasste passive elektrische schaltungsbauteile und verfahren zu ihrer herstellung
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE3119288A1 (de) Halbleiteranordnung
DE2517252A1 (de) Halbleiterelement
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE4427715C1 (de) Komposit-Struktur mit auf einer Diamantschicht und/oder einer diamantähnlichen Schicht angeordneter Halbleiterschicht sowie ein Verfahren zu deren Herstellung
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE3932277C2 (de)
EP0220469B1 (de) Leistungsthyristor
DE3234925A1 (de) Duennschichtvorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee