DE1614393A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1614393A1
DE1614393A1 DE19671614393 DE1614393A DE1614393A1 DE 1614393 A1 DE1614393 A1 DE 1614393A1 DE 19671614393 DE19671614393 DE 19671614393 DE 1614393 A DE1614393 A DE 1614393A DE 1614393 A1 DE1614393 A1 DE 1614393A1
Authority
DE
Germany
Prior art keywords
active units
grid
active
semiconductor
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671614393
Other languages
English (en)
Inventor
Rosvold Warren Conrad
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE1614393A1 publication Critical patent/DE1614393A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Anmeldering
Haytheon Company Lexington, Mass»,
Stuttgarts, dan 20» loveraber 1967 P 1695 S/kg
Halbleiteranordnung
Die Erfindung betrifft eine Halbleiteranordnung mit einem oder mehreren aktiven Einheiten, die von einem Halbleiterkörper getragen werden«
009822/0611
Bei bekannten Halbleiteranordnungen, die von einer Anzahl aktiver Einheiten Gebrauch machen, wird eine Isolierung gewöhnlich dadurch erzielt, daß die aktiven Einheiten mit einem polykristallinen Material, Metall oder einem sonstigen ausgewählten Werkstoff umgeben werden, der von den aktiven Einheiten durch ein geeignetes Dielektrikum isoliert werden muß. Statt dessen werden auch die aktiven Einheiten auf einem Trägermaterial angeordnet, beispielsweise auf polykristallinem Silizium, Metall od.d&Loj, das von den aktiven Bereichen durch eine Zwischenschicht aus einem dielektrischen Werkstoff isoliert werden mußο Bei anderen Halbleiteranordnungen wurde versucht, eine Isolation mit Hilfe von sogenannten "Luftspalten" au schaffen» In diesem Falle waren die aktiven Bereiche durch Lufträume getrennt anstatt von einem Träger- oder Füllmaterial» Dieser Versuch wurde in Halbleiteranordnungen gemacht, die als "flip-chip" bekannt sindοund in denen die aktiven Bereiche mit Elektroden versehen sind, auf denen galvanische Kontakte angebracht sind ο Diese Halbleiteranordnungen sind mit zusätzlichen Schaltungsahordnungen verbunden, die gedruckte Schaltungen oder dergl, aufweisen.. Die galvanischen Kontakte der Halbleiteranordnungen sind mit ausgewählten Stellen der gedruckten Schaltung oder dergl. verbunden»
009 8 22/0611
Diese bekannten Halbleiteranordnungen haben verschiedene Nachteile ο Bei der ersten oben beschriebenen Art von Halb' leiteranordnungen erfordert die Notwendigkeits eine isolierende dielektrische Zwischenschicht anzubringen, die Anwendung verschiedener zusätzlicher Arbeitsgänge bei der Herstellung solcher Anordnungen» Barüberhinaue weisen solche Anordnungen eine unerwünschte kapazitive Kopplung zwischen den aktiven Bereichen auf und erlauben nur eine relativ geringe Arbeitsgeschwindigkeit einer damit versehenen Schaltungο
Die oben beschriebenen "flip-chipn-Anordnungen weisen den weiteren Nachteil auf, daß die Verbindung der galvanischen Kontakte mit der gedruckten Schaltung nicht beobachtet werden kann, weil keine einen Durchblick zulassende Luftspalte vorhanden sind und die massive Tragschicht die Bereiche der gedruckten Schaltung abdeckt, mit denen die Kontakte der aktiven Bereiche zu verbinden sind, und zwar sowohl während als auch nach dem Verbindungsvorgang, so daß die wünschenswerte Genauigkeit bei der Herstellung der Verbindung nicht gewährleistet istο
009822/0611
Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile der bekannten Halbleiteranordnungen zu vermeiden» Biese Aufgabe wird nach der Erfindung dadurch gelöst, daß der die aktiven Einheiten tragende Halbleiterkörper als ein mit öffnungen versehenes Gitter ausgebildet ist und die aktiven Einheiten in den Offnungen des Gitters angeordnet und von den Seitenwänden des Gitters durch Luftspalte getrennt sind, die sich durch die gesamte Anordnung hindurch erstrecken, und daß' die aktiven Einheiten in den Öffnungen des Gitters von Metallteilen gehalten werden, die die Luftspalte überspannen und von deren Enden die einen auf dem Gitter aufliegen und die anderen mit metallischen Kontaktflächen verbunden sind, mit denen die von mindestens zwei Bereichen verschiedenen Leitfähigkeitstyps gebildeten Elektroden dsr aktiven Einheiten versehen sindo
Durch die Erfindung werden also die Nachteile der bekannten Anordnungen dadurch vermieden, daß "flip-chip"-Anordnungen geschaffen werden, die zur Isolation der aktiven Bereiche wirkliche Luftspalte aufweisen, die sich vollständig durch die Anordnung hinduroh erstrecken und einen Durchblick gestatten, der eine genaue Positionierung einer mit vielen
009822/0611
Iieitern versehenen Struktur auf einem Träger ermöglicht« Bei bevorzugten Ausführungsformen der Erfindung sind die aktiven Bereiche so angeordnet, daß ihre Elektrodenflächen in einer gemeinsamen Ebene mit der Oberfläche des tragenden Gitters liegen. Hierduroh wird die kapazitive Kopplung zwischen den aktiven Bereichen vermindert und die Arbeitsgeschwindigkeit einer damit versehenen Schaltung erhöht. Biese Art der Herstellung einer viele Komponenten umfassenden Anordnung ermöglicht die genaue Ausrichtung einer Vielzahl von Ausgangsleitungen auf einem Träger mit Hilf©
ι ■
von Verfahren^ durch die alle Kontakte gleiohfs©iM@ täeispielsweiss mittels Ultraschall verbunden wsvfflsft kernen» Im Gegensatz dazu waren die bekannten Halbl@lt©£mordnungen infolge der Anwendung eines Tragplättohens oder von Füllmaterial kostspielig und es musste Jede einzelne Leitung einzeln angeschlossen werden.
In der folgenden Beschreibung bezeichnet "aktiver Bereich1* oder "aktive Einheit" jeweils eine Insel oder ein Mesa, die bzw« der anschließend mit zwei oder drei Elektroden zur Bildung von Dioden, Transietoren, Widerständen oder derglo zu versehen ist, wie es noch beschrieben werden wird.
009822/0611 ßAD
Weitere Einzelheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher beschrieben und erläutert wird. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfin» dung einzeln für sich oder in beliebiger Kombination Anwendung finden. Es zeigen:
Pig, 1 eine perspektivische Ansicht einer Halbleiteranordnung nach der Erfindung,
2 einen Schnitt längs der Linie XI-II durch die Anordnung nach Fig« 1 in vergrößertem Maßstab,
Figo 3 bis 7 Schnitte ähnlioh Figo 2 zur VeraneOhauliohung verschiedener Schritte bei der Herstellung der Anordnung nach Figo 1.
Fig· 1 zeigt einen Ausschnitt aus einer "flip-onip"-Anordnung, die ein Gitter 10 umfaßt, das mit öffnungen 12 versehen ieto In der dargestellten Öffnung sind zwei aktive Einheiten
0 0 9 8 2 2/0611
angeordnet. Es ist zu beachten, daß eich zwischen den beiden aktiven Einheiten H und zwischen den aktiven Einheiten und dem Traggitter 10 Luftspalte oder Hohlräume befinden, die sich vollständig durch die Anordnung hindurch erstrecken-, Die aktiven Bereiche/14 werden von der Oberfläche des Gitters durch die Verwendung von Metallkontakten oder Ausgangsleitern 18a bis 18f getragen» Diese Kontakte sind das einzige Mittel zur Befestigung der aktiven Einheiten an dem Traggitter} abgesehen von den dünnen Oxidbereichen, die sich im Bereich der luftspalte unter den Kontakten befindenο
Bei der Herstellung einer Halbleiteranordnung der in Figo dargestellten Art wird von einem Einkristall-Siliziumplättehen ausgegangen, das vorzugsweise einen spezifischen Widerstand von etwa 0,01-LLom und weniger als etwa 2000 Versetzungen pro
cm aufweistο Der Rohkristall, aus dem das Plättchen gewonnen wird, wird in der (joo] «Ebene geschnitten und es wird in dieser Ebene eine Fläche geschnitten. Diese Fläche wird zur Ausrichtung in der richtigen kriatallographisohen Orientierung benutzt, die für den noch zu beschreibenden Atzvorgang benötigt wirdo Das Plättchen wird durch übliche
000822/0611
läpp-s Polier- und Ätzverfahren auf die gewünschte Größe gebracht, beispielsweise auf eine Dicke von etwa 0,15 mm und einen Durchmesser von etwa 25 nun0
Das Einkristall-Plättchen wird dann in einer beliebigen bekannten Weise dotiert, um ihm die erwünschten Leitfähig« keits-Eigensohaften vom N= oder P~Typ zu verleiher Die Konzentration der Dotierung bestimmt den gewünschten spezifischen Widerstand, der im Bereich zwischen etwa O9OO5 bis 0,015JQLcm betragen kann» Die Art der Leitfähigkeit wird mit N oder P bezeichnet ο Ein solches Plättchen kann beispielsweise die N~Abschnitte 16 der aktiven Bereiche 14 gemäß Figo 2 bilden»
Die obere Fläche des Plättchens wird dann mit einer Einkristall-Schicht 20 vom N-Typ beschichtet» Dies kann mit Hilfe einer üblichen„ bekannten epitaxiaien Abscheidung erfolgenο Kurz gesagt besteht eine solche Abscheidung darln; daß eine Silizium-Verbindung; wie beispielsweise Siliziumtetrachlorid, -silan oder -tetraorthosilioat mit einer reduzierenden Verbindungt wie beispielsweise Wasserstoff, in Dampfform auf der Oberfläche 16 des N-Plättchene
β / ο
0 0 9822/0611
in einem Ofen während etwa 8 bis 15 Minuten zur Reaktion gebraoht wird, um eine Dicke von etwa 14 bis i6/*m zu bilden. Die Schicht 20 wird Arsen, Antimon;, Phosphor oder einem anderen Dotierungsmittel vom N-Typ in solcher Menge dotiert, daß sie beispielsweise einen spezifischen Widerstand von etwa 3 bis 5Ü cm erhält ο Es können jedoch auch andere Sohiohtdicken und Mengen das Dotierungsmittels benutzt werden, um je nach den Erfordernissen der herzustellenden Anordnung den benötigten spezifischen Widerstand einzustellen«,
Es versteht sich weiterhin, daß in dem Fall, daß das Plättchen von einem P-Material gebildet wird, die Epitaxial-Schicht 20 mit Bor zu dotieren 1st, um auch sie mit einer P-Leitfähigkeit zu versahen„ !:
Nunmehr wird das epitaxial beschichtete Plättchen 22 an den St©llen9 an denen aktive Einheiten oder Bereiche 14 zu bilden sind, dünn gemachte Dies erfolgt durch eine Ätzung, die zunächst eine Oxidierung der Vorder- und Rück» eelte des Plättohens erfordert, um diese Flächen mit Schichten 24 und 26 aus Siliciumdioxid zu versehen. Die Oxidation kann
00 9 822/0611
auf jede bekannte Weise, beispielsweise durch thermisch© Oxidation, erfolgen» Sie Stärke des Dioxidfilme8 soll zwischen 2 und 4 Awn liegen und vorzugsweise 3 /*m betragena Um das Siliziumdioxid auf diejenigen Flächenbereiche zu beschränken, die nicht geätzt werden sollen, wird eine geeignete Abdeckung angewendet, die eine Entfernung des Siliziumdioxids ermöglicht, wo es gewünscht istο
Die beiden oxidierten Oberflächen des Flättchens werden mit einem Photoätzgrund beschichtet, beispielsweise dem von dar Eastman-Kodak Co· unter der Bezeichnung KKR vertriebenen Mittel»
Die spezielle Abdecktechnik, die hier benutzt wird, ist für die Erfindung nicht charakteristisch und wird daher im Folgenden nur kurz beschriebeno Es wird ein photographic scher Film mit dem gewünschten Muster hergestellt und das Plättchen mit Schichten 28 und 30 des Photo-Ätzgrundes, also beispielsweise KPR1 versehen, die die Siliziumdioxid-Schichten 24 und 26 bedecken. Die Ätzgrund-Schichten 28 und 30 werden duroh den Film mit ultraviolettem Licht oder einer anderen Strahlung» für die der Ätzgrund empfind· lioh ist9 belichtet. Die Entwicklung erfolgt dann duroh
009822/0611
Eintauchen des Plättohens in eine Lösung wie beispielsweise Trichloräthylenρ durch die das unbelichtete KPR entfernt wirdο Das Plättchen wird dann bei etwa 1500C während 10 Minuten gebacken, wonach das Oxid eine ausgehärtete Ätzgrund-Maske trägt, die die gewünschte Gestalt aufweist»
Dann wird das Siliziumdioxid in den Bereichen, in denen es in den Penstern des Ätzgrund-Musters freiliegt, entferntο Zu diesem Zweck wird das Plättchen in eine Lösung gebracht, die etwa ein Teil Flußsäure (HF) und 9 Teile Ammoniumfluorid (NH^F) enthält und die das freiliegende Siliziumdioxid wegätzt« Danach wird das Plättchen in Wasser gespült und getrocknet ο Der verbliebene Ätzgrund kann bei Bedarf durch Anwendung einer Lösung aus einem Teil Schwefelsäure und 9 Teilen Salpetersäure bei etwa 1000C während 10 Minuten entfernt werden« Der Ätzgrund kann jedoch auch belassen werden, weil er beim folgenden Ätzvorgang ohnehin automa= tisch entfernt wirdo
Um die freiliegenden Flächen des Plättchens zu ätzen, wird das Plättchen in ein geeignetes Gestell gelegt und in kochendem Wasser arwärmt, um es auf die Temperatur der Ätzlösung
009822/061 1
vorzuwärmen, die etwa 1150C beträgt. Bei der Ätzlösung handelt es sich um eine gesättigte Lösung von Natriumhydroxid (NaOH) In Wasser. Der Gehalt an Natriumhydroxid soll wenigstens 25$ und vorzugsweise 33$ betragen« Das vorgewärmte Plättchen wird dem Ätzmittel solange ausgesetzt, wie es erforderlich ist, um von der Rüokflache der Schicht Material bis zu einer Tiefe abzutragen, die geeignet ist, den aktiven Bereichen die gewünschte Dicke zu geben» Diese Tiefe kann etwa 30/jm betragen« Diese Ätzung findet ausgehend von der in der f*100^| «Ebene liegenden Oberfläche länge den [100]-Ebenen des Einkristall-Materiales statt«
Zur gleichen ZeIt9 wie die Rückfläche des Plättohens 22 geätzt wird« wird auch die Epitaxial-Schicht 20 in ausgewählten Bereichen geätzt 9 die zwischen den einzelnen aktiven Bereichen 14 sowie zwischen den aktiven Bereichen 14 und den Abschnitten der Anordnung liegen, die das Traggitter 10 werden sollen» Zu diesem Zweck 1st auch die Epitaxial-Sohicht 20 oxidiert und abgedeckt, wie es Figo 3 zeigt. Die Ätzung der Epitaxial-Sobioht 20 erstreckt sich gerade noch durch die Grenzfläche zwischen den Schichten 20 und 22, wie es bei angedeutet istο
009822/0611
In diesem Zustand hat die Anordnung im wesentlichen die in Fig» 4 dargestellte Gestalt«; Das N hat Yortiefußgen 32. in den.-Bereichen^ in <!©»©& <äi© aktiven Einheiten- 14
Es ist gweolsmäBigs, 3a«mB@lsr die
asu feili©no Big© erfolgt in d»p W@ise9 dai3 ®s?na«t die gesamte Anordnung oxädiest Mud dasaaea abgedeckt wirdj. wie ea oben besclii?i©ben ferieg iaa F©nst@2? ia ä©s? ss©u @^s©mgt@a Oxid·=· sohielit 38-su @afeaff©KS9 cte©Ss dl® ^pit®2ilal-Sol3icjlit 20 freiliegte Die Fr®13.<agMiig der Sp£ta3sial»Sol)iolit 20 ©rfolgt nur m. i©a Stell@ne' @n-den©si Elektroden ©iasudLffumdieren ainio Ba© M»$iffradi©i?©3Si ÖQ5? Sl@ktr@dea erfolgt ia bekannter Weis® cte©& di© ?©asti^ isi'd^s'-'Osidscniolit» isd©®s Iteg gesagt ? Bor ©i©i? eia - ©Ks,d©r©s Botierungssiittel vö®. P-=Typin Gasform ia @ia©m 0f®B b«i ©twa 110β°0 wltesad etwa 15 Minuten eindifftaodiefu wäri= Dann wivd fli® Äne^daung trockeft©® Sauerstoff ^®i QisasE1 femperatw y©m ©twa 11000O während etwa 25 MinutsR-Sttsgeeetzt^ im öa® Bor in. die Epita^isl-Sohieht 20 in ©in® fiüfe von @twa 2 big J
00 Ö 8 22 / 0 61 1 ORIGINAL INSPECTED
Auf diese Weise werden in der Anordnung Bereiche mit Dioden-Charakteristik geschaffen, denn die Epitaxial-Schicht 20 selbst kann als die eine Elektrode und ein eindiffundierter P-Bereich 34 als zweite Elektrode verwendet werden. Wenn Anordnungen mit drei Elektroden geschaffen werden sollen, kann in nicht näher dargestellter Weise eine EoItter-Elektrode vom H-Iyp in dem P-Bereicb eindiffundiert werden»
Nach dieser Stufe wird die vordere oder obere Fläche der Anordnung mit metallisierten Bereichen 40 versehen, damit die Elektroden mit aufzubringenden Metallkontakten oder "Ausführungen" verbunden werden können. Um die Ausführungen auf die metallisierten Bereiche wirksam aufgalvanisieren zu können, 1st es erwünscht, daß ein equipotentieller elektrischer Kontakt durch den !{«Träger 22 mit geringem spezifischem Widerstand hergestellt werden kann ο Zu diesem Zweck wird das Oxid aus den Vertiefungen 36 9 öle durch die Epitaxial-Sohloht 20 in den Träger geätzt worden sind, entfernt und es werden die metallisierten Bereiche 40 so gebildet, daß sie sich durch die Vertiefungen hindurch eretreoken und mit dem Träger 22 Kontakt machen» BIe Metallisierungen können von Aluminium, einer Carom-Gold-Leglerung,
•A
009822/0611
16H393
Titan» Platin oder anderen ausgewählten leitenden Materialien bestehen, die leicht mit dem Halbleitermaterial verbindbar Bind und die leicht galvanisierbar sind, um die Metallkontakte zu bilden«, Die metallisierten Bereiche können in bekannter Welse durch Aufdampfen oder mittels anderer bekannter Verfahren hergestellt werden.=
Bevor die Anschlüsse oder Auslässe gebildet werden, wird eine isolierende Maske aufgebrachte Zu diesem Zweck werden mit Hilfe von Photo-Ätzgrund in der oben beschriebenen Weise ausgewählte Bereiche der Oxidschicht 42 auf der Rückseite des Trägers entfernt, wie es Fig. 6 zeigt» Bann wird Aluminium oder ein anderes leitendes Metall als Schicht 44 über die Maske und über den Best der Rüokfläohe dee Trägers aufgebracht. Die AluminiumBCfcicbt 44 wird als Kontakt benutzt, um die tragenden Leiter 18 bis 18e auf sugalvanisleren. Sann wird die Vorderfläche der Anordnung mmeklert und es werden über den metallisierten Flächen 40 an den Stellen Öffnungen vorgesehen, an *enen die Ausführungen anzubringen sind« Nach« dem ein Leiter an die metallische Kontaktschicht 44.angebracht und der Rest der Schicht 44 mit Wachs oder derglo abgedeckt
/ ο
0 0 9 8 2 2/0611
ist8 um eine galvanische Beschichtung zu verhindern, wird ein Trägermetall wie Gold oder Kupfer auf den freiliegenden metallisierten Bereichen 40 abgeschieden, um die Anschlüsse oder Tragleiter 18 bis 18e zu bilden, die in den Figo 1 und 6 dargestellt sindo
Nunmehr wird die Anordnung mit ihrer Vorderfläche in Silicongummi 46 eingebettet, während ihre Rüekflache frei bleibt ο Bann werden die aktiven. Bereiche H durch Anwendung der oben beschriebenen kristall^orientierten Ätztechnik voneinander isoliert ο Auf diese Weise wird der N-Träger 22 und die Epitaxialschieht 20 vom IT-Typ vollständig von der Aluminium-Kontaktschicht 44 bis hinab aur Oxidschicht 38 durohgeätzt«
Wenn dieser Ätzvorgang stattfindet, werden die Seiten der aktiven Bereiche 14 in die gewünschte Form gebracht» Das Ätzen erfolgt von der £1OOJ -Ebene durch das Halbleitermaterial hindurch längs der QtI1Q -»Ebenen, die mit der £iOOjj -Ebene einen Winkel von etwa 54 9 7° bilden«
Auf diese Weise werden die aktiven Bereiohe 14 voneinander und von den sie umgebenden Traggitter 10 isoliert, so daß
OfO
009822/0611 ■
ständig - siBg&bto D®r Silieeragtfflrat 4δ y®¥WM&®&t9 ß&B atm
&sim mM wtei ^©sfealb- mit Hilfe ©In®© ©Egi
fail®
is igt
18 lii® 18®
.#it©M M_ a^s?
iros
BAD Ci^lG fNÄL
22/0811

Claims (1)

  1. ie
    Patentansprüche
    ο Halbleiteranordnung mit einer oder mehreren aktiven Einheiten,, "die von einem Halbleiterkörper getragen werden f dadurch gekennzeichnet,, daß der Halbleiterkörper als ein mit Öffnungen (12) versehenes Sitter (10) ausgebildet ist und dia aktiven Einheiten (14) in den öffnungen d@s Gitters angeordnet und von den Seitenwänden des Gitters- durcft Luftspalte getrennt sind, die siün dureli dl© gesamte Anordnung biiuhirett erstrecken, . und daß die aktif©a Einleiten Ie den öffnungen des Gitters von Metallteilen (18) gehalten werdeas die die LuftS'palte tibesspaiiE©n und Ton deren Enden, die einen auf dem Gitter aufliegen und die anderen mit metallised©» Kontaktflächen (40) verbunden- sind, alt denen die von mindestens, zwei Berel£he& verschiedenen. Iieitfää'lgkeitstyps -gebildeten Elektroden der aktiven Einheiten versehen sind«
    ο Halbleiteranordnung nach Anspruch 18 dadurch gekenn-= seichnetjt daß mehrere aktive Einheiten.(14) in der gleichen öffnung (12) des Gitters (10) angeordnet und durch einen Luftspalt getrennt sind und jeweils ein
    009822/0611
    ORIGINAL ΪΝ8Ρ!
    Metallteil (19b) den Luftspalt zwischen zwei einander benachbarten aktiven Elementen überspannt und an seinen Enden mit Kontaktflächen der beiden Einheiten verbunden ist ο ..-■."_■. - \
    3ο Halbleiteranordnung nach Anspruch 1 oder 25 dadurch gekennzeichnet j daß die aktiven Einheiten (14) außer an den metallischen Kontaktflachen (40) mit einem isolierenden Werkstoff (38) bedeckt sind und die Metall-, teile (18) gegenüber dem Gitter (10) isoliert sindo
    ο Halbleiteranordnung nach Anspruch 3» dadurch gekennzeichnet s. daß die aktiven Einheiten (14) und das Gitter (10) je eine im wesentlichen in der gleichen Ebene liegende Oberfläche haben und der isolierende Werkstoff sich- als Schicht (38) über die aktiven Einheiten und das Gitter erstreckt,, \
    ο Halbleiteranordnung nach Anspruch 4; dadurch gekennzeichnet 9 daß die isolierende Schicht (38) sich von den aktiven Einheiten (14) zu dem Gitter (iO) und gegebenenfalls zwischen benachbarten aktiven Einheiten unter den Metallteilen (18) entlang erstxeekt<>
    - ο f ο
    009822/0611 .
    Halbleiteranordnung nach einem der Ansprüche 3 bis 5» dadurch gekennzeichnet9 daß Teile der metallischen Kontaktflächen (40) auf dem isolierenden Material (38) angeordnet sind und sich unterhalb der Metallteile erstrecken
    009822/0611
    Lee rs ei te.
DE19671614393 1966-12-01 1967-11-22 Halbleiteranordnung Pending DE1614393A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US59847766A 1966-12-01 1966-12-01

Publications (1)

Publication Number Publication Date
DE1614393A1 true DE1614393A1 (de) 1970-05-27

Family

ID=24395696

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19671614393 Pending DE1614393A1 (de) 1966-12-01 1967-11-22 Halbleiteranordnung
DE6606541U Expired DE6606541U (de) 1966-12-01 1967-11-22 Halbleiteranordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE6606541U Expired DE6606541U (de) 1966-12-01 1967-11-22 Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3493820A (de)
JP (1) JPS507429B1 (de)
BE (1) BE707208A (de)
CH (1) CH474851A (de)
DE (2) DE1614393A1 (de)
GB (1) GB1143148A (de)
NL (1) NL152117B (de)
SE (1) SE342525B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001707A1 (de) * 1977-10-17 1979-05-02 John Fluke Mfg. Co., Inc. Thermisch isoliertes monolithisches Halbleiterplättchen und Verfahren zur Herstellung eines derartigen Plättchens
DE4401782C2 (de) * 1994-01-21 2001-08-02 Angew Solarenergie Ase Gmbh Verfahren zur Herstellung eines lokal flachen Emitters zwischen den Kontaktfingern einer Solarzelle

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180422A (en) * 1969-02-03 1979-12-25 Raytheon Company Method of making semiconductor diodes
US3806771A (en) * 1969-05-05 1974-04-23 Gen Electric Smoothly beveled semiconductor device with thick glass passivant
DE2120388A1 (de) * 1970-04-28 1971-12-16 Agency Ind Science Techn Verbindungshalbleitervorrichtung
US3670396A (en) * 1971-04-12 1972-06-20 Us Navy Method of making a circuit assembly
US3888708A (en) * 1972-02-17 1975-06-10 Kensall D Wise Method for forming regions of predetermined thickness in silicon
US4187516A (en) * 1972-04-10 1980-02-05 Raytheon Company Semiconductor integrated circuits
US3979237A (en) * 1972-04-24 1976-09-07 Harris Corporation Device isolation in integrated circuits
DE2432544C3 (de) * 1974-07-04 1978-11-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
DE2753207C2 (de) * 1976-11-30 1989-10-12 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
JPS5386026U (de) * 1976-12-16 1978-07-15
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
DE3137695A1 (de) * 1981-09-22 1983-04-21 Siemens AG, 1000 Berlin und 8000 München Thyristor mit einem mehrschichten-halbleiterkoerper mit pnpn-schichtfolge und verfahren zu seiner herstellung
US4381341A (en) * 1982-02-01 1983-04-26 Westinghouse Electric Corp. Two stage etching process for through the substrate contacts
US4613891A (en) * 1984-02-17 1986-09-23 At&T Bell Laboratories Packaging microminiature devices
US4889832A (en) * 1987-12-23 1989-12-26 Texas Instruments Incorporated Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry
US4918505A (en) * 1988-07-19 1990-04-17 Tektronix, Inc. Method of treating an integrated circuit to provide a temperature sensor that is integral therewith
ATE350765T1 (de) * 1994-07-26 2007-01-15 Koninkl Philips Electronics Nv Verfahren zur herstellung einer halbleitervorrichtunng und eine halbleitervorrichtung
US20020071169A1 (en) 2000-02-01 2002-06-13 Bowers John Edward Micro-electro-mechanical-system (MEMS) mirror device
US6753638B2 (en) * 2000-02-03 2004-06-22 Calient Networks, Inc. Electrostatic actuator for micromechanical systems
US6585383B2 (en) 2000-05-18 2003-07-01 Calient Networks, Inc. Micromachined apparatus for improved reflection of light
US6560384B1 (en) 2000-06-01 2003-05-06 Calient Networks, Inc. Optical switch having mirrors arranged to accommodate freedom of movement
WO2001094253A2 (en) * 2000-06-02 2001-12-13 Calient Networks, Inc. Bulk silicon structures with thin film flexible elements
US6825967B1 (en) 2000-09-29 2004-11-30 Calient Networks, Inc. Shaped electrodes for micro-electro-mechanical-system (MEMS) devices to improve actuator performance and methods for fabricating the same
US6544863B1 (en) 2001-08-21 2003-04-08 Calient Networks, Inc. Method of fabricating semiconductor wafers having multiple height subsurface layers
US7728339B1 (en) 2002-05-03 2010-06-01 Calient Networks, Inc. Boundary isolation for microelectromechanical devices
CN101933410B (zh) * 2008-01-31 2013-10-16 惠普开发有限公司 印刷电路板中的绝缘孔径

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3313013A (en) * 1960-08-15 1967-04-11 Fairchild Camera Instr Co Method of making solid-state circuitry
NL134170C (de) * 1963-12-17 1900-01-01
US3396312A (en) * 1965-06-30 1968-08-06 Texas Instruments Inc Air-isolated integrated circuits
US3426252A (en) * 1966-05-03 1969-02-04 Bell Telephone Labor Inc Semiconductive device including beam leads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001707A1 (de) * 1977-10-17 1979-05-02 John Fluke Mfg. Co., Inc. Thermisch isoliertes monolithisches Halbleiterplättchen und Verfahren zur Herstellung eines derartigen Plättchens
DE4401782C2 (de) * 1994-01-21 2001-08-02 Angew Solarenergie Ase Gmbh Verfahren zur Herstellung eines lokal flachen Emitters zwischen den Kontaktfingern einer Solarzelle

Also Published As

Publication number Publication date
NL152117B (nl) 1977-01-17
SE342525B (de) 1972-02-07
US3493820A (en) 1970-02-03
GB1143148A (en) 1969-02-19
CH474851A (de) 1969-06-30
BE707208A (de) 1968-04-01
DE6606541U (de) 1970-11-05
JPS507429B1 (de) 1975-03-25
NL6716314A (de) 1968-06-04

Similar Documents

Publication Publication Date Title
DE1614393A1 (de) Halbleiteranordnung
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE3145231C3 (de) Halbleiterbauelement
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE2745857C2 (de)
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE1614457A1 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE3224287C2 (de)
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2926334C2 (de)
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2410628A1 (de) Ladungsgekoppelte halbleiteranordnung
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE1614391A1 (de) Mehrfach-Halbleiteranordnung
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977