DE2120388A1 - Verbindungshalbleitervorrichtung - Google Patents

Verbindungshalbleitervorrichtung

Info

Publication number
DE2120388A1
DE2120388A1 DE19712120388 DE2120388A DE2120388A1 DE 2120388 A1 DE2120388 A1 DE 2120388A1 DE 19712120388 DE19712120388 DE 19712120388 DE 2120388 A DE2120388 A DE 2120388A DE 2120388 A1 DE2120388 A1 DE 2120388A1
Authority
DE
Germany
Prior art keywords
recess
fet
gate
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712120388
Other languages
English (en)
Inventor
Yasuo Tokio; Komiya Yoshio Tnashi Tokio; Harada Yasoo Nishr-Kamo Aichi; Tarui (Japan). M
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP45035904A external-priority patent/JPS5032033B1/ja
Priority claimed from JP45080325A external-priority patent/JPS5029315B1/ja
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Publication of DE2120388A1 publication Critical patent/DE2120388A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Description

DR. M0LLER-BOR6 DIPL-PHYS. DR. MANITZ DIPL-CHEM. DR. DEUFEL DIPL-ING. FINSTERWALD DIPL-ING. GRAMKOW
28. APR. 1971
Dek/th - A 2148
AGENCY OF INDUSTRIAL SfEEDTCE & TECHNOLOGY 3-1, Kasumigaseki 1 chome, Chiyoda-ku, Tokio, Japan
Verbindungshalbleitervorrichtung
Prioritäten: Japan vom 28. April 1970 Nr. 35904/70
Japan vom 14. September 1970 Nr. 8O325/7O
Die Erfindung betrifft Verbindungshalbleitervorrichtungen,
nede
wovon/mindestens eine nach innen ausgebuchtete Vertiefung hierauf besitzt.
Der Ausdruck "nach innen ausgebuchtete Vertiefung", wie er in der Beschreibung verwendet wird, bedeutet eine Vertiefung, welche im Querschnitt eine spezielle Form aufweist, in der
109851/1570
Dr. tM\Ur-tor* Dr. Moniti · Dr. D*vM · DipT-Ing. fimtorwaM , Dtpl.-Ing. Grflwkow
lraiHitcfcw*ie,AmMro«p«rkt β Μ0«Α*ι22, Rob^rt-ICoch-Stroe· ! 7 Stuttgart - lad Conmte»
73·» T.Won (0I11J »3*45, ΤΛχ «20S0 mbpt MarkWra«. J,T.M.. (WIIJ «
lank. Z*ntrafl«M* layw. Vollcibankm, MOndiwi, Kto.-Nr. »23 Κ»Ηά*&: ΜβικΙκη IHM
die jeweiligen Seitenwände einen Winkel >9O ° bezogen auf die Hauptoberfläche des Halbleiterträgers, welcher diese Vertiefung in sich aufweist, bilden.
Es ist an sich bekannt, eine Vertiefung auf einem Halbleiterträger unter Verwendung einer Ätzmaske zu ätzen. Die geätzte -Vertiefung ist in einem solchen Falle jedoch im Querschnitt V-förmig oder U-förmig, und die Seitenwände bilden bezogen auf die Hauptoberfläche des Halbleiters einen Winkel von 90° oder weniger. Im folgenden werden Vertiefungen, die eine solche Form aufweisen, als "konventionelle Vertiefungen" bezeichnet.
Aufgabe der Erfindung ist es, einen Feldeffekttransistor (FET) zu liefern, welcher Hochfrequenz- und Hochgeschwindigkeits-Sehalteigenschaften aufweist.
Weiterhin ist es Aufgabe der Erfindung, eine Hochleistungs-Gunn-Effekt-Vorrichtung zu liefern, welche ausgezeichnete Wärmeableitungseigenschaften besitzt".·
Weitere Aufgaben und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung, wobei auf die Zeichnung Bezug genommen wird. In der Zeichnung sind:
Fig. 1 (a) eine perspektivische Ansicht, welche die
Beziehung zwischen den (100)-Ebenen und der (m)-A-Ebene oder (IT5T)-B-Ebene zeigt;
Fig. 1 (b) eine Querschnittsansicht einer kanalförmigen
Vertiefung, welche parallel zur <ΓθΉ/-Εΐchtung in der (100)-Ebene geätzt ist;
— 2 —
109ÖS1/1S70
Fie;. 1 (°) eine Quercclmittcansiclit einer Vertiefung,
welche parallel zur <<CP11>-Hichtunc geätzt ictj
Ti(J. 2 (a) cine perspektivische Ansicht "bei dor Ätzung
in dor ("ΐϊ^)-B-Ebene, welche zeigt, daß die
Iiinonceiten doa !Tetraeders aus (111)-A-Ebcne
ceo Halbleiters bestehen;
jc'iij. 2 Cb) eine t^uer schnitt cans iciit, welche eine parallel zur -vfi^oXHichtuns in der (1T^7I)-B-Ebene geätzt Vertiefung
eine erläuternde Ansicht, welche eine Methode
für die Ausrichtung einer Maske der vorliegendent bevorzugten Atzung
I?ig. 4- eine perspektivische Ansicht, welche ein Profil von geätzten Vertiefungen zeigt, die in (100)-Ebenen eines GaAs-lIalbleiters gemäß der Erfindung" erzeugt wurdenj
Pig. 5 ein Diagram^, welches die Beziehiuag der Ätsrate zn ä.er
zeigt;
der Konsentration von Br^ " in den Ätzmittel
eine perspektivisclie Ansicht von monolithischen Gunn-Dioden mit Brückenstruktur, welche
der Erfindung herßestellt
cine Querschnitteansiclrb eines konventionellen Poldeffekttranßistors;
109SS1/1S70
2120188
Fig, 8 eine. Quer sclinitt sans ioht des Feldeffekttransistors gemäß der.Erfindung; - ■"
Fig. 9 eine Aufsieht eines Hochfrequenz-Feldeffektrtransistors, der gemäß der Erfindung hergestellt wurde\
Fig. 1Ö (a) τ, 10 (e) Querschnitt sang icht en längs der Linien X(a) r, X(a), X(fe)^Cb), X(c)-X(c), X(d)-X(d) und %{e)~L{e) des in Fig. 9 gezeigten FlO?;
Fig, 11 (f) und 11 (g) Querschnittsansichten längs der Linien XI(f)~XI(f) und XI(g)-rXI(g) des in Fig. 9 gezeigten FET;.
Fig. 12 ein G-rundriß eines G-rundaufbaues eines Inverters (TJmfQrmers), der einen FET der Erfindung aufweist, mit einer Ghmschen Belastung, die geeignet ist, ihn inform einer integrierten Schaltung herzustellen;
Fig, 13 eine Querschnittsansicht längs der Linie XIII-XIII des in Fig. 12 gezeigten Inverters;
Fig. 14 ein Grundriß eines aus zwei FET gebildeten Inverters, wovon jeder gemäß der Erfindung aufgebaut ist und wovon einer als dessen Belastung eingesetzt wird;
Fig. 15 eine ^uerschriittsansicht längs der Linie-XV-XV des in Fig. 14 gezeigten Inverters;
10985 1/1570
Pig. 16 eine Erläuterung des Verfahrens zur Herstellung verschiedener Verbindungshalbleitervorrichtungen gemäß der Erfindung; und
Fig. 17 eine Querschnittsansicht, welche einen Sperrschicht-Feldeffekttransistor gemäß der Erfindung zeigt, der nach Verfahren für Ionenimplantation und
BeTb s;b-
Arbeitsweisen zur gleichzeitigen/Ausrichtung hergestellt wurde.
Die Erfindung macht davon Gebrauch, daß die Ätzrate sich beträchtlich in Abhängigkeit davon unterscheidet, auf welcher Ebene des den Halbleiter bildenden Kristalls geätzt wird. In Fig. 1, welche ein Ätzen in der (lOO)-Ebene eines Verbindungshalbleiters der Gruppe IH-V zeigt, sind (111) bzw. (TTT)-Ebenen ersichtlich, welche Seitenjparallel und senkrecht zu der ^OTT/'-Richtung besitzen.
Wenn der Halbleiter in der ^OTT^-Richtung unter Bildung eines Kanales geätzt wird, wird das Ätzen an den (7Ti3T)- und (T3Ti)-Ebenen, welche Α-Ebenen des Halbleiters sind, beendet, und auf diese Weise wird der Winkel 0, der zwischen der Seitenwand der Vertiefung durch das Ätzmittel und der Hauptoberfläche des Halbleiterträgers in (OTT)-Querschnitt ausgebildet werden soll, 180°> θ > 90° und die Querschnittsform der Vertiefung wird nach innen ausgefruchtet, wie dies in der Fig. 1 (b) gezeigt ist.
Wenn andererseits die (100)-Ebene unter Ausbildung eines Kanales der <COiT/"-Richtung geätzt wird, und die entstandene Vertiefung im Querschnitt der (OiT)-Ebene beobachtet wird, wird gefunden, daß die geätzte Vertiefung durch A-Ebenen begrenzt wird, welche/Ci'fij- und (1 TT)-Α-Ebenen gebildet
— 5 —
10985 1/1570
werden, welche eine V-Porm, wie in Fig. 1· (c) gezeigt, infolge der Tatsache ausbilden, daß die Xtζrate auf den Α-Ebenen am geringsten ist.
Die Beziehung zwischen den Formen der Vertiefungen wird klar, wenn auf die Relation zwischen den sich kreuzenden vier (111)-A-Ebenen oder der (5TTT)-B-Ebene und der (1QO)-Ebene, wie.in Fig. 1 (a) gezeigt, Bezug genommen wird.
Venn die Ausgangsebene des Ätzens die (TTT)-B-Ebenen sind, ergeben sich unterschiedliche Vertiefungen, wie in Fig. 2 gezeigt. Fig. 2 (a) zeigt eine Vertiefung, welche einen regulären Tetraeder bildende Innenwände aufweist, welche nur von (111)-A-Ebenen begrenzt wird. Jedoch sind die Außenwände des Tetraeders (TTT)-B-Ebenen, wenn sie von der Außenseite betrachtet werden.
Der durch einen Pfeil in Fig. 2 (a) angedeutete, in Richtung gelegte Querschnitt der kanalförmig geätzten . Vertiefung besitzt eine Form, welche die linke Seitenwand parallel zur Kristallebene aufweist, da das Ätzen der linken Seite auf der (1TT)-Ebene beendet wird, welche eine A-Ebene ist, wie in Fig. 2 (b) gezeigt.
Es wird angenommen, daß die (1OO)-Ebene des GaAs-Halbleiters bevorzugt in Form einer Vertiefung geätzt wird, welche die in Fig. 3 gezeigte Form besitzt.
Um zunächst eine Fotoätzmaske auf der (100)-Ebene auszurichten, wird ein rechteckiges Itzbild 2, wie in Fig. 3 gezeigt, auf einen Teil einer Probeplatte eines GaAs-Halbleiters 1 unter z. B. Verwendung einer wäßrigen Lösung von 33 %iger CrO^-KP hergestellt. Da dieses Huster seine Seiten Jeweils
- 6 1098S1/1S70
und pe&lEpecht su der ζQH^^ie&twsg; besitzt*
das beYersiUGte $.taen ^ttrehgeftihrt werden, indem die rdt der- Vertiefungsriehtung unter Verwendung dieses Bildeo
wirdt Pep dureh die SegugsssQiohen 5 ^wd 4 in fjO55«icte" ieil £3qipt die su bept>acliteadoji
&QV "Kanal-Ätzung1· aui diese" V/eise kann die entstandene VertiefuinK eo heji^oßtollt werden j daß sie die
forn oclev eine nach innen aucgeTauchtete nach Abhängigkeit der Hiclituns des "Kanal wie in I'io» 4 ce^eig-b, ^cisäß deaiin den Piß* 1 CrO, 1 ■..-jid 1 (c) Gezeigten Prinzip. Bas Bezuc^soichen f> :iJi der PiG· 4 weist auf die Fläclac eines für die Beobachtunc hercmgezogcnön Querschnitte hin» V/enn f.vrei nach innen ausgewuchtete Vertiefungon 6 parallel zueinander in einem kurzen Ab-•:tar.c. voneinander hergestellt werden, werden die Bodenteile I. L er von miteinander verkünden," xvjxü ea vxird eine Brückenwuiaü'wr 7? "r^G ia l'ic« ^- ceccigt,- hor^cctcllt, trelche eine di'öi-icki^o I1Qr-U i»i i^ußrncliiiitt au-freif-t« v/ic in der Pie· 4-,-jocelGt, jrömien colehc Vertiefung en unter Verwendung sines ■beliebigen JLtariittcln hcsrrrstellt' werden,v/elchee die (111 )-■ A-SOcnen doe Karolcitcrr- nit c.er nerinesten CeDcLwindigkoit; i:·'. Vor gleich au deivj eiligen ox^derer Ebenen, v/ie bereits zuvor e.uc£.:erührt, ätüt. Als Beispiel zei^t die Fig. 5» cu?.ß die lltzTctc des C-ycteuc Br0-CIi^,OK eine FurJrtion der Konzentration von iiiv in dicceu GysteLi ißt» wenn C-ρΛβ eis Halbleitermaterial vervronc.et v;irc. In der iip;. 5 sind die Kurven "A", "E". und "C" Ätfiraton Tür die (5IiI)-B-jUbene, der (I00)~£bcao bsw. uta· (Hi)-A-LI)CiIe. Uonn c.ie Konzentration von Lr^ bei Zinuer-•ucL.x.eratur 1 /^ bütrlict, ist die iltzrate sxS B-Ebcnen etwa 1,£/ur:/j:Lin, \;tUirunu dioieilige auf A-LIjcnen G/i^/iu/iain betrügt, vrobfci die Kate X1Ur B-Lbcnun etv;a daß 9»2-fache- derjenigen
109δ51/1Β7(3
SAD
für Α-Ebenen ist. Für Br p-Konz ent rat ionen von 2 % beträgt die Rate für B-Ebenen 1,5 «.m/min und diejenige für A-Ebenen 0,3 ium/min, d. h. die Rate für B-Ebenen ist etwa das 5-iO-che derjenigen für A-Ebenen. Das Verhältnis der Rate für B-Ebenen zu derjenigen für A-Ebenen wird durch die Kurve "D" gezeigt, , wobei die Werte auf der rechten Ordinate aufgetragen sind.
Wie sich deutlich aus Fig. 5 ergibt, kann die entstandene Vertiefung entweder eine nach innen ausgebuchtete Form oder die konventionelle Form annehmen, da die Ätzraten für B- und A-Ebenen verschieden sind, gemäß der Richtung auf dem Halbleiter, welcher für das Ätzen ausgewählt wird. Obwohl die obige Beschreibung mit Bezug auf die' Verwendung des Br2-CH^OH-Systems als Ätzmittel gemacht wurde, sei darauf hingewiesen, daß die nach innen ausgebuchtete Vertiefung, wie sie in der Fig. 1 (b) gezeigt ist, unter Verwendung eines beliebigen Ätzmittels ausgebildet werden kann, vorausgesetzt, daß das ausgewählte Ätzmittel einen nennenswerten Unterschied in der Ätzrate beim Ätzen von A-Ebenen und anderen Ebenen liefert. Obwohl die oben gemachte Beschreibung bei Verwendung von GaAs der Gruppe HI-V als Verbindungshalbleiter gilt, kann praktisch dasselbe Ergebnis für andere Halbleiter wie GaP oder GaAs P^1 „ oder ZnS oder CdS usw. erhalten werden.
Die oben gemachten Ausführungen gelten für den Fall, in dem die bevorzugte "Kanal-Ätzung" auf der (100)-Ebene begonnen xtfird, es ist jedoch leicht einzusehen, daß auf Basis des Prinzips, daß das Ätzen auf der Α-Ebene beendet wird, dass praktisch dasselbe Ergebnis erhalten wird, selbst wenn die Ausgangsebene des Ätzens eine andere Ebene als (100) ist, z. B. die (211)-oder (311)-Ebene. In einem solchen Fall kann jedoch die Ansicht des Querschnitts der geätzten Vertiefung kein symmetrisches Dreieck werden.
109851/1570
Da, wie in Fig. 4- gezeigt, die überhängende Brücke 7 und die entgegengesetzte Mesastruktur 6 in GaAs-Kristallen in monolithischer Weise erzeugt werden können, kann eine Vielzahl von neuen Halbleitervorrichtungen unter Verwendung einer solchen Struktur hergestellt werden.
Fig. 6 zeigt eine Ausführungsform einer Gunn-Diode, welche eine solche in Fig. 4 gezeigte Brückenstruktur besitzt, die durch Kanal-Ätzung eines Halbleiters zur Bildung von zwei nur wenig voneinander entfernten, parallelen, entgegengesetzten Mesavertiefungen hergestellt wurde.
In der Fig. 6 wird ein Betriebsteil der Gunn-Diode von der Brücke 8 in der Form eines dreieckigen Prismas gebildet, welche den halbisolierenden Träger 9 uncL die N-Schicht 10 umfaßt. Die Schichten 11 aus ohmschemMetall werden auf beiden Enden der N-Schicht durch Vakuumaufdampfung ausgebildet, und sie sind zur Verwendung als ohmsche Kontakte der Gunn-Diode geeignet und dienen als Verbindungspolster für die Verdrahtung.
Wenn die Dimensionen der oberen Oberfläche der Brücke 8 der Gunn-Diode ausgewählt werden, sind die anderen Dimensionen der Brücke automatisch bestimmt.
Eine Anzahl von solchen, sehr kleinen Brücken können monolithisch in einem Verbindungshalbleiter wie GaAs vorgesehen werden. Weiterhin können, siehe Fig. 6, wenn die N-Schicht als eine epitaxiale Schicht vorgesehen wird, Gunn-Einrichtungen mit dreieckigen Prismenformen von verschiedener effektiver Stärke erhalten werden, und auf diese Weise wird bei der Auslegung der Gunn-Einrichtungen hierdurch die Auswahlmöglichkeit gesteigert.
- 9 -109851/1570
Da die Freiheit der strukturellen Auswahl der Halbleitervorrichtungen "bei Anwendung der Erfindung bemerkenswert groß ist, ist die Erfindung bei der Auslegung von Vorrichtungen, wie von Gunn-Modenelementen, deren Betriebseigenschaften in Abhängigkeit von ihrem n.L-Produkt oder n.T- «Produkt variieren - wobei "n" die Trägerdichte, "L" die Länge der Vorrichtung und "T" die effektive Stärke der Vorrichtung sind - vorteilhaft.
Darüber hinaus können, da die Brücke von Luft umgeben ist, die thermischen Ableitungseigenschaften solcher Vorrichtungen durch Wiederauffüllung des die Brücke umgebenden Raumes mit einem Material mit hoher Wärmeleitungswirksamkeit, welches von .demjenigen des Halbleitermaterials verschieden ist, verbessert werden. Wenn der Zwischenraum mit einem Material wieder aufgefüllt wird, welches eine verschiedene Dielektrizitätskonstante von demjenigen des Halbleiters besitzt, kann die Unterdrückung der Oszillation der Gunn-Vorrichtung möglich werden. Darüber hinaus ist die Kontrolle der Oszillation und/oder Oszillationsart der Gunn-Effekt-Vorrichtungen unter Anwendung der Begrenzung ihres n.T-Produktes
möglich, da die neueren Fotoätztechniken die Ausbildung von ° 7 en
Struktur/mit relativ kleiner Größe, welche die gewünschte Form besitzen, ermöglichen.
Ein Beispiel eines unter Anwendung der vorliegenden Ätzmethode hergestellten FET wird mit Bezug auf die Fi^- 7 bis 15 beschrieben.
Der konventionelle FET umfaßt ein halbisolierendes Substrat 12, eine epitaxiale H-Schicht 13, die auf dem Substrat bzw. Träger aufgewachsen ist, und ein auf der N-Schicht 13 durch
- 10 -
109851/1570
Schottky-Sperrdioden (SBD)-Verbindung vorgesehenes Tor 14, trie in der Pig- 7 gezeigt.
Jedoch, nüssen die Abstände von dem Tor 14 zu der Quelle und den Abfluß 16 in.der Größenordnung von 2 Mikron oder größer infolge dor Begrenzungen der S'cffcoätstechnik usw· liegen. Darüber hinaus ist das SBD-Tor 14 nach einem verschiedenartigen Verfahren als die Quelle 15 "und der A"bfluß 16 hergestellt. Die Struktur des Tores 14 ist ein ■Schottky-Sperrtyp oder -Verbindungctyp, während diejenige der Quelle 15 und "des Abflusses 1G IT+-Mf fueionskontakte oder E*1" ohneche Kontakte sind. Daher sind nindestcns zwei I'otoäts stufen erforderlich. Aus dienen Gründen kann die Selb stau sr iehtung des lores 14 in bezug auf die Quelle 15 und den Abfluß 16 nicht in einfacher Weise durchgeführt vrorden. . ■ ■ ·
Da darüber hinaus ein solcher IfET eine planare Anordnung der Koiaponcnteii "besitzt, kann die Kücklccpplungskapazität 0 av;isclion dem Tor und dem AbfluS, d?-° eine - ö er die Hochfreqiioni'.oircnschaften ein&e· I1IA1 beo5.nfluesenden lOlctoron ist, nicht vernaclilä.ßsie,l)ar geuaclit vrerden, ca, wenn es s^evninscht viira,, die Abmessung des Elementes herabausotzen und es für Ilochfrequenzanvrendung geeignet au machen, die Kucklcopplungskapaaitat C ,, nicht iiif ol(?e der großen Dielektrizitätskonstante des avischen dem Tor und dem Abfluß angeordneten Halbleiters horabgesetat werden kann,: v:o die Dielektrizitätskonstante des GaAs 12& beträgt·
Λ "1 ^*^ £J f(
VJUhrencL es erforderlich ist, die Abmessung . , .λ^.;*- ϊΈΤ für Hochfrequenriaiivrencung au reduzieren, verursacht ein kurzer Abstand swisehen deia Tor und deti Abfluß einen hohen
- 11 -1^851/1570
Α."
Darüber hinaus können, wie zuvor beschrieben, die Abstände von dem Tor zu der Quelle und dem Abfluß nicht geringer als 2 Kikron nach der derzeitigen Fotoätztechnik gemacht werden. Ein Reihenwiderstand R, zwischen dem Tor und dem Abfluß und
ein Reihenwiderstand R_ zwischen der Quelle und dem Tor können daher ein beträchtlich wichtiger Faktor bei Hochfrequenzbetrieb sein, und daher .wird der effektive Ausgangsleitwert g(obs) des FET nach folgender Gleichung herabgesetzt:
g(obs)
worin g der Eigenausgangsleitwert des FET ist, und die effektive Steilheit Gm(obs) des FET wird ebenfalls gemäß der folgenden Gleichung herabgesetzt:
Gm(obs) = Gm
1 +
Der selbstausgerichtete Hochfrequenz-FET, der mit einer Struktur mit nach innen ausgebuchteter Vertiefung gemäß der Erfindung aufgebaut ist, hebt, die oben genannten Nachteile auf. Der Aufbau des selbstausgerichteten Tor-FET ist in der Fig. 8 gezeigt und der FET wird nach einem Verfahren hergestellt, welches die Stufen der Ausbildung einer epitaxialen N-Schicht 13 auf einem halbisolierenden Träger bzw. Substrat 12, die Ausbildung einer N+-Schicht 17 auf der epitaxialen N-Schicht 13 durch Diffusion oder epitaxiales Wachstum, das Verbinden ohmscher Kontakte für die Quelle 15 und dem Abfluß 16 auf der N+-Schicht 17 umfaßt. In diesem Fall wird die geometrische Form der ohmschen Kontakte durch getrenntes Fotoätzen einer Grabausrichtung hergestellt.
- 12 109851/1570
Nach dem Festmachen der ohmschen Kontakte wird das selektive, bevorzugte Ätzen durchgeführt, um die nach innen ausgebuchtete Vertiefung 18 zu der N-Schicht herab durchzuführen, indem eine geeignete Maske für den Torteil verwendet wird. Die Endstufe wird durchgeführt, indem Schottky-Tormetall durch Aufdampfen aus der zu der Hauptoberfläche des GaAs senkrechten Sichtung nach einer Selbstausrichtungsmethode anter Verwendung der geometrischen Struktur der nach innen ausgebuchteten Vertiefung 18 angeliefert wird.
Die Verwendung der Selbstausrichtungsmethode für das Tor bedeutet, daß das durch Aufdampfung erzeugte Schottky-Tormetall durch die ausgestreckten Außenkanten der nach innen ausgebuchteten Vertiefung physikalisch getrennt und elektrisch isoliert wird. In diesem Fall kann die Maskenanordnung für das Tor als gleiche geometrische Maske verwendet werden, die durch eine Isolatorschicht und eine Schicht eines Fotoabdeckmittels für das Ätzen der nach innen ausgebuchteten Vertiefung hergestellt wurde und nicht erwünschte Teile des Schottky-Metalls außerdem Torteil werden entfernt, indem das Fotoabdeckmittel durch ein Entfernungsmittel für dieses Fotoabdeckmittel entfernt wird.
Der wie oben angegeben aufgebaute FET besitzt die folgenden Vorteile:
(1) Die Länge des Tores kann auf einfache Weise kürzer nach dieser Selbstausrichtungsmethode gemacht werden.
(2) Die Abstände zwischen dem Tor und der Quelle und ebenfalls zwischen dem Tor und dem Abfluß können auf weniger als die minimale Grenze von etwa 2 Mikron nach derzeitiger Fotoätztechnologie herabgesetzt werden, so daß der Reihenwiderstand hierzwischen auf ein Minimum herabgesetzt
werden kann. Elektrische Kurzschlüsse, welche für solche
- 13 109851/1570
sehr kurzen Abstände zwischen den Elektroden erwartet werden könnten, können durch das Vorhandensein der mit Luft isolierten Zwischenräume, welche durch die Struktur der nach innen ausgebuchteten Vertiefung gebildet werden, vermieden werden.
(3) Obwohl die Rückkopplungskapazität C-, zwischen dem Abfluß und dem Tor im allgemeinen größer bei der Reduzierung des Abstandes hierzwischen wird, ist der Teil zwischen diesen Elektroden bei der vorliegenden Erfindung durch Luft wie oben angegeben, isoliert, und daher wird die Kapazität C , vermindert.
Wie oben beschrieben kann ein B1ET mit ausgezeichneten Hochfrequenz- und Hochgeschwindigkeitseigenschaften, der nach konventionellen Methoden nicht erhältlich ist, auf einen halbisolierenden Träger wie GaAs erzeugt werden, während eine relativ kleine Eigenkapazität beibehalten wird.
Ein Verfahren zur Herstellung eines erfindungsgemäßen FET wird mit Bezug auf die i"ig. 9 bis 11 beschrieben, in welchen eine Kombination der bevorzugten Ätz- und der konventionellen, nicht bevorzugten A'tztechniken verwendet wird.
Die S1Ig. 9 "bis 11 zeigen einen FET, welcher ein halbisolierendes Substrat bzw. Träger 19, eine hierauf vorgesehene, epitaxiale N-Schicht 20 und eine ebenfalls auf der N-Schicht ' 20 vorgesehene N+-Schicht 21 umfaßt. Die vorliegende, bevorzugte Ätzmethode, welche von der Orientierung .der Kristallebenen des Trägers Gebrauch macht, wird angewandt, um zwei nach innen ausgebuchtete Vertiefungen 22 herzustellen, die
_ 14 -
10 9 8 5 1/15 7 0
sich parallel zueinander und jeweils voneinander durch einen Abflußbereich 27 getrennt erstrecken. Schottky-Sperrschichtmetalle 24 für Tore 23 werden auf dem Boden der Vertiefungen 22 in selbstausgerichteter Weise vakuumaufgedampft. Ein Ende des Schottky-Tormetalls 24, welches sich längs des Boden einer jeden Vertiefung 22 erstreckt, wird mit einem ohmschen Hetall 25 verbunden, welches ein Verbindungspolsterteil für die Tore 23 bildet. Das ohmsche Metall 25 wird auf der N+-ScMcIIt 21 wie in Fig, 11 gezeigt aufgedampft.
Im Falle von GaAs, kann Zinn, Platin, Au-In-Ge- oder Sn-Ag-Legierung usw. als ohmsches Metall verwendet werden. Jedoch kann das ohmsche Metall, falls gewünscht, das gleiche Material wie das Schottky-Sperrschichtmetall sein. Das Schottky-Sperrschichtmetall auf dem ohmschen Metall 25 des Tor-Verbindungspolsters 26 wird zur Bequemlichkeit der Verdrahtung bei dem Herstellungsprozeß vorgesehen. Ein ohmsches Kontaktmetall 29 wird auf dem Abfluß 2? vorgesehen, und ein Schottky-Sperrschichtmetall 28 wird auf d°ff ohmschen Metall 29 zur Verdrahtung angebracht.
Ein ohmsches hetall 31 wird auf der N+-Schicht 21 und der Quelle 30 vorgesehen, und es wird mit dem Quellen-Verbindungspolster 32, wie in Fig. 9 gezeigt, verbunden.
Der Herstellungsprozeß für diesen FET mit diskretem SBD-Tor wird im folgenden mit Bezug auf Eig. 16 beschrieben. In der Fig. 16 sind die verschiedenen Prozesse zur Herstellung für verschiedene Vorrichtungen der Erfindung gezeigt. Der Verfahrensablauf 2 in Fig. 16 entspricht dem in den Fig. 9 bis 11 gezeigten diskreten SBD-FET.
durch
Ein in Fig. 9 gezeigter FET mit diskreter SB wird/folgende Stufen erhalten: Herstellung einer epitaxialen N-Schicht 20
- 15 -
109851/1570
auf einem halbisolierenden Iräger 19 (Prozeß 1), Ablagerung ■eines isolierenden Filmes auf der N+-Schicht 21, welche durch Eindiffusion von Verunreinigungen gebildet wird (Prozeß.3), Fotoätzen· einer, isolierenden Schichtnacke des !eolationsmusters und nicht bevorzugtes iit7.cn des auf einandcrgeschichteten Körpers bis herab zu' den ührägern 19 zur Entfernung nicht brauchbarer N- und N*-Schichteii zur Isolierung der : Bereiche einer Quelle 3Oj eines· Abflusses 27 und eines Tores 23^eines FEi (Prozeß 4). . ·
Nicht bevorzugtes Ätzen, welches nicht von der kristallinen Orientierung abhängig ist, wird zur Bildung einer konventionellen Vertiefung mit U-Form sur Isolierung der Abschnitte des Sores, der Quelle und des Abflusses durchgeführt. Auf das nicht bevorzugte A'tzen der Isolierung folgt die Stufe der Fotogravierung einer isolierenden Schicht auf der F^-Schicht der isolierten Bereiche, die Stufe zur Fotoätzung des isolierten Bereiches in"einen gewünschten Muster zur Bildung von Bereichen 29 und 31 für ohaeche Kontakte für den.Abflußbereich und.Quellenbereiche (Prozeß 5), die Stufe des bevorzugten Ätzens eines Paares von nach innen ausgebuchteten, kanalforeigen -Vertiefung en. 22, die Stufe sur Bildung von Sorbereichen 23 durch Ablagerung von Schottky-ßperrschiclitnetall 2M- in die Vertiefungen in der selbstsusgeri eiltet en Weise (Prozeß 9)·
7n diesen Falle wird Cchottk^-Sperrcchiciitnttall ebenfalls als Elektrodenmaterial für die Quölle, den Abfluß und das !or wegen der Bequemlichkeit bei den Ir£?.brikatioiicproseß verwendet. In diesen Falle wird der nicht erwünschte Bereich des Schottky-Sperrschichtraetalls auf don !"otoabclrckaittol entfernt, indem die Kaske deo Fotoabdecknibtels r.:.t einen . iiriülosmv.ngRnittel für das Fotoabdecknittol entfernt wird.
- 16 - . ■ J~ . 109851/1570
Das Fotoätzverfahren zur Herstellung eines diskreten IET, der die oben beschriebene Struktur besitzt, umfaßt folgende drei Stufen:
(1) Gleichförmiges, seLektives Ätzen bis herab zu dem Substrat· bzw. Träger,
(2) Fotoätzen von ohmschem Metall,
(3) bevorzugtes Ätzen in Abhängigkeit von der Orientierung der Kristallebenen des Halbleiters.
Gemäß einer solchen Struktur können die Rückkopplungskapazität und die Eigenkapazität infolge des Luftisolationseffektes der nach innen ausgebuchteten Vertiefungen 22 auf ein Minimum herabgesetzt werden, selbst wenn die Kanallängen des Tores verkürzt und die Abstände von den Toren 23 zur Quelle 30 und dem Abfluß 27 herabgesetzt werden.
Die Fig. 10 (a) ist eine Querschnittsansicht längs der Linie X(a)-X(a) in Fig. 9 und zeigt den aktiven Teil des FET, und die Fig. 10 (b), die eine QuerSchnittsansieht längs der Linie X(b)-X(b) in Fig. 9 ist, zeigt den zur Herausführung eines Drahtes von den Elektroden eines Schottky-Sperrschichtmetalles 24·, welches innerhalb der nach innen ausgebucheten Vertiefungen 22 als Tor 23 vorgesehen ist, angepaßten Bereich. Die Fig. 10 (c) ist eine Querschnittsansicht längs der Linie X(c)-X(c) in Fig. 9. Dieser Teil 24a des Tormetalles ist vorgesehen, um zu verhindern, daß die Quelle 30 und der Abfluß 27 in konstantem, leitendem Kontakt infolge der Abwesenheit τοπ Schottky-Sperrschichtmetall in diesem Teil sind. Die Fig. 10 (d) ist eine Querschnittsansicht längs der Linie X(d)-X(d) in Fig. 9 und zeigt den den ohmschen Kontakt 31 der Quelle 30 und das Verbindungspolster 32 für die Quelle einschließenden Teil· Die Fig. 10 (e), die eine Querschnittsansient längs der Linie X(e)-X(e) in Fig. 9 ist, zeigt das
109851/1570
Verbindungspolster 26 des lores 23.
Die Fig. 11(f) ist eine Querschnittsansicht des Teiles 22 der nach innen ausgebucheten Vertiefung des Schottky-Sperrschichttores 23 längs der Linie X(f)-X(f) in Fig. 9 und sie zeigt, wie der aktive Teil der Schottky-Sperrtore 23 und das Tor-Verb indungspol st er 26 miteinander verbunden sind.
Die Fig. 11 (g) ist eine Querschnittsansicht längs der Linie X(g)-X(g) in Fig. 9» worin das auf dem ohmschen Metall 29 auf dem Abflußber.eich ausgebildete Schottky-Sperrmetall 28 selbst als Elektrodenmaterial zur Verbindung wegen der Bequemlichkeit bei dem Fabrikationsprozeß genommen ist. In diesem Fall kann die Aufdampfung des Schottky-Spexmetalls als Endprozeß eingesetzt werden.
Der die zuvor beschriebene Struktur aufweisende FET hat folgende Vorteile:
(1) Die Schottky-Tormetalle sind von den Bereichen der Quelle und des Abflusses in selbstausgerichteter Weise durch Verwendung der nach innen ausgebuchteten Vertiefung isoliert. Daher kann die Kanallänge kürzer als bei konventionellem FET gemacht werden.
(2) Beide Bereiche von Quelle und Abfluß sind relativ nahe von den Torbereichen entfernt und daher können die Reihenwiderstände hierzwischen auf ein Minimum herabgesetzt werden. Trotz des kurzen Abstandes von Tor zu Quelle und Abfluß tritt kein elektrischer Kurzschluß hierzwischen infolge des Luftisolationseffektes auf.
(3) Obwohl angenommen werden könnte, daß die Rückkopplungskapazität G , zwischen dem Abfluß und dem Tor infolge der kurzen Abstände von den Bereichen des Tores zu denjenigen der Quelle und des Abflusses größer gemacht würden, kann die Kapazität in Wirklichkeit bei der Erfindung
- 18 109851/1570
infolge des I/uftisolationseffektes der nach, innen ausgebuchteten Vertiefung reduziert werden.
(4) Die Elektrode zum Verbinden des Schottky-Sperrtores kann aus der konventionellen Neigung mit U-Form an dem Ende der nach innen ausgebuchteten Kanalvertiefung herausgeführt werden.
Infolgedessen können die Ätzverhalten, wie in Pig. 3 gezeigt, sowohl in der X- als auch der T-Richtung verwendet werden.
(5) Infolge der oben genannten Vorteile kann ein FET mit ausgezeichneten Hochfrequenz- und Hochgeschwindigkeitseigenschaften, Jedoch mit kleiner Eigenkapazität auf einem halbisolierenden Träger bzw. Substrat erhalten werden.
Beispielhafte Verfahren zur Herstellung einer integrierten Schaltung (IC) unter Verwendung des oben beschriebenen FET werden im folgenden beschrieben. Als Grundkonstruktionselement der IC wird in diesem Fall ein den FET benutzender Inverter
Als
(Umformer) angewandt./Sin solcher Inverter sind in den Fig.
und 13 Strukturen vom Typ mit ohmscher Belastung und in den Fig. 1-4- und 15 eins Struktur vom SBD-FET-Belastungstyp, der mit zwei in Reihe verbundenen FET gebildet ist, gezeigt.
In der Fig. 12 ist eine Quelle 34· in einer einem Vdd 36 vorgesehen. Die Bezugszeichen 35» 37» 39» 4-2 zeigen die Verbindungspolster von Quelle 34·» Vdd 36, Tor 38 bzw. Vout Der Teil 4-3 ist ein Verbindungspunkt zwischen dem Abflußende und dem Verbindungspolster 42 von Vout. Ein SB-FET 40 zur Verstärkung wird gemäß der BeIbStausrichtungsmethode ausgebildet, indem ein ßchottky-Sperrmetall auf dem Boden der nach innen ausgebucheten Vertiefung 33 abgelagert wird, welche
- 19 -
109851/1570
gemäß der Erfindung ausgebildet ist und sich bis herab zu der N-Schicht 20 erstreckt.
Der Teil 44 wird als Belastungswiderstand verwendet, welcher durch Fotoätzen und selektives Ätzen der N+-Schicht auf diesem Teil 44 hergestellt ist. Der. Bereich 45 ist der Teil, der in den großen Bereichen der ersten Herstellungsstufe zum Zweck der Kontrolle der Schwellenspannung des SB-FET 40 zur Verstärkung, welche durch Veränderung der Dicke der N-Schicht 20 durchgeführt wird, eingeätzt ist.
Die Fig. 13 ist eine Querschnittsansicht der Erfindung mit Widerstandsbelastung 44 längs der Linie XIII-XIII von Fig.12. In dieser Figur unterscheidet sich die Stärke der N-Schicht 20 beim SB-FET 40 von derjenigen des Teiles der Widerstandsbelastung 44. Dieser Unterschied der N-Schichtstärke zwischen dem FET-Teil 40 und dem Widerstandsbelastungsteil 44 wird durch den zuvor geätzten Teil des großen Bereiches 45 realisiert, der den FET-Teil 40 jedoch nicht den Belastungsteil 44 enthält. Auf diese Weise kann der SB-FET zur Verstärkung in den Fig. 12 und 15 so hergestellt werden, daß er normalerweise die Aus-Bedingung einnimmt. Andererseits ist es möglich, wie in den Fig. 14 und 15 gezeigt, eine Inverterkonstruktion auszubilden, welche als ihre Belastung einen dem FET 40 zur Verstärkung ähnlichen FET 46 besitzt. In diesem Falle besitzt der FET 46 ein Tor und eine Quelle, welche untereinander verbunden sind, und er kann als Belastungswiderstand verwendet werden, dessen Wert mit dem Strom durch den FET 46 variiert.
Der Unterschied der Stärke zwischen den N-Schicht 20 des FET 40 zur Verstärkung und der N-Schicht 20 des FET 46 zur Belastung können durch Veränderung der Stärke der N-Schicht des FET 40
- 20 -
109851 / 1 570
21203
ti
kontrolliert werden, welche durch Verwendung des zuvor geätzten Bereiches 45 auf der großen Fläche, welche nur den FET 40 für den Verstärkungsbereich enthält, realisiert werden.
Nach dieser Methode kann der FET 46 für die Belastung in Sperr-Betriebsart und der FET 40 zur Verstärkung in Verstärkungsbetriebsart betrieben werden.
Diese Art von Inverter in Form der Verstärkungs-Sperr-Betriebsart besitzt die Vorteile, daß der Störrand größer ist als derjenige eines Inverters mit Widerstandsbelastung infolge der Eigenschaften der Belastungskurve des Sperr-FET, dessen Tor mit seiner Quelle verbunden ist, und es kann ein höheres Impulsansprechverhalten erreicht werden.
Falls der Unterschied der Stärke der N-Schicht zwischen FET 40 zur Verstärkung und FET 46 zur Belastung durch einen geeigneten Wert der Stärke kontrolliert wird, können die Bereiche des SB-Metalltores für FET 40 und FET 46 durch gleichzeitiges, bevorzugtes Ätzen für die nach innen ausgebuchtete Vertiefung und die gleichzeitige Ablagerung von Schottky-Tormetall in selbstausgerichteter Weise hergestellt werden. Natürlich kann eine solche Art von Inverter mit Verstärkungs-Sperr-Betriebsart hergestellt werden, indem jeder SB-FET mittels eines getrennten, bevorzugten Ätzens und nicht gleichzeitiger Aufdampfung der zwei Arten von verschiedenen SB-Metallen hergestellt wird.
Das Bezugszeichen 47 zeigt den verbindenden Teil für das Verbindungspolster 42 von Vout und die Zwischenlage von FET 40 und FET 46 an.
- 21 -
109851/1570
si
In der Fig. 16 sind verschiedene Verfahren, welche zur Herstellung der integrierten Schaltungen, der diskreten SB-FET und Gunn-Vorrichtungen der Erfindung verwendet werden, systematisch wiedergegeben.
In der Fig. 16 sind neun Hauptprozesse und verschiedene Kombinationen dieser Prozesse zur Herstellung jeder Vorrichtung angewandt.
Einzelheiten eines jeden Prozesses bzw. Verfahrens werden wie folgt erläutert:
Prozeß 1s Epitaxiales Wachstum
Prozeß 2: nicht bevorzugtes Ätzen für einen großen Bereich einschließlich Verstärker-FET
(I) Ablagerung einer Isolatorschicht (II) Fotogravierung für Isolatorschicht (III) Selektives, nicht bevorzugtes Ätzen, welches nicht
von der Orientierung der Kristallebene abhängt (IV) Entfernung der Isolatorschicht
Prozeß 3: Diffusion für If^-Schicht
Prozeß 4s Nicht bevorzugtes Ätzen bis herab zum halbisolieren-
den Träger (Isolierung für .jeden Bereich) (I) Ablagerung einer Isolatorschicht (II) Fotogravierung für die Isolatorschicht und Entfernung
des Fotoabdeckmittels
(III) Nicht bevorzugtes Ätzen herab zum halbisolierenden Träger
(IV) Entfernung deS3 Isolator schicht und Ablagerung einer neuen Isolatorschicht
- 22 -
109 8 51/1570
Prozeß 5: Ausbildung von ohmschen Kontakten
(I) Fotogravierung für Fotoabdeckmittelschicht und Isolatorschicht
(II) Aufdampfung von ohmschem Metall
(III) Entfernung von ohmschem Metall auf Fotoabdeckmittelschicht und des Fotoabdeckmittels durch einen Entferner für das Fotoabdeckmittel
Prozeß 6: Entfernung; von N+-Schicht
(I) Fotogravierung einer Isolatorschicht (II) Selektive Entfernung von N+-Schicht (III) Entfernung des Fotoabdeckmittels
Prozeß 7ϊ Bevorzugtes Ätzen und gleichzeitige Aufdampfung
für SB-Metall
(I) Fotogravierung einer Fotoabdeckmittelschicht und der
Isolatorschicht
(II) Selektives, bevorzugtes Ätzen, welches von der
Orientierung der Kristallebene abhängt (III) Aufdampfung von SB-Metall
(IV) Entfernung von SB-Metall auf dem Fotoabdeckmittel und dee Fotoabdeckmittels durch einen Entferner für das Fotoabdeckmittel
Prozeß 8: Bevorzugtes Ätzen und SB-Metallaufdampfung für
den Belastunp;s-FEQ?
(I) Fotogravierung für eine Fotoabdeckmittelschicht und den Isolator
(II) Selektives, bevorzugtes Ätzen, welches von der kristallinen Ebene abhängt,
(III) Aufdampfung von SB-Metall
(IV) Entfernung von SB-Metall auf dem Fotoabdeckmittel und des Fotoabdeckmittels durch einen Entferner für das Fotoabdeckmittel
- 23 -
109851/1570
ff
Prozeß 9s Bevorzugtes Itzen und SB-Metallaufdampfung für
den Verstärker-FET
(I) Fotogravierung für eine Fotoabdeckmittelschicht und
den Isolator
(II) Selektives, bevorzugtes Ätzen, welches von der
Orientierung der Kristallebene abhängt (III) Aufdampfung von SB-Metall ·
(IV) Entfernung von SB-Metall auf dem Fotoabdeckmittel und des Fotoabdeckmittels durch einen Entferner für das Fotoabdeckmittel
In diesen oben beschriebenen Prozessen bzw. Verfahren werden Isolatorschichten aus einer Alo0-,-Schicht oder SiCU-Schicht hergestellt, welche durch Elektrodenstrahl_yerdampfung abgelagert wird.
In der Fig. 16 sind fünf Einrichtungen angegeben, für welche die Kombination dieser Prozesse als Prozeßreihenfolgen (1), (2), (3)» (4)» und (5) angegeben sind.
Jede Prozeßreihenfolge in Fig. 16 ist wie folgt: Prozeßreihenfolge (1): Gunnvorrichtung mit Brückenstruktur Prozeßreihenfolge (2); Diskreter, selbstausgerichteter SB-FET
mit nach innen ausgebucheten Vertiefungen
Prozeßreihenfolge (3) % IO nach Zwei stuf enauf damp fung für das
SB-Metall (ein Inverter mit Verstärkungsund Sperr-FET) Prozeßreihenfolge (4): IC, hergestellt durch gleichzeitige
Aufdampfung von SB-Metall, (ein Inverter mit Verstärkungs-FET und Sperr-FET)
Prozeßreihenfolge (5)ι IC mit Belastungswiderständen (ein
Inverter mit Belastungswiderstand)
- 24 -
109851/1570
Gemäß der Erfindung können verschiedene Verbindungshalbleitervorrichtungen erhalten werden, indem Kombinationen verschiedener Prozesse in gewünschter Reihenfolge, wie in den oben beschriebenen Beispielen angegeben, verwendet werden.
Darüber hinaus kann gemäß der Erfindung der Sperrschicht-FET, der in Pig. 17 gezeigt ist, ebenfalls durch Ioneneinbau nach der Selbstausrichtungsweise aufgebaut werden. In der Fig. 17 bezeichnet das Bezugszeichen 48 eine Maske aus metallischem, aufgedampftem FiIm um den Einbau (Implantierung) der Ionen zu verhindern, 49 eine Einfallsrichtung des Dotierungsmittel bei der Ionenimplantation und 50 eine PN-Sp err schicht, welche durch Implantation der Ionen gebildet ist. Daher kann die vorliegende Erfindung nicht nur auf einen SB-Tor-ΙΈΤ angewandt werden, sondern ebenfalls auf einem Sperrtor-ϊΈΤ, in dem die Arbeitsweise der Ionenimplantation angewadnt werden.
-Pat entanaprüche-
109851/1570

Claims (1)

  1. Patentansprüche
    isssssssaass:
    M.jVerbindungshalbleitei^orrichtung, dadurch gekennzeichnet, daß sie einen monokristallinen Träger umfaßt, welcher mindestens eine nach innen ausgebuchtete Vertiefung aufweist, wobei der Schnittwinkel zwischen der Hauptfläche des Trägers und mindestens einer Seitenwand der Vertiefung größer als 90° und kleiner als 180° im Querschnitt für einen Teil dieser Vertiefung ist.
    2. Verbindungshalbleitervorrichtung, dadurch gekennzeichnet, daß sie einen monokristallinen Träger, welcher mindestens eine nach innen ausgebuchtete Vertiefung aufweist und wobei der Schnittwinkel zwischen der Haupt-
    und
    oberfläche des Trägers/mindestens einer Seitenwand der Vertiefung größer als 90° und kleiner als 180° ist, und mindestens ein Elektrodenmaterial oder Schottky-Sperrmetall oder Dotierungsmaterial, welches aus einer Richtung praktisch senkrecht zu der Hauptoberfläche abgeschieden und mindestens an den herausgestreckten Kanten der Vertiefung elektrisch isoliert und physikalisch getrennt ist, umfaßt.
    3. Verbindungshalbleitervorrichtung in Form eines Feldeffekttransistors, dadurch gekennzeichnet, daß sie einen monokristallinen Träger, welcher mindestens eine nach innen ausgebuchtete Vertiefung aufweist und wobei der Schnittwinkel zwischen der Hauptoberfläche des Trägers und mindestens einer Seitenwand der Vertiefung größer als 90° und geringer als 180° ist, mindestens ein aus Metall oder Schottky-Sperrschichtmetall oder Dotierungsmaterial, welches aus einer Richtung praktisch senkrecht zur Hauptoberfläche abgeschieden und mindestens an den herausgestreckten Kanten
    - 26 109851/1570
    der Vertiefung elektrisch isoliertund physikalisch getrennt ist, bestehendes Material umfaßt, wobei ein Teil dieses Materials eine Torelektrode oder einen Torteil bildet, dessen Form durch die Kanten der nach innen ausgebuchteten Vertiefungen bestimmt wird.
    VerMndungshalbleitervorrichtung, dadurch g e k e η η ζ eichnet, daß sie ein monokristallines Substrat, welches mindestens eine nach innen ausgebuchtete Vertiefung besitzt, welche durch Ätzen auf im wesentlichen (lOO)-Ebenen des kristallinen Trägers gebildet ist und wobei der Schnittwinkel zwischen der Hauptoberfläche des Trägers und mindestens einer Seitenwand der Vertiefung größer als 90° und kleiner als 180° ist, ein Elektrodenmaterial oder Schottky-Sperrmetall oder Dotierungsmaterial, welches senkrecht zu der Hauptoberfläche abgelagert oder eingeführt ist und kontinuierlich in im wesentlichen den ΦΆΆ)-, <011>- , <101^., OOT/-, <110/-und ^tfo} -Richtungen leitend ist, auf dem Boden der Vertiefung und dem angrenzenden Oberflächenteil, welcher diese nach innen ausgebuchtete Vertiefung nicht einschließt, umfaßt.
    Verbindungshalbleitervorrichtung nach Anspruch 2, dadurch gekennz eichnet, daß die Vorrichtung als integrierte Schaltung aufgebaut ist, welche mindestens zwei Schottky-Sperrtor-Feldeffekttransistoren umfaßt, welche in Reihe oder parallel miteinander verbunden sind, wobei die Schwellenspannungen von mindestens zwei drteer Feldeffekttransistoren verschieden sind.
    Verbindungshalbleitervorrichtung nach Anspruch 3» dadurch gekennz eichnet, daß die Vorrichtung als
    109851/1570
    integrierte Schaltung aufgebaut ist, welche mindestens zwei Schottky-Sperrtor*-ileldeffekttransistoren umfaßt, · v/eiche in Keine oder parallel miteinander verbunden sind und wobei die Schwellenspannungen dieser iUrancistören durch Veränderung der Stärke der Halblei-terschicht1 verschieden gemacht"sind.
    7. Verbindungshalbleiter'üOrrichtung nach Ansprucli 3, dadurch, g e k. e η η ζ eichnet, daß die Vorrichtung als integrierte Schaltung aufgebaut ist, welche mindestens zwei Schottky-Sperrrtor-Feldeffekttransictoren umfaßt, vrelche in Eeihe oder parallel miteinander verbunden -sind, Kobei die verschiedenen Schwellencpannungen dieser iPransis« toren durch Ver^vendung von mehr als zwei Sorten von Schottky-Sperrschichtrietallen erzeugt sind.
    - 2B -
    109851/1570
    SAD ORIGJNAL
DE19712120388 1970-04-28 1971-04-26 Verbindungshalbleitervorrichtung Pending DE2120388A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP45035904A JPS5032033B1 (de) 1970-04-28 1970-04-28
JP45080325A JPS5029315B1 (de) 1970-09-14 1970-09-14

Publications (1)

Publication Number Publication Date
DE2120388A1 true DE2120388A1 (de) 1971-12-16

Family

ID=26374916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712120388 Pending DE2120388A1 (de) 1970-04-28 1971-04-26 Verbindungshalbleitervorrichtung

Country Status (4)

Country Link
US (1) US3813585A (de)
DE (1) DE2120388A1 (de)
GB (1) GB1347874A (de)
NL (1) NL7105648A (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969632A (en) * 1971-07-06 1976-07-13 Thomson-Csf Logic circuits-employing junction-type field-effect transistors
CA1049127A (en) 1974-03-05 1979-02-20 Kunio Itoh Semiconductor devices with improved heat radiation and current concentration
US3906541A (en) * 1974-03-29 1975-09-16 Gen Electric Field effect transistor devices and methods of making same
US3953879A (en) * 1974-07-12 1976-04-27 Massachusetts Institute Of Technology Current-limiting field effect device
US4092660A (en) * 1974-09-16 1978-05-30 Texas Instruments Incorporated High power field effect transistor
US3951708A (en) * 1974-10-15 1976-04-20 Rca Corporation Method of manufacturing a semiconductor device
JPS5342679B2 (de) * 1975-01-08 1978-11-14
US3998674A (en) * 1975-11-24 1976-12-21 International Business Machines Corporation Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching
US4104672A (en) * 1976-10-29 1978-08-01 Bell Telephone Laboratories, Incorporated High power gallium arsenide schottky barrier field effect transistor
US4141021A (en) * 1977-02-14 1979-02-20 Varian Associates, Inc. Field effect transistor having source and gate electrodes on opposite faces of active layer
US4099305A (en) * 1977-03-14 1978-07-11 Bell Telephone Laboratories, Incorporated Fabrication of mesa devices by MBE growth over channeled substrates
US4237473A (en) * 1978-12-22 1980-12-02 Honeywell Inc. Gallium phosphide JFET
FR2449369A1 (fr) * 1979-02-13 1980-09-12 Thomson Csf Circuit logique comportant une resistance saturable
US4210470A (en) * 1979-03-05 1980-07-01 International Business Machines Corporation Epitaxial tunnels from intersecting growth planes
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
US4227942A (en) * 1979-04-23 1980-10-14 General Electric Company Photovoltaic semiconductor devices and methods of making same
US4379307A (en) * 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
US4389429A (en) * 1980-06-16 1983-06-21 Rockwell International Corporation Method of forming integrated circuit chip transmission line
EP0059796A1 (de) * 1981-03-02 1982-09-15 Rockwell International Corporation Durch anisotropisches Ätzen vom Substrat isolierter lateraler NPN-Transistor und Verfahren zu seiner Herstellung
US4497685A (en) * 1981-05-08 1985-02-05 Rockwell International Corporation Small area high value resistor with greatly reduced parasitic capacitance
US4506283A (en) * 1981-05-08 1985-03-19 Rockwell International Corporation Small area high value resistor with greatly reduced parasitic capacitance
US4522682A (en) * 1982-06-21 1985-06-11 Rockwell International Corporation Method for producing PNP type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom
US5049971A (en) * 1983-10-21 1991-09-17 Hughes Aircraft Company Monolithic high-frequency-signal switch and power limiter device
JPS61171136A (ja) * 1985-01-25 1986-08-01 Toshiba Corp 半導体結晶のメサエツチング方法
DE3509963A1 (de) * 1985-03-20 1986-09-25 Standard Elektrik Lorenz Ag, 7000 Stuttgart Junction-feldeffekttransistor mit selbstjustierendem gate
US4879587A (en) * 1986-11-13 1989-11-07 Transensory Devices, Inc. Apparatus and method for forming fusible links
US4774555A (en) * 1987-08-07 1988-09-27 Siemens Corporate Research And Support, Inc. Power hemt structure
KR970000538B1 (ko) * 1993-04-27 1997-01-13 엘지전자 주식회사 게이트 리세스 구조를 갖는 전계효과트랜지스터의 제조방법
TW307948B (de) * 1995-08-29 1997-06-11 Matsushita Electron Co Ltd
US8071457B2 (en) 2010-01-07 2011-12-06 Globalfoundries Inc. Low capacitance precision resistor
US10134839B2 (en) * 2015-05-08 2018-11-20 Raytheon Company Field effect transistor structure having notched mesa

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457633A (en) * 1962-12-31 1969-07-29 Ibm Method of making crystal shapes having optically related surfaces
NL143070B (nl) * 1964-04-21 1974-08-15 Philips Nv Werkwijze voor het aanbrengen van naast elkaar gelegen, door een tussenruimte van elkaar gescheiden metaaldelen op een ondergrond en voorwerp, in het bijzonder halfgeleiderinrichting, vervaardigd met toepassing van deze werkwijze.
DE1439711A1 (de) * 1964-08-04 1968-11-28 Telefunken Patent Halbleiteranordnung mit geringer Nebenschlusskapazitaet
US3363153A (en) * 1965-06-01 1968-01-09 Gen Telephone & Elect Solid state triode having gate electrode therein subtending a portion of the source electrode
DE1514673A1 (de) * 1966-01-26 1969-06-19 Siemens Ag Verfahren zum Herstellen eines Transistors
US3493820A (en) * 1966-12-01 1970-02-03 Raytheon Co Airgap isolated semiconductor device
CH461646A (de) * 1967-04-18 1968-08-31 Ibm Feld-Effekt-Transistor und Verfahren zu seiner Herstellung
US3528168A (en) * 1967-09-26 1970-09-15 Texas Instruments Inc Method of making a semiconductor device
US3607448A (en) * 1968-10-21 1971-09-21 Hughes Aircraft Co Chemical milling of silicon carbide
US3699408A (en) * 1970-01-23 1972-10-17 Nippon Electric Co Gallium-arsenide schottky barrier type semiconductor device
US3678573A (en) * 1970-03-10 1972-07-25 Westinghouse Electric Corp Self-aligned gate field effect transistor and method of preparing
US3675313A (en) * 1970-10-01 1972-07-11 Westinghouse Electric Corp Process for producing self aligned gate field effect transistor

Also Published As

Publication number Publication date
GB1347874A (en) 1974-02-27
NL7105648A (de) 1971-11-01
US3813585A (en) 1974-05-28

Similar Documents

Publication Publication Date Title
DE2120388A1 (de) Verbindungshalbleitervorrichtung
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
DE2737073B2 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1539079B2 (de) In einer Halbleiterscheibe für integrierte Schaltungen ausgebildeter Planartransistor
DE2040154A1 (de) Transistor und Verfahren zu dessen Herstellung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE1464604A1 (de) Halbleitervorrichtung
DE3040873C2 (de) Feldeffekttransistor
DE2030917A1 (de) Halbleiteranordnung
DE2047241C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2940975T1 (de)
DE1639418A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und nach dem Verfahren hergestellte Halbleitervorrichtungen
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE3527269C2 (de)
DE1439268B1 (de) Integrierte Halbleiterschaltungsanordnung
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3905480A1 (de) Halbleiterlaser und verfahren zu seiner herstellung
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3932277A1 (de) Halbleitereinrichtung und verfahren zu ihrer herstellung
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2403816B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1464286C3 (de) Halbleiterbauelement mit einem Halbleiterkörper, in dem mindestens ein Flachentransistoraufbau vorge sehen ist
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität

Legal Events

Date Code Title Description
OD Request for examination
OHN Withdrawal