DE1489193C3 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1489193C3
DE1489193C3 DE1489193A DEN0025972A DE1489193C3 DE 1489193 C3 DE1489193 C3 DE 1489193C3 DE 1489193 A DE1489193 A DE 1489193A DE N0025972 A DEN0025972 A DE N0025972A DE 1489193 C3 DE1489193 C3 DE 1489193C3
Authority
DE
Germany
Prior art keywords
zone
layer
semiconductor body
semiconductor
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1489193A
Other languages
English (en)
Other versions
DE1489193A1 (de
DE1489193B2 (de
Inventor
Thomas Horley Surrey Klein (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1489193A1 publication Critical patent/DE1489193A1/de
Publication of DE1489193B2 publication Critical patent/DE1489193B2/de
Application granted granted Critical
Publication of DE1489193C3 publication Critical patent/DE1489193C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit mindestens einer Transistorstruktur mit drei übereinanderliegenden Zonen abwechselnden Leitungstyps, zwei äußeren Zonen des ersten Leitungstyps und einer mittleren Zone, der Basiszone, des zweiten Leitungstyps, bei dem auf eine Oberfläche des Halbleiterkörpers, der eine der äußeren Zonen bildet, eine epitaktische Halbleiterschicht mit einem höheren spezifischen Widerstand als der Halbleiterkörper aufgebracht wird und bei dem der Halbleiterkörper wenigstens in der Nähe der genannten Oberfläche eine Verunreinigung des zweiten Leitungstyps enthält, die, zum Erzeugen der Basiszone, vom Halbleiterkörper her in die epitaktische Halbleiterschicht eindiffundiert wird.
Ein derartiges Verfahren zur Herstellung eines Transistors ist aus der DE-AS 1141 724 bekannt. Dabei wird von einem Halbleiterkörper des ersten Leitungstyps ausgegangen, der eine Verunreinigung des zweiten Leitungstyps enthält. Zur Herstellung der Basiszone wird diese Verunreinigung aus dem Halbleiterkörper über die ganze Dicke einer auf dem Halbleiterkörper erzeugten epitaktischen Schicht diffundiert. Bei diesem bekannten Verfahren wird die Emitterzone durch Umdotierung eines Oberflächenteils der epitaktischen Schicht erhalten, während die Kollektorzone, wie gewöhnlich, durch den Halbleiterkörper gebildet wird. Integrierte Schaltungen, die Transistoren zusammen mit weiteren Schaltungselementen und Leitungskreuzungen in einem gemeinsamen Körper enthalten, sind in Scientia Electrica, Vol. IX, Fase. 2, 1963, S. 67 bis 91, beschrieben. ■
Bei Verfahren zur Herstellung dieser bekannten
ίο Halbleiteranordnung wird ein Halbleiterkörper, der an sich die Kollektorzone bildet, an einer Oberflächenseite mit der Emitterzone und der Basiszone versehen. In vielen Fällen ist es jedoch erwünscht, daß der Halbleiterkörper die Emitterzone bildet, während die Kollektorzone und die Basiszone an einer Oberflächenseite dieses Körpers angebracht werden, z. B. wenn es vorteilhaft ist, die Emitterzone über den Halbleiterkörper mit einem weiteren Schaltungselement zu verbinden, oder mit der Emitterzone einer zweiten Transistor- struktur wie z. B. in der in F i g. 4 der US-PS 26 63 806 gezeigten Schaltung. Eine Transistorstruktur, bei der der Halbleiterkörper die Emitterzone bildet, läßt sich jedoch schwer herstellen, da die Basiszone einen Konzentrationsgradienten der den Leitungstyp bedingenden Verunreinigung aufweisen soll, bei dem die Konzentration in der Nähe der Emitterzone höher ist als in der Nähe der Kollektorzone.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Transistorstruktur, insbesondere zur Verwendung in integrierten Schaltungen, zu schaffen, bei dem der als Ausgangskörper dienende Halbleiterkörper die Emitterzone der Transistorstruktur (»inverser Transistor«) bildet.
Ein Verfahren eingangs erwähnter Art ist gemäß der Erfindung dadurch gekennzeichnet, daß die epitaktische Halbleiterschicht vom ersten Leitungstyp ist und zum Erzeugen der Basiszone nur über einen Teil ihrer Dicke umdotiert wird, so daß die verbleibende nicht umdotierte Oberflächenschicht der epitaktischen Halbleiterschicht die andere äußere als Kollektorzone dienende Zone und den Halbleiterkörper die Emitterzone bilden.
Gemäß einer weiteren Ausgestaltung der Erfindung kann die Basiszone durch Umdotierung eines Teiles der anderen äußeren Zone von der Oberfläche der epitaktischen Halbleiterschicht her bis zur Basiszone mit einer elektrischen Kontaktelektrode versehen werden, wobei der umdotierte Teil von dem nicht umdotierten Teil der Oberflächenschicht umgeben ist.
Eine weitere Ausgestaltung der Erfindung ist auch darin zu sehen, daß zur Darstellung mehrerer Schaltungs- und Leitungskreuzungen die Verunreinigung des zweiten Leitungstyps in den Halbleiterkörper in eine Anzahl gesonderter Bereiche eingebracht wird und von dort die Diffusion nur in entsprechende gesonderte Bereiche der epitaktischen Schicht erfolgt. Weitere elektrische Schaltungselemente können z. B. ein weiterer Transistor, ein Widerstandselement und/ oder ein Kondensator sein.
Die mit der Erfindung erzielten Vorteile sind darin zu sehen, daß auf einfache Weise inverse Transistorstrukturen herstellbar sind, die sich besonders für integrierte Schaltungen eignen. In den Zeichnungen zeigen
Fig. 1 und 3 bis 6 Schnitte durch eine Halbleiteranordnung mit einem Transistor und einem Widerstand in verschiedenen Stufen der Herstellung,
Fig. 7 einen Schnitt entlang der Linie VIi-VII in
Fig.8,
F i g. 8 eine Draufsicht auf die Halbleiteranordnung nach F i g. 7,
Fig.9 das Schaltbild der Halbleiteranordnung nach den Fig. 7 und.8,
Fig. 2 einen Schnitt durch eine Halbleiteranordnung zur Herstellung einer .Transistorstruktur und einem weiteren elektrischen Schaltungselement mit einer unterschiedlichen Anordnung der Verunreinigung des zweiten Leitungstyps in dem Halbleiterkörper,
Fig. 10 und 11 die Draufsicht auf eine Halbleiteranordnung mit mehreren Transistorstrukturen und mit ihnen verbundenen weiteren elektrischen Schaltungselementen sowie das entsprechende Schaltbild,
Fig. 12 und 13 Ausschnitte aus Halbleiteranordnungen, die lediglich ein weiteres elektrisches Schaltungsund eine Leitungskreuzung zeigen,
Fig. 14 bis 16 Schnitte durch eine Halbleiteranordnung in verschiedenen Stufen der Herstellung einer Transistorstruktur mit einem weiteren elektrischen Schaltungselement mit einer weiteren unterschiedlichen Anordnung der Verunreinigung des zweiten Leitungstyps in dem Halbleiterkörper und
Fig. 17 eine Draufsicht auf die in Fig. 16 im Schnitt dargestellten Halbleiter.
Fig. 1 zeigt einen Halbleiterkörper 1, der die Form einer rechteckigen Platte mit den Abmessungen 200 μηι χ 6000 μηι χ 1000 μην hat. Der N-leitende Körper 1 ist mit etwa 3 χ 1019 Arsenatomen/cm3 und etwa 1 χ iO|l)Boratom/cmJdotiert.
Auf dem Halbleiterkörper 1 wird nach Fig. 3 epitaktisch eine Oberflächenschicht 2 mit geringer N-Leitfähigkeit aufgebracht. Während des epitaktischen Aufbringens von Silizium mit etwa 2 χ 1017 Arsenatomen/cmJ erhält die Schicht 2 eine P-Ieitende Zone 3 mit einer Dicke von etwa 1 μηι, durch aus dem Körper 1 eindiffundierendes Bor. Die verbleibende Zone 4 hat eine N-Leitfähigkeit, die gleich der des epitaktisch angebrachten Materials ist.
Eine Maskierungsschicht aus ätzbeständigem Material (nicht dargestellt) wird auf dem Halbleiterkörper 1 und der Schicht 2 angebracht, worauf der Halbleiterkörper 1 und die Schicht 2 derart geätzt werden, daß nach dem Entfernen der Maskierungsschicht die Stufe nach Fig.4 erreicht ist, bei der die Volumen 5, 6 und 7 entfernt und zwei Mesas 8, 9 gebildet sind, die je einen gesonderten Teil der Schicht 2 mit den Zonen 3 und 4 enthalten.
Eine Siliziumoxidschicht 10 (Fig.5) wird durch Erhitzen in einer Atmosphäre nassen Sauerstoffs bei einer Temperatur von 860° C während 16 Stunden angebracht, worauf eine Öffnung 11 durch eine Maskierungsschicht und durch Ätzen in der Schicht 10 vorgesehen wird. Aluminium wird durch eine Maske durch Aufdampfen im Vakuum auf der N-leitenden Siliziumoberfläche angebracht, worauf durch Legieren und Diffundieren die Kontaktelektrode 12 aufgebracht und eine Verbindung mit der P-leitenden Zone 3 hergestellt wird. Legieren und Diffundieren erfolgen durch Erhitzung auf etwa 1150° C während einer Stunde.
Drei weitere öffnungen 13, 14 und 15 werden darauf durch Ätzen in der Schicht 10 vorgesehen (siehe F i g. 6). Die öffnung 13 bildet einen Teil eines Ringes und die öffnungen 14 und 15 sind langgestreckte, parallele Rechtecke. Gold mit 0,5 bis 1 Gew.% Antimon (oder Gold mit 0,5 bis 1 Gew.% Arsen) wird durch eine Maske im Vakuum aufgedampft und auf der Zone 4 durch Erhitzung auf 400° C oder höher während kurzer Zeit legiert, so daß praktisch ohmsehe Kontaktelektroden. 16, 17 und 18 mit den Zonen 4 hergestellt werden. Es kann auch eine Metallschicht in einer Öffnung in der Oxidschicht angebracht werden, indem die ganze Oxidschicht gemeinsam mit den Öffnungen mit einer Metallschicht überzogen wird, worauf mittels einer Maske und eines Ätzmittels die Metallschicht mit Ausnahme der Stelle der Öffnung entfernt wird. Aufgedampfte Metallschichten 19, 20 und 21 werden gemäß Fig. 7 durch Aufdampfen von Aluminium oder mittels einer Maske oder mittels einer photolithographischen Technik angebracht, um eine Verbindung mit der Kontaktelektrode 12 zu erzielen, um die Kontaktelektroden 16 und 17 miteinander zu verbinden und um eine Verbindung mit der Kontaktelektrode 18 herzustellen. Die untere Seite des Halbleiterkörpers 1 wird an einem mit Gold überzogenen Streifen aus einer Nickel-Kobalt-Eisen-Legiermig festlegiert.
Fig.8 zeigt eine Draufsicht entsprechend dein Querschnitt nach F i g. 7, wobei die Begrenzungen der Mesas 8 und 9 unter der Oxidschicht 10 durch unterbrochene Linien angedeutet sind. Der Mesawiderstand hat einen rechteckigen Widerstandskörper und die Kontaktelektroden 17 und 18 sind langgestreckte, parallele Rechtecke. Dies ermöglicht einen gut reproduzierbaren Widerstandswert.
Da bei einem Widerstandsaufbau die Zone 3 nicht kontaktiert und deren Spannung somit schwebend ist, ist es zweckmäßig, eine direkte elektrische Verbindung mittels einer Metallschicht zwischen der Zone 3 und dem Körper 1 herzustellen.
F i g. 2 zeigt eine unterschiedliche Anordnung der Verunreinigung des zweiten Leistungstyps in dem Halbleiterkörper 1, bei der das Bor auf eine Oberflächenschicht Xb des anfangs vollkommen N-leitenden Halbleiterkörpers 1 beschränkt ist. Dieser Halbleiterkörper ergibt ebenfalls die Anordnung nach den F i g. 7 und 8, wenn die gleichen Maßnahmen nach den Fig. 3 bis 8 durchgeführt werden. Die Begrenzungen der Zone 1ύ sind in den Fig. 3 bis 7 nicht angedeutet.
Fig.9 zeigt die Schaltung der Halbleiteranordnung nach den Fig. 7 und 8. Ein Ende eines Widerstandes R entsprechend der Schicht 4 zwischen den Kontaktelektroden 17 und 18 wird durch eine Metallschicht 20 mit dem Kollektor des Transistors verbunden. Eine Verbindung 19 wird mit der Basis und eine Verbindung 21 mit dem anderen Ende des Widerstandes R hergestellt und die Verbindung 22 dient als Emitterzuleitung.
F i g. 10 zeigt eine Halbleiteranordnung in Form einer integrierten Schaltung mit drei Transistoren und vier Widerständen, die mit Ausnahme des Anbringens der öffnungen in der Oxidschicht und von Metallschichten, durch ein Verfahren nach den F i g. 1 bis 8 hergestellt werden.
Fig. 11 zeigt das Schaltbild der integrierten Schaltung nach Fig. 10. Die Halbleiteranordnung enthält vier Widerstände R 1, R 2, R 3, R 4 und drei Transistoren Tl, 72, T3. Metallschichten Ll, L 2, L 3 und L 4 liefern die äußeren Verbindungen mit einem Ende der Widerstände R 1, R 2, R 3, R 4 und die Schicht L 5 verbindet das andere Ende des Widerstandes R 1 mit dem Kollektor des Transistors Ti, die Schicht L 6 verbindet die Kollektoren der Transistoren Tl und T2 miteinander und liefert eine gemeinsame äußere Verbindung mit den Kollektoren der Transistoren Π, Γ2 und T3, die Schicht Ll verbindet die Kollektoren der Transistoren T2 und T3 miteinander und die Schichten L 8, Z. 9 und
L 10 verbinden jedes der anderen Enden der Widerstände R 2. R 3 und R 4 mit den Basen der betreffenden Transistoren Tl, 7"2 bzw. T3. Eine gemeinsame Emitterverbindung wird dadurch erhalten, daß ein mit Gold überzogener Streifen C aus einer Nickel-Kobalt-Eisen-Legierung an der unteren Oberfläche des Halbleiterkörpers 1 festlegiert wird. F i g. 10 zeigt einen vorstehenden Teil des Streifens C. Im Betrieb kann die Schicht L 1 z. B. mit einer Spannung von +3 V und der Streifen mit Erden verbunden werden.
Wenn eine Halbleiteranordnung mit einer der beschriebenen Transistorstrukturen versehen ist, kann man neben den schon beschriebenen Widerständen weitere Schaltungskontakte und Leitungskreuzungen in ihr unterbringen. Fig. 12 zeigt als Beispiel dafür einen Ausschnitt mit einem Kondensator in einer Herstellungsstufe entsprechend der der Fig. 7 und 8. Eine Verbindung wird mit der Zone 3 und eine mit der Zone 4 hergestellt, so daß die kapazitive Wirkung eines Raumladungsgebietes in der Nähe des PN-Übergangs 3, 4 im Betrieb benutzt werden kann. Eine Mesa 23 wird durch Ätzen erhalten. Eine Oxidschicht 10 mit einer Öffnung 24 wird vorgesehen. Aluminium wird auf der Siliziumfläche durch die Öffnung 24 legiert, um einen P-Kontakt 25 für die Zone 3 zu erzielen. Eine zweite Öffnung 26 wird darauf in der Oxidschicht vorgesehen, durch welche Gold-Arsen auf der Siliziumfläche zum Erzielen einer Kontaktelektrode 27 festlegiert wird. Metallschichten 28 und 29 werden vorgesehen und mit den Kontaktelektroden 25 und 27 verbunden. Der Kondensator wird mit einer nicht dargestellten Transistorstruktur verbunden, wobei der Körper 1 dem Kondensator und dem Transistor gemeinsam ist. Miteinander übereinstimmende Herslellungsstufen werden vorzugsweise in einem einzigen Arbeitsgang durchgeführt. Die Kontaktelektrode 25 kann somit gleichzeitig mit der Kontaktelektrode 12 der Transistorstruktur angebracht werden. Die Zone 3 kann mit dem Körper 1 auf die für den Widerstand R der Mesa 4 beschriebene Weise verbunden werden.
. Fig. 13 zeigt als weiteres Beispiel die Kreuzung von zwei gegeneinander isolierten Verbindungen in einer Herstellungsstufe entsprechend der der Fig. 7 und 8. Ein Mesa 30 wird durch Ätzen erhalten. Eine Oxidschicht 10 wird aufgebracht und eine Öffnung über nahezu die ganze Oberfläche des Mesa 30 in diese Oxidschicht eingebracht. In einem zusätzlichen Verfahrensschritt wird Phosphor in die Öffnung angebracht und in die Siliziumoberfläche durch Erhitzung auf 1150°C während einer Stunde diffundiert, um eine Oberflächenschicht 31 mit niedrigem spezifischem Widerstand zu erzielen. Die Oxidschicht 32 wird dann auf der Oberflächenschicht 31 und zwei Öffnungen 33 und 34 in dieser angebracht. In den Öffnungen 33 und 34 wird Gold-Arsen zum Erzielen von Kontaktelektroden 35 und 36 auf die Schicht 31 legiert. Metallschichten 37, 38 werden mit den Kontaktelektroden 35 und 36 verbunden und eine Metallschicht 39, die senkrecht zur Zeichnungsebene verläuft, wird vorgesehen. Die Stromstrecke 37,35,31,36,38 hat einen niedrigen Widerstand, so daß eine leitende Verbindung hergestellt ist, und die Metallschicht 39 kreuzt diese Stromstrecke und ist dagegen durch die Oxidschicht 32 isoliert. Die Kreuzung bildet einen Teil der leitenden Verbindungen zwischen einer (nicht dargestellten) Transistorstruktur und anderen Schalungselementen. Die Zone 3 kann mit dem Halbleiterkörper 1 aus den zuvor erwähnten Gründen verbunden werden. Die Kontaktelektroden 35 und 36 können z. B. gleichzeitig mit der Kontaktelektrode 16 des Transistors angebracht werden.
Statt leitender Metallschichten können elektrische Verbindungen durch Drahtverbindungen gebildet werden.
In den vorstehend geschilderten Ausführungsbeispielen ist entweder der ganze Halbleiterkörper oder die ganze Oberflächenschicht des Halbleiterkörpers 1 mit der in die epitaktische Schicht zu diffundierenden Verunreinigung dotiert. Es können auch nur Teile der Oberflächenschicht des Halbleiterkörpers 1, auf der die epitaktische Schicht angewachsen wird, mit der in die epitaktische Schicht einzudiffundierenden Verunreinigung dotiert werden. Dabei tritt nur örtlich Diffusion in die epitaktische Schicht auf. Wie dies in Fig. 14 dargestellt ist, kann ein mit Arsen dotierter N-Ieitender Halbleiterkörper 1, der gesonderte Bereiche 38 und 39 hat, in die Bor diffundiert ist, statt des Halbleiterkörpers 1 verwendet werden. .
In diesem Falle ist es nicht notwendig. Mesas zu ätzen, da, wenn die epitaktische Schicht (schwach N-leitend) angebracht und das Bor in die epitaktische Schicht 2 (siehe Fig. 15) diffundiert ist, zwei entsprechende, gesonderte P-Ieitende Zonen 41 und 42 in der Schicht 2 erhalten werden, während der Leitfähigkeitstyp des übrigen Teils der Schicht 2 nicht durch die Diffusion des Bors beeinflußt wird. Die Bereiche 38 und 39 bleiben bestehen; sie sind in Fig. 14 nicht angedeutet, da der Halbleiterkörper 1 nach wie vor N-leitend ist. Eine Oxidschicht 10 wird auf dem Halbleiterkörper 1 und der Schicht 2 nach Fig. 15 angebracht. Die Fig. 16 und 17 zeigen eine Transistorstruktur und einen Widerstand, die gemäß der Schaltung nach F i g. 9 verbunden werden können. Zwei Öffnungen 45 und 46 werden in der Schicht 10 vorgesehen. Nachdem die Öffnungen 45 und 46 vorgesehen sind, wird Aluminium auf die vorstehend beschriebene Weise auf den N-Ieitenden Siliziumoberflächen niedergeschlagen, legiert und in die epitaktische Schicht 2 diffundiert, um zwei P-leitende Verbindungen 50 und 51 mit den Zonen 41 und 42 und gesonderte N-leitende Zonen 52 und 53 zu erhalten. Darauf werden die Öffnungen 13, 14 und 15 vorgesehen, worauf Gold-Antimon auf den Zonen 52 und 53 zum Erzielen von Kontaktelektroden 12,17 und 18 legiert wird.
Die leitenden Verbindungen sind in F i g. 17 mit 19,20 und 21 bezeichnet. Der Widerstandskörper 53 wird durch eine umgebende Zone 51 gegen den Rest des Halbleiterkörpers und die epitaktische Schicht isoliert. Diese Isolierung kann auch dadurch erhalten werden, daß die epitaktische Schicht 2 an einer Stelle entfernt wird, die zwischen der Transistorstruktur und dem Widerstandskörper liegt. Dann erhält man zwar keinen Mesa, aber die Transistorstruktur und der Widerstandskörper werden voneinander getrennt, so daß an dieser Stelle lediglich die gewünschten Verbindungen zurückbleiben.
Andere Schaltungselemente und Leitungskreuzungen wie Kondensatoren und weitere Kreuzverbindungen werden durch ähnliche Verfahren hergestellt, wie sie an Hand der F i g. 12 und 13 beschrieben sind.
Hierzu 5 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit mindestens einer Transistorstruktur mit drei übereinanderliegenden Zonen abwechselnden Leitungstyps, zwei äußeren Zonen des ersten Leitungstyps und einer mittleren Zone, der Basiszone, des zweiten Leitungstyps, bei dem auf eine Oberfläche des Halbleiterkörpers, der eine der äußeren Zonen bildet, eine epitaktische Halbleiterschicht mit einem höheren spezifischen Widerstand als der Halbleiterkörper aufgebracht wird und bei dem der Halbleiterkörper wenigstens in der Nähe der genannten Oberfläche eine Verunreinigung des zweiten Leitungstyps enthält, die, zum Erzeugen der Basiszone, vom Halbleiterkörper her in die epitaktische Halbleiterschicht eindiffundiert wird, d a durch gekennzeichnet, daß die epitaktische Halbleiterschicht (2) vom ersten Leitungstyp ist und zum Erzeugen der Basiszone (3) nur über einen Teil ihrer Dicke umdotiert wird, so daß die verbleibende nicht umdotierte Oberflächenschicht (4) der epitaktischen Halbleiterschicht (2) die andere äußere, als Kollektorzone dienende Zone und der Halbleiterkörper (1) die Emitterzone bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basiszone (3) durch Umdotierung eines Teiles (12) der anderen äußeren Zone von der Oberfläche der epitaktischen Halbleiterschicht her bis zur Basiszone mit einer elektrischen Kontaktelektrode versehen wird, die von dem nicht umdotierten Teil der Oberflächenschicht (4) umgebenist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verunreinigung des zweiten Leitungstyps in dem Halbleiterkörper in eine Anzahl gesonderter Bereiche (38, 39) eingebracht wird, und von dort die Diffusion nur in entsprechende gesonderte Bereiche (41, 42) der epitaktischen Schicht erfolgt.
DE1489193A 1963-12-17 1964-12-12 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE1489193C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB49770/63A GB1071294A (en) 1963-12-17 1963-12-17 Improvements in and relating to the manufacture of transistors

Publications (3)

Publication Number Publication Date
DE1489193A1 DE1489193A1 (de) 1969-06-26
DE1489193B2 DE1489193B2 (de) 1977-07-14
DE1489193C3 true DE1489193C3 (de) 1978-03-09

Family

ID=10453477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1489193A Expired DE1489193C3 (de) 1963-12-17 1964-12-12 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3436279A (de)
JP (1) JPS4838987B1 (de)
DE (1) DE1489193C3 (de)
GB (1) GB1071294A (de)
NL (1) NL143368B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602984A (en) * 1967-10-02 1971-09-07 Nasa Method of manufacturing semi-conductor devices using refractory dielectrics
US3709695A (en) * 1970-07-16 1973-01-09 Motorola Inc Fabrication of semiconductor devices
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain
JPS5834954B1 (de) * 1977-06-03 1983-07-29 Tdk Electronics Co Ltd
FR2480502A1 (fr) * 1980-04-14 1981-10-16 Thomson Csf Dispositif semi-conducteur a grille profonde, son application a une diode blocable, et procede de fabrication
DE3044123A1 (de) * 1980-11-24 1982-06-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum kontaktieren eines halbleiterkoerpers aus silizium
US4738933A (en) * 1985-08-27 1988-04-19 Fei Microwave, Inc. Monolithic PIN diode and method for its manufacture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3089794A (en) * 1959-06-30 1963-05-14 Ibm Fabrication of pn junctions by deposition followed by diffusion
NL268758A (de) * 1960-09-20
NL275313A (de) * 1961-05-10
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
NL297820A (de) * 1962-10-05
GB1050478A (de) * 1962-10-08

Also Published As

Publication number Publication date
DE1489193A1 (de) 1969-06-26
NL143368B (nl) 1974-09-16
US3436279A (en) 1969-04-01
NL6414408A (de) 1965-06-18
GB1071294A (en) 1967-06-07
DE1489193B2 (de) 1977-07-14
JPS4838987B1 (de) 1973-11-21

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1197549C2 (de) Halbleiterschaltungsanordnung
DE2214935C2 (de) Integrierte MOS-Schaltung
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2554612A1 (de) Integrierte halbleiterschaltung
DE1912177A1 (de) Halbleiterbauelement
DE2804373A1 (de) Hall-generator
DE1810322B2 (de) Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2347394C2 (de) Integrierte Darlington-Schaltungsanordnung
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE2607194C2 (de) Halbleiteranordnung
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE2357640A1 (de) Halbleiteranordnung mit elektronenuebertragung
DE1292761B (de) Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1130525B (de) Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps
DE1816439C3 (de) Leistungstransistor
DE1464829C3 (de) Schaltungsanordnung mit mehreren in einem Halbleiterplättchen ausgebildeten Schaltungselementen
DE2854995C2 (de) Integrierte Darlington-Schaltungsanordnung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE1614748C3 (de) Monolithisch integrierte Graetz-Gleichrichteranordnung und Verfahren zu Ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee