DE2347394C2 - Integrierte Darlington-Schaltungsanordnung - Google Patents

Integrierte Darlington-Schaltungsanordnung

Info

Publication number
DE2347394C2
DE2347394C2 DE2347394A DE2347394A DE2347394C2 DE 2347394 C2 DE2347394 C2 DE 2347394C2 DE 2347394 A DE2347394 A DE 2347394A DE 2347394 A DE2347394 A DE 2347394A DE 2347394 C2 DE2347394 C2 DE 2347394C2
Authority
DE
Germany
Prior art keywords
electrode
base layer
emitter
emitter mesa
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2347394A
Other languages
English (en)
Other versions
DE2347394A1 (de
Inventor
Glen Eugene Harland Jun.
Robert William Kokomo Ind. Metzger jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motors Liquidation Co
Original Assignee
Motors Liquidation Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motors Liquidation Co filed Critical Motors Liquidation Co
Publication of DE2347394A1 publication Critical patent/DE2347394A1/de
Application granted granted Critical
Publication of DE2347394C2 publication Critical patent/DE2347394C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0772—Vertical bipolar transistor in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

da.durch gekennzeichnet, daß
i) die beiden Oberflächenbereiche (26,28) der Basisschicht (18) einen im Vergleich zur Basisschicht (18) niedrigen Widerstandswert aufweisen, wobei die erste Emitter-Mesa (22) zwischen dem ersten und dem zweiten Oberflächenbereich (26 bzw. 28) angeordnet ist und der zweite Oberflächenbereich (28) die zweite Emitter-Mesa (24) umgibt.
2. Integrierte Darlington-Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Plättchen (10) aus N-Ieitendem Silizium besteht,
daß die Basisschicht (18) aus P-Ieitendem Silizium besteht und
daß die Oberflächenbereiche (26,28) durch Diffusion gebildet sind.
Die Erfindung betrifft eine integrierte Darlington-Schaltungsanordnung gemäß dem Oberbegriff des Pa
tentanspruchs 1.
Eine solche Anordnung ist in der US-PS 36 24 454 beschrieben. Die Vorbelastungswiderstände sind durch eine besondere Anordnung von kurzen Ätzgräben gebildet, die von einem umlaufenden Ätzgraben in aktive Abschnitte der Einrichtung eingreifen. Um die aktiven Bereiche mit den integralen Vorbelastungswiderständen zu verbinden, ist nur eine herkömmliche Oberflächenmetallisierung vom Planar-Typ erforderlich, so daß
ίο die Schaltung eine geringe Ätzgrabenlänge aufweist und Schaltdrähte nicht benötigt werden.
Es wurde gefunden, daß die Ausgestaltung von Vorbelastungswiderständen ohne Verwendung selbst kurzer Ätzgräben dadurch erreicht werden kann, daß die Emitter-Mesa vollständig über die aktive Oberfläche der Grundschicht des Halbleiterplättchens erstreckt wird. Leider ermöglicht diese Maßnahme allein nicht die ausreichende Erhöhung der Strom- und Spannungsverarbeitungsmöglichkeiten.
Es tritt vielmehr das folgende Problem auf. In den Bereichen, in denen die Emitter-Mesa die Kante des Plättchens oder einen Ätzgraben schneidet, kommt es häufig zu einem sekundären Durchschlag. Dies gilt insbesondere für die Ausgangsstufe der Darlington-Schaltung.
Der Erfindung liegt daher die Aufgabe zugrunde, eine gattungsgemäße Darlington-Schaltungsanordnung zu schaffen, bei der die Vorbelastungswiderstände auch ohne /itzgräben gebildet werden können und gleichzeitig keine Gefahr für das Auftreten von sekundären Durchschlägen gegeben ist.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.
Durch die erfindungsgemäße Anordnung der Ausgangs-Emitter-Mesa, die vollständig vom zweiten Oberflächenbereich umgeben ist, wird ein sekundäres Durchschlagen des Ausgangstransistors vermieden, so daß die Strom- und Spannungs-Charakteristiken der Darlington-Schdtung verbessert sind. Die Trennung der beiden Oberflächenbereiche, die einen relativ niedrigen Widerstandswert aufweisen, durch die Eingangs-Emitter-Mesa ermöglicht es darüber hinaus, mit dem üblichen Dreifach-Diffusionsverfahren und einem anschließenden Aufdampfen von metallischen Elektroden integrierte Vorbelastungswiderstände auszubilden, wodurch die Herstellungskosten gesenkt werden, ohne daß die Zuverlässigkeit der erfindungsgemäßen Schaltungsanordnung beeinträchtigt wird.
Eine vorteilhafte Weiterbildung der Erfindung ist in dem Patentanspruch 2 beschrieben.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert; in dieser zeigt
Fig. 1 ein Schaltungsdiagramm einer Darlington-Verstärker-Schaltung mit Vorbelastungswiderständen,
F i g. 2 eine teilweise perspektivische Schnittansicht, die einen Darlington-Verstärker vom Mesa-Emitter-Typ mit integralen Vorbelastungswiderständen veranschaulicht, in welchem die Ausgangs-Emitter-Mesa ei-
nen Ätzgraben nicht schneidet,
F i g. 3 eine Aufsicht einer Einrichtung, die ähnlich der in F i g. 2 gezeigten Einrichtung aufgebaut ist,
Fig.4 eine Aufsicht eines weiteren Ausführungsbeispiels und
F i g. 5 eine teilweise perspektivische Schnittansicht, in der ein weiteres Ausführungsbeispiel dargestellt ist, bei dem keine der Emitter-Mesa einen Ätzgraben schneidet.
Die in Fi g. 1 dargestellte Schaltung zeigt einen integrierten Darlington-Verstärker, der einen Eingangs-Transistor Q-, und einen Ausgangs-Transistor Q2 aufweist Er umfaßt ebenfalls einen Einga^gs-Vorbelastungswiderstand R\ mit relativ hohem V/iderstandswert für den Eingangstransistor Qi und einen Ausgangs-Vorbelastungswiderstand R2 mit relauv niedrigem Widerstandswert für den Ausgangstransistor Q2. Der Eingangs-Vorbelastungswiderstand /?i weist vorteilhafterweise einen größeren Widerstandswert als der Ausgangs-Vorbelastungswiderstand R2 auf, um sicherzustellen, daß der Transistor Qt vor dem Transistor Q2 und mit dem gewünschten steuernden Basisstrom einschaltet Für Anwendungsfälle mit höherer Spannung kann der Vorbelastungswiderstand R, etwa 100—600 0hm und der Vorbelastungswiderstand R2 etwa 10 bis 150 Ohm aufweisen.
In F i g. 2 ist die in F i g. 1 veranschaulichte Schaltung als eine integrierte Einrichtung in einer Struktur vom Mesa-Emitter-Typ dargestellt. Sie ist aus Gründen der Darstellung nur teilweise veranschaulicht. Die Einrichtung ist auf einem Plättchen 10 aus Silicium mit hohem Widerstandswert vom N-Typ ausgebildet. Mit Silicium vom N-Typ mit hohem Widerstandswert ist ein hochreines Siliciummaterial gemeint, das mit einer N-Typ-Leitfähigkeit dotiert ist, die die Verunreinigung bei einer Konzentration von weniger als etwa 1015 Atomen pro cm3 Silicium bestimmt. Das Plättchen 10 weist Abmessungen der größeren Oberfläche von etwa 4,5 ■ 4,5 mm auf und ist etwa 0,22 mm dick. Es weist eine Vielzahl von Diffusions-Schichten und -Bereichen auf, die in übertriebenen Dicken dargestellt sind. Die dickste von diesen ist das undiffundierte ursprüngliche Plättchenmaterial, das eine zentrale Schicht 12 mit einer Dicke von etwa 0,1 mm mit hohem Widerstandswert vom N-Typ bildet. Die mittlere Schicht 12 besteht aus Silicium vom N-Typ mit 0,5—100 Ohm · Zentimeter. Die untere Oberfläche des Plättchens 10 ist eine Diffusionslage vom N-Typ mit geringerem Widerstandswert oder eine N + Schicht 14, die etwa 23 μπι dick ist und einen Flächenwiderstand von etwa 0,48 Ohm pro Einheitsfläche aufweist. Die N + Schicht 14 ist vorgesehen, um den Kontaktwiderstand zu der Schicht 12 zu verringern, und kann durch Phosphor-Diffusion hergestellt werden. Die N + Schicht 14 ist mit einem metallischen Überzug 16 bedeckt, um die Herstellung einer ohm'schen Verbindung mit niedrigem Widerstandswert zu der N + Schicht 14 zu erleichtern. Der metallische Überzug 16 kann aus Nickel, Lölmetall, Gold oder dergleichen bestehen.
Die obere Oberfläche des Plättchens 10 umfaßt als Basisschicht 18 eine Diffusionslage vom P-Typ 1 und eine flachere Diffusionsschicht 20 vom P-Typ mit niedrigerem Widerstandswert auf ausgewählten Teilen von dieser. Diese Schichten 18, 20 können durch aufeinanderfolgende Diffusion mit Verunreinigungen wie beispielsweise Bor und Aluminium hergestellt werden. Die flachere Schicht 20 mit niedrigerem Widerstandswert kann als eine P+ Oberflächen-Verbesserungs- bzw. -Steigerungs-Schicht bezeichnet werden. Die Basisschicht 18 ist etwa 31 μΐη dick und weist einen Flächenwiderstand an ihrer Zwischenfläche mit der Schicht 20 von etwa 500 Ohm pro Einheitsfläche auf. Die Oberflächen-Steigerungs-Schicht 20 ist etwa 5 μηι dick und weist einen Flächenwiderstand von etwa 22 Ohm pro Einheitsfläche auf.
N-Typ-Emitter-Mesas 22 und 24 sind auf der oberen Oberfläche des Plättchens 10 ausgebildet. Die Emitter-Mesas 22 und 24 sind etwa 23 μιη hoch und mit Phosphor- oder Arsen-Diffusionen bis auf einen Flächenwiderstand von etwa 0,48 Ohm pro Einheitsfläche dotiert Die Emitter-Mesa 22 erstreckt sich vollständig quer über die aktive Oberfläche des Plättchens 10 und trennt das Plättchen 10 in einen als Basisteil für den Transistor Q1 dienenden Oberflächenbereich 26 und einen als Basisteil für den Transistor Q2 dienenden Oberflächenbereich 28. Die Emitter-Mesa 24 wird von dem Sasisteil 28 vollständig umgeben und die Oberflächen-Steigerungs-Schicht 20 erstreckt sich nicht unter die eine oder die andere Mesa. Die A^usgangs-Emitter-Mesa 24 weist einen Einschnitt 29 in ihrer zur Mesa 22 entgegengesetzten Seite auf, in welche ein Teil 30 des Basisteils 28 vorspringt
Ein Metallisierungs-Muster auf der Oberfläche des Plätichens 10 sieht die Elektroden und Zwischenverbindungen für die Einrichtung vor. Die Metallisierung kann durch Vakuumverdampfung von Aluminium in der normalen Weise hergestellt sein. Der Basisteil 26 für den Transistor Q\ weist eine erste Elektrode 32 auf, die mit einem Basisanschluß 34 verbunden ist. Eine zweite Elektrode 36 auf der Oberseite der Eingangs-Emitter-Mesa 22 erstreckt sich von der Mesa herunter auf den Basisteil 28, um die Ausgangs-Emitter-Mesa 24 vollständig zu umgeben. Dadurch wird eine elektrische Verbindung mit kleinem Widerstand zwischen der Emitter-Mesa 22 des Eingangstransistors Q\ und dem Basisteil 28 des Ausgangstransistors Q2 erzeugt. Es wird dadurch jedoch gleichzeitig der integrale Eingangs-Vorbelastungswiderstand R] zwischen den Basisteilen 26 und 28 durch die Basisschicht 18 unter der Emitter-Mesa 22 vorgesehen.
In analoger Weise weist die Ausgangs-Emitter-Mesa 24 eine dritte Elektrode 38 auf ihrer Oberfläche auf. Ein Teil 40 der dritten Elektrode 38 erstreckt sich von der Ausgangs-Emitter-Mesa 24 herunter auf den Teil 30 des Basisteils 28, der in den Einschnitt 29 der Emitter-Mesa 24 vorspringt. Der Elektrodenteil 40 ist von der zweiten Elektrode 36 auf Abstand angeordnet, um den integralen Ausgangs-Vorbelastungswiderstand R2 durch das dazwischenliegende Segment der Oberflächen-Verbesserungsschicht 20, die den Basisteil 28 bildet, vorzusehen. Da der Widerstand R2 entlang der Oberflächenlage 20 mit geringerem Widerstandswert verläuft, kann der Widerstand R2 in der gewünschten Weise leicht so eingestellt werden, daß er einen geringeren Wert als der Widerstand R\ aufweist. Die dritte Elektrode 38 ist mit einem Emitteranschluß 42 verbunden. Ein Kollektoranschluß 44 ist mit der Metallschicht 16 auf dem Boden des Plättchens 10 die eine vierte Elektrode bildet, verbunden.
Die gesamte Einrichtung ist auf ihrer oberen Oberfläche von einem Ätzgraben 46 umgeben, den die verlängerte Emitter-Mesa 22 an jedem ihrer Enden schneidet.
Der Ätzgraben 46 erstreckt sich herunter durch die Basis-Kollektor-Verbindung in die zentrale Schicht 12. Diese Konstruktion ist vom Herstellungsstandpunkt aus gesehen von Vorteil, da sie das Erfordernis für eine Oxid-Maskierung vermeidet. Der übliche Dreifach-Diffusions-Arbeitsgang. der normalerweise zur Herstellung von Einrichtungen vom Mesa-Typ benutzt wird, ist alles, was zur Herstellung der beschriebenen Einrichtung erforderlich ist. Die Eingangs-Emitter-Mesa 22 schr.sidet den Ätzgraben 46, die Ausgangs-Emitter-Mesa 24 jedoch nicht. Somit besteht keine besondere Neigung zu einem dem Ausgangstransistor Q2 zugeordneten sekundären Durchschlagen und es werden bessere Strom- und Spannungs-Charakteristiken erhalten.
jri.r·. ■
Eine Einrichtung, wie sie in F i g. 2 veranschaulicht ist, wird normalerweise als eine fingerartig ineinandergreifende Struktur hergestellt, um die Stromverstärkung zu erhöhen. Eine derartige Struktur ist in Fig.3 dargestellt. Infolgedessen veranschaulicht F i g. 3 im wesentlichen die gleiche Einrichtung, wie sie anhand von F i g. 2 beschrieben worden ist, jedoch in fingerartig ineinandergesetzter Form. Sie unterscheidet sich auch noch in der Beziehung, daß die Ausgangs-Emitter-Mesa nicht eingeschnitten zu werden braucht, um einen geeigneten Ausgangs-Vorbelastungswiderstand R2 vorzusehen.
Der Ausgangs-Vorbelastungswiderstand #2 bei der in F i g. 3 dargestellten Ausführungsform ist durch ein Paar von parallelen Widerständen R2 und R 2 vorgesehen. Mehr im einzelnen zeigt F i g. 3 ein Siliciumplättchen 48 vom N-Typ mit hohem Widerstandswert, das eine langgestreckte Eingangs-Emitter-Mesa 50 aufweist, die sich vollständig quer über die aktive Oberfläche des Plättchens zwischen einem umgrenzenden Ätzgraben 52 erstreckt. Wie der Ätzgraben 46 der in F i g. 2 dargestellten Ausführungsform erstreckt sich der Ätzgraben 52 herab durch die Basis-Kollektor-Verbindung. Die Eingangs-Emitter-Mesa 50 ist mit dem Eingangs-Basisteil 54 mit vorspringenden Fingern 56 fingerartig ineinan dergesetzt. Der Eingangs-Basisteil 54, der mit der Eingangs-Emitter-Mesa 50 fingerartig ineinandergesetzt ist, weist seine eigenen Finger 58 auf.
Der Ausgangs-Basisteil 60 umgibt vollständig die Ausgangs-Emitter-Mesa 62 und ist mit dieser fingerartig ineinandergesetzt. Dazu sind Ausgangs-Emitter-Mesa-Finger 64 und Ausgangs-Basisteil-Finger 66 vorgesehen. Die Elektroden für diese Bereiche sind ebenfalls fingerartig ineinandergesetzt. Eine erste Elektrode 68 auf dem Eingangs-Basisteil 54 ist mit einer zweiten Elektrode 70 auf der Eingangs-Emitter-Mesa 50 fingerartig in einandergesetzt Ebenfalls erstreckt sich die zweite Elektrode 70 herab auf den Ausgangs-Basisteil 60, wo sie mit einer dritten Elektrode 72 fingerartig ineinandergesetzt ist und liegt auf der Oberseite der Ausgangs-Emitter-Mesa 50. Jedoch umgibt die zweite Elektrode 70 nur teilweise die Ausgangs-Emitter-Mesa 62 und läßt Enden 74 und 76 frei. Die dritte Elektrode 72 auf der Oberseite der Ausgangs- Emitter-Mesas 62 weist eine Verlängerung 78 auf, der sich von der Oberseite der Emitter-Mesas 62 weg herunter auf den Basisteil 60 ähnlich der in Fig.2 gezeigten Verlängerung 40 erstreckt. Die Verlängerung 78 der Elektrode 72 ist von den angrenzenden freien Enden 74 und 76 der zweiten Elektrode 70 auf Abstand angeordnet, um zwei parallele Widerstände R2 und R'2 vorzusehen, die zusammen als ein Ausgangs-Vorbelastungswiderstand R2 dienen. Diesbezüglich sind die parallelen Ausgangs-Vorbelastungswiderstände R2 und R'2 in einer Art und Weise ausgebildet, die ähnlich der in Verbindung mit dem Transistor Q? in F i g. 5 dargestellten Weise ist. Ein Eingangs-Vorbelastungswiderstand ist in genau der gleichen Weise wie bei der in F i g. 2 gezeigten Einrichtung ausgebildet und zwischen den Eingangs- und Ausgangs-Basisteilen 54 bzw. 60 durch eine Oberflächen-Basislagen-Schicht unter der Emitter-Mesa 50 vorgesehen.
Die in F i g. 4 gezeigte Aufsicht zeigt im wesentlichen den gleichen Typ einer Fingerartig ineinandergesetzten Struktur, wie sie anhand von F i g. 3 beschrieben worden ist. Jedoch unterscheidet sich diese in bezug auf die Art und Weise, in der der Ausgangs-Vorbelastungswiderstand ^2 erzeugt ist. Der Ausgangs-Vorbelastungswiderstand R2 ist mit einem einzigen Widerstand und nicht einem Paar von Widerständen ausgebildet Eine Ausgangs-Emitter-Mesa-Nut wird benutzt, wie es in F i g. 2 dargestellt ist. Jedoch weist die dritte Elektrode 72' auf der Oberseite der Ausgangs-Emitter-Mesa 62' keine diskrete Verlängerung herunter auf den Basisteil 60' des Ausgangstransistors Q2 auf. Zusätzlich umgrenzt die zweite Elektrode 70' vollständig die Ausgangs-Emitter-Mesa 62', wie es durch die zweite Elektrode 36 in bezug auf die Emitter-Mesa 24 der in F i g. 2 gezeigten Einrichtung erfolgt. Der Widerstand R2 ist entlang einem Finger 80' des Basisteils 60' in der Emitter-Mesa-Nut vorgesehen.
Wie oben erwähnt worden ist, werden die in den F i g. 2 bis 4 dargestellten Einrichtungen leicht ohne Oxid-Maskierung durch herkömmliche Dreifach-Diffusionstechniken hergestellt. Da eine Oxid-Maskierung vermieden ist, sind solche Einrichtungen wirtschaftlich herzustellen. Sie weisen eine hohe Zuverlässigkeit auf, da gebräuchliche vorhandene Prozesse zur Herstellung von diesen benutzt werden können. Jedoch schneidet die Eingangs-Emitter-Mesa bei diesen Einrichtungen eine Grabenkante. Somit zeigen diese Einrichtungen nur eine teilweise Verbesserung in den Strom- und Spannungscharakteristiken, die erreichbar sind. Für die höchste Steigerung dieser Charakteristiken sollte weder die Eingangs- noch die Ausgangs-Emitter-Mesa einen Graben bzw. eine Grabenkante oder eine Plättchenkante berühren. Es ist jedoch erforderlich, eine Oxid-Maskierung zusätzlich zu den üblichen Dreifach-Diffusionstechniken anzuwenden, um eine solche Einrichtung herzustellen. Eine Form dieser letzteren Einrichtung ist in F i g. 5 veranschaulicht.
Die in F i g. 5 gezeigte Einrichtung ist im wesentlichen die gleiche wie die anhand der F i g. 2 beschriebene und unterscheidet sich im wesentlichen nur durch die kürzere Emitter-Mesa 82 und die parallelen Ausgangswiderstände R2 und R'2. Nach der Darstellung ist die Emitter-Mesa 82 zu dem umgebenden Ätzgraben 84 auf Abstand angeordnet. Somit weist die Emitter-Mesa 82 keinen Endbereich auf, der für einen sekundären Durchschlag geeignet ist. Wenn jedoch die Eingangs-Emitter-Mesa 82 die Ätzgrabenkante nicht schneidet, kann sie nicht länger dazu dienen, den Bereich zwischen den Eingangs- und Ausgangs-Basisteilen 86 bzw. 88 zu begrenzen, der den Widerstand /?i bildet Es muß jetzt eine Oxid-Maskierung benutzt werden, wenn die diffundierten Oberflächen-Verbesserungsbereiche ausgebildet werden. Es können herkömmliche Oxid-Maskierungs-Techniken benutzt werden. Jedoch können solche Techniken die Kosten für die Einrichtung durch zusätzliche Verfahrensschritte und Ausbeuteverluste erhöhen. Andererseits können bei besonderen Anwendungsfällen die zusätzlichen Strom- und Spannungsieistungsfähigkeiten dieser Konstruktion den zusätzlichen Herstellungsaufwand rechtfertigen.
Der Ausgangs-Transistor Q2 bei der in F i g. 5 dargestellten Einrichtung weist zwei parallele Widerstände R2 und R'2 auf. Ein Teil 90 der dritten Elektrode 92 erstreckt sich herunter auf den Basisteil 88, um den (?2-Emitter-Basis-KurzschIuß vorzusehen. Der Teil 90 ist von den freien Enden 94 und 96 der zweiten Elektrode 98 aui dem Ausgangs-Basisteil 88 in einem geeigneten Abstand angeordnet um die parallelen Widerstände R2 und R 2 vorzusehen.
Die Basisteile 86 und 88 sind mittels der Oxid-Maskierung mit Abstand angeordnet um einen integralen Eingangs-Vorbelastungswiderstand Ri durch die Basisschicht 95 vorzusehen, wobei der Eingangs-Vorbelastungswiderstand R) in im wesentlichen der gleichen
Weise vorgesehen ist, wie es anhand der vorhergehenden Fig.2 bis 4 veranschaulicht worden ist, mit der Ausnahme, daß die Emitter-Mesa 82 einen Ätzgraben nicht schneidet und einen Bereich nicht vorsieht, der zu einem sekundären Durchschlag neigt. Somit kann die Einrichtung selbst höheren Strömen und Spannungen als die in den Fi g. 2 bis 4 veranschaulichten Einrichtungen standhalten.
In den obigen Beispielen ist eine einzige NPN-Einrichtung beschrieben worden, die auf einem Siliciumplättchen ausgebildet worden ist. Die beschriebenen Maßnahmen sind ebenfalls auf PNP-Einrichtungen anwendbar. Weiterhin kann eine Vielzahl von Einrichtungen simultan auf einem Plättchen ausgebildet und nachfolgend in einzelne Plättchenstücke getrennt werden.
Hierzu 2 Blatt Zeichnungen
20
•35
50
$5
»0
«5

Claims (1)

Patentansprüche:
1. Integrierte Darlington-Schaltungsanordnung aus zwei einen gemeinsamen Kollektor (12,14) aufweisenden Mesa-Emitter-Transistoren (Qu Qt) und zwei Vorbeiastungswiderständen (Ru R2)
a) mit einem Plättchen (10) aus einem, einen hohen Widerstandswert aufweisenden Halbleitermaterial eines Leitungstyps,
b) mit einer in dem Plättchen (10) vorgesehenen Basisschicht (18) vom entgegengesetzten Leitungstyp, die sich an einer Plättchenoberfläche erstreckt und die Kantenoberflächen des Plättchens (10) schneidet,
c) mit einer ersten und einer zweiten Emitter-Mesa (22,24) aus dem Halbleitermaterial des einen Leitungstyps auf der Basisschicht (18),
d) mit einer ersten Elektrode (32) auf einem ersten Oberflächenbereich (26) der Basisschicht (18),
e) mit einer zweiten Elektrode (36) sowohl auf der ersten Emitter-Mesa (22) als auch auf einem zweiten Oberflächenbereich (28) der Basisschicht (18), wobei der zwischen der ersten und der zweiten Elektrode (32 bzw. 36) liegende Teil der Basisschicht (18) einen der Vorbelastungswiderstände (R\ oder R2) bildet,
f) mit einer dritten Elektrode (38) sowohl auf der zweiten Emitter-Mesa (24) als auch auf dem zweiten Oberflächenbereich (28) der Basisschicht (18), wobei die zweite und dritte Elektrode (36 bzw. 38) auf dem zweiten Oberflächenbereich (28) mit Abstand voneinander angeordnet sind und der zwischen der zweiten und der dritten Elektrode (36 bzw. 38) liegende Teil der Basisschicht (18) den anderen Vorbelastungswiderstand (R2 bzw. R]) bildet,
g) mit einer vierten Elektrode (16) an der der Basisschicht (18) gegenüberliegenden Plättchenoberfläche, und
h) mit getrennten Anschlüssen zur ersten, dritten und vierten Elektrode, die als Basis-, Emitterbzw. Kollektoranschluß (34,42 bzw. 44) dienen,
DE2347394A 1972-09-28 1973-09-20 Integrierte Darlington-Schaltungsanordnung Expired DE2347394C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US29297972A 1972-09-28 1972-09-28

Publications (2)

Publication Number Publication Date
DE2347394A1 DE2347394A1 (de) 1974-04-04
DE2347394C2 true DE2347394C2 (de) 1985-06-13

Family

ID=23127078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2347394A Expired DE2347394C2 (de) 1972-09-28 1973-09-20 Integrierte Darlington-Schaltungsanordnung

Country Status (5)

Country Link
US (1) US3755722A (de)
AU (1) AU470175B2 (de)
CA (1) CA963978A (de)
DE (1) DE2347394C2 (de)
GB (1) GB1381086A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836995A (en) * 1973-05-25 1974-09-17 Rca Corp Semiconductor darlington circuit
FR2297495A1 (fr) * 1975-01-10 1976-08-06 Radiotechnique Compelec Structure de transistors complementaires et son procede de fabrication
US4035831A (en) * 1975-04-17 1977-07-12 Agency Of Industrial Science & Technology Radial emitter pressure contact type semiconductor devices
US4048647A (en) * 1976-09-10 1977-09-13 Northern Telecom Limited Solid state disconnect device
US4097887A (en) * 1976-09-13 1978-06-27 General Electric Company Low resistance, durable gate contact pad for thyristors
US4133000A (en) * 1976-12-13 1979-01-02 General Motors Corporation Integrated circuit process compatible surge protection resistor
US4167748A (en) * 1978-07-03 1979-09-11 Bell Telephone Laboratories, Incorporated High voltage monolithic transistor circuit
US4486770A (en) * 1981-04-27 1984-12-04 General Motors Corporation Isolated integrated circuit transistor with transient protection
JP3526701B2 (ja) * 1995-08-24 2004-05-17 セイコーインスツルメンツ株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624454A (en) * 1969-09-15 1971-11-30 Gen Motors Corp Mesa-type semiconductor device

Also Published As

Publication number Publication date
AU470175B2 (en) 1976-03-04
GB1381086A (en) 1975-01-22
DE2347394A1 (de) 1974-04-04
US3755722A (en) 1973-08-28
CA963978A (en) 1975-03-04
AU5951873A (en) 1975-02-27

Similar Documents

Publication Publication Date Title
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE2257846A1 (de) Integrierte halbleiteranordnung zum schutz gegen ueberspannung
DE1283399B (de) Feldeffekt-Transistor mit zwei ohmschen Elektroden und mit einer isolierten Steuerelektrode
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE1614373B1 (de) Monolithische integrierte Halbleiterschaltung
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE2347394C2 (de) Integrierte Darlington-Schaltungsanordnung
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2554612A1 (de) Integrierte halbleiterschaltung
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1514855C3 (de) Halbleitervorrichtung
DE2045567C3 (de) Integrierte Halbleiterschaltung
EP1616355B1 (de) Bipolartransistor und verfahren zur herstellung desselben
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2353333C3 (de) Integrierte Darlington-Hochleistungsschaltung
DE2607194C2 (de) Halbleiteranordnung
DE2705183C2 (de) Halbleiterbauelement
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2855816A1 (de) Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode
DE1927876C3 (de) Halbleiteranordnung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2507404C2 (de) Festkörper-Schaltelement
DE2854995C2 (de) Integrierte Darlington-Schaltungsanordnung
DE3333242C2 (de) Monolithisch integrierter Halbleiterschaltkreis

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition