DE1539079B2 - In einer Halbleiterscheibe für integrierte Schaltungen ausgebildeter Planartransistor - Google Patents
In einer Halbleiterscheibe für integrierte Schaltungen ausgebildeter PlanartransistorInfo
- Publication number
- DE1539079B2 DE1539079B2 DE1539079A DE1539079A DE1539079B2 DE 1539079 B2 DE1539079 B2 DE 1539079B2 DE 1539079 A DE1539079 A DE 1539079A DE 1539079 A DE1539079 A DE 1539079A DE 1539079 B2 DE1539079 B2 DE 1539079B2
- Authority
- DE
- Germany
- Prior art keywords
- collector
- zone
- planar transistor
- layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000002019 doping agent Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005192 partition Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000002800 charge carrier Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 2
- 101100119767 Caenorhabditis elegans fat-4 gene Proteins 0.000 claims 1
- 101100468762 Caenorhabditis elegans ric-3 gene Proteins 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 241000522187 Derris Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003337 fertilizer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
KoUektorpone die Speicherzeit und damit die Schaltzeit auf etwa 80% des Werts bekannter gleichartig
aufgebauter Planartransistoren mit der gleichen Ausdehnung der pn-Übergangsfläche des Kollektor-pn-Übergangs.
Die stark dotierte Wand hoher Leitfähigkeit kann wie das ringförmige stark dotierte Kontaktgebiet
durch Diffusion ausgebildet werden. Ein Dotierungsstift wird auf dem gewünschten Gebiet angebracht
und während der Erhitzungen, die zur Eindiffusion der Basiszone und der Emitterzone dienen, gleichzeitig
in die Kollektorzone durch Diffusion hineingetrieben. Dieses Verfahren zur Herstellung eines
Planartransistors nach der Erfindung erhöht die Herstellungszeit und die Herstellungskosten gegenüber
den Verfahren zur Herstellung bekannter Planartransistoren nicht wesentlich. Die Möglichkeit, andere
aktive oder passive Bauelemente der integrierten Schaltung auf der gleichen Halbleiterscheibe unterzubringen,
wird in keiner Weise ungünstig beeinflußt.
Die Ausbildung des Planartransistors nach der Erfindung ist nicht nur für seine Verwendung als
Schalttransistor, sondern auch für die Verwendung als Verstärker vorteilhaft. Im letzteren Falle ergibt
sich ein verbessertes Frequenzverhalten.
Ein Ausführungsbeispiel des Planartransistors nach der Erfindung wird nachstehend an Hand der Zeichnung
näher erläutert. Hier ist
F i g. 1 eine Draufsicht eines Ausschnitts aus einer integrierten Halbleiterschaltung mit einem Planartransistoraufbau
bekannter Art,
Fig. 2 ein Schnitt des Planartransistoraufbaus nach F i g. 1 längs der Linie H-II,
Fig. 3 ein entsprechender Schnitt eines erfindung'sgemäßen
Planartransistors und
F i g. 4 bis 6 Schnitte des Planartransistors in verschiedenen Stufen seiner Herstellung.
Die Figuren zeigen nur einen Ausschnitt aus einer integrierten Halbleiterschaltung. Die Ausbildung der
aktiven und passiven Bauelemente, wie Widerstände, Kondensatoren, Dioden und Unipolartransistoren,
kann in bekannter Weise erfolgen.
Das dargestellte Ausführungsbeispiel ist ein npn-Planartransistor.
Selbstverständlich ist genauso gut ein pnp-Planartransistor auszubilden. Ferner ist die
Darstellung stark vergrößert, insbesondere in Dickenrichtung. Die Gestalt, Fläche und Dicke der verschiedenen
Halbleiterzonen des Planartransistors ergeben sich in bekannter Weise aus der Auslegung
hinsichtlich der Leistung, der Verstärkung usw.
F i g. 1 und 2 zeigen einen bekannten Planartransistor, wie er bisher allgemein in integrierten Halbleiterschaltungen
verwendet wird. Auf einem Substrat 10 vom p-Leitfähigkeitstyp befinden sich eine
η+ -leitende Schicht 12 und eine η-leitende Schicht 13. Beispielsweise können diese durch Epitaxie in
bekannter Weise auf dem Substrat 10 gebildet sein. Statt dessen kann die η+ -leitende Schicht 12 durch
Diffusion einer Donatorsubstanz, wie Arsen, in die Oberfläche des Substrats 10 gebildet sein, worauf die
η-leitende Schicht 13 dann epitaktisch auf die n + leitende Diffusionsschicht 12 aufgebracht werden
kann.
Die beiden Schichten 12 und 13 dienen bekanntlich zur Schaffung einer geringen Dotierungskonzentration
in demjenigen Teil der Kollektorzone, in welchem der KoUektor-pn-Übergang gebildet wird, bzw.
zur Schaffung einer höheren Dotierungskonzentration unterhalb dieses Teils, um den Sättigungswiderstand
des Planartransistors herabzusetzen.
Die Basiszone 18 vom p-Leitfähigkeitstyp wird in die Schicht 13 vom n-Leitfähigkeitstyp eindiffundiert.
Anschließend wird die Emitterzone 20 vom n + Leitfähigkeitstyp in die Basiszone 18 eindiffundiert.
Gleichzeitig damit wird ein η+ -leitender Bereich 22 von hoher Dotierungskonzentration in die Kollektorzone
indiffundiert, um als Kontaktgebiet der Kollektorzone zu dienen. Der Zweck des η+-leitenden Bereichs
22 ist die Bereitstellung stark dotierten Materials, so daß ein ohmscher Kontakt dort leicht durch
Aufdampfen und Verschmelzen eines Metalls, wie Aluminium, gebildet werden kann. Schließlich ist
eine Trennwand 16 vom ρ +-Leitfähigkeitstyp vorgesehen, die den Planartransistor umgibt und in bekannter
Weise dazu dient, ihn von anderen Bauelementen der integrierten Halbleiterschaltung zu
trennen. Die Trennwand 16 wird durch Diffusion eines Dotierungsstoffs von der Hauptoberfläche 14
durch die ganzen Schichten 12 und 13 hindurch bis zum Substrat 10 gebildet. Diese Diffusion wird im
allgemeinen vor der Diffusion der Zonen 18 und 20 und des Bereichs 22 durchgeführt. Wie man sieht,
enden die durch die Kollektorzone 13, die Basiszone 18 und die Emitterzone 20 gebildeten pn-Ubergänge
17 und 19 an der Hauptoberfläche 14 der Halbleiterscheibe. Die Diffusionsvorgänge werden in bekannter
Weise ausgeführt, indem ein Dotierungsstoff in den Fenstern von Oxydmasken, welche photographisch
und durch Ätzen ausgebildet werden, aufgebracht wird.
In den integrierten Halbleiterschaltungen der dargestellten Art tritt ein Problem auf, das bei Einzeltransistoren
nicht vorhanden ist. Die Kontaktelektrode an der Kollektorzone soll bei Planartransistoren
in integrierten Schaltungen an der Oberseite 14 der Halbleiterscheibe angebracht werden. Wenn ein
solcher Planartransistor als Schalttransistor betrieben wird, d. h. sein Betriebszustand zwischen Sättigungszustand
(beide pn-Übergänge in Durchlaßrichtung beansprucht mit maximalem Kollektorstrom) und
Sperrungszustand (beide pn-Übergänge in Sperrichtung belastet mit minimalem Kollektorstrom) wechselt,
so soll die Impedanz im Sättigungszustand möglichst klein sein. Der Widerstand und der Spannungsabfall
am Planartransistor im Sättigungszustand für gegebene Lastbedingungen sollen also möglichst stark
herabgesetzt sein.
In den bekannten Planartransistoren der in den F i g. 1 und 2 dargestellten Art verläuft aber nun die
Bahn der Majoritätsladungsträger (Elektronen bei einem npn-Transistor) von der Emitterzone 20 über
die Basiszone 18 in die η-leitende Kollektorzone zur η+ -leitenden Schicht 12, dann längs der +-leitenden
Schicht 12 durch die η-leitende Kollektorzone seitlich neben der Basiszone 18 und schließlich nach
oben zu dem n+-leitenden Bereich 22. Dieser verhältnismäßig große Weg im Vergleich zu Einzeltransistoren
bewirkt, daß die Majoritätsladungsträger einen verhältnismäßig hohen Widerstand vorfinden
und macht deshalb den Sättigungswiderstand und die Sättigungsspannung des Planartransistors
verhältnismäßig hoch.
Ein weiterer Nachteil des bekannten Planartransistors liegt darin, daß das ganze Volumen der Schicht
13 innerhalb der Trennwand 16 zur Speicherung von
•5
6
era'^zu'r^ VefftgiM'g-11StSUi üiid auch über die ganze Ausdehnung des Kollektor-pngit-1
dös-^lariärträfisistörsi' dPh*. Übe'fgängs 117 injiziert. Bei den bekannten Planardie
Zeit, die'izäm'Öb'elgärrgCz^iSGKen-lfem leitenden transistoren,. etwa nach Fi g, 2, konnten diese Lauhäjdeni
gespeMe^ düngsträgei durch die ganze Kollektorzone wandern,
JiF;i^:3M^igtTdemg^e1iub:er^el^^ ^r- ■■ 5 soweit es die Trennwand 116 zuließ. Bei dem Planar-
findürig:s:gemäß -^uSg^UaeitetfVPlahaitrlriastot^P^ie -transistor.. nach · der Erfindung durchwandern diese
©iaüfsiehtf'iS iderftScK-irift d'e¥jerffigetfsnäefe'i;i[g'Pi'. Ladungsträger dagegen nur den durch die n+-lei-Die';eiazelhei^eiie;'desPlänar-transistörs
Häetf-i^i'-g^S teride Wand 122 eingeschlossenen Raum, und das
vfee'"1^^PZpte& 1IrIiI für ihre Speicherung verfügbare Volumen ist verrinspfeehendett
Teliendes^ Planar- ib gert, ohne daß-sich die Ausdehnung der pn-Überg.
l-;:uM ^^bgMSi^timirteft?^^. garigsfläche des - Kollektor-pn-Übergangs verkleinert
■dem ■ Planartransistor diäefi :-der;-iErHndnng^%eriridet -oder: andere Parameter des Planartransistors ungünsißh
-der-n-r-leiteiide1:BereicTti:Ί22Ρnicht1 wir :;-äa-der stig-beeinflußt werden.
Oberfläche'114: der'-HaIBl eitefscheibfe, '"sortderh; !er- Die F ig. 4 bis 6 zeigen aufeinanderfolgende Stu-
^re6kt'i-äch'-'1yori!:'äieseir0-Oberfi^li^0li4r;'düiela':-räie "15 fen eines. Verfahrens zur Herstellung des Planartranii'önektorzone^'bhi-n-LeitfMigklitstyp-'
riiridü"rich;;bis sisfor's nach Fig. 3. Die Bereitstellung des Substrats
^■r.yaniriter-^fi&dlidhen-nV^SitferiBiai'-Sbhiö&t'llZ. 110 vom p-Leitfähigkeitstyp, der Aufbringung der
Infolgedessen istrtier:;Bhhn^i:ders'täiid für3 die M^jori- η+ -leitenden Schicht 112 und der n-leitenden
■fätslädtingsträgöf ;'vÖh{ dem - Köllektör^ii^tJbef gärig Schicht 113 und der Trennwand 116 vom p + -Leitll^'züröfeiernäcfee'^e^Hi+'^eifeiEfiien
Bereie^'S;;t22 -ao fähigkeitstyp kann in gleicher Weise erfolgen wie bei
;;;" \:;; ''■''■■' '■'''"■■Ο'-.ν-.'^ι^ν^. jü ;;;;;... der Herstellung des bekannten Planartransistors nach
ρ^^ Fig. 1 -und 2. Nach der Eindiffusion der Trennwand
fineri Widerstand H'orf--etWa/|l5~Otira-i:Je--Tiächen:- llö'-urid vor der Eindiffusion der Basiszone und der
^uädrätf;die:riLlerten^ Emitterzone wird dagegen ein Dotierungsstoff 122a
-stand von etwa liOOiM-ie'FlaehM^üädf-at'und-die eis voni n-Leitfähigkeitstyp durch eine Oxydmaske 115 α
■h^leitende^V-a^'d'l^'emen^m auf demjenigen Gebiet abgelagert, in dem der n-f--
vöri'^etAVa^OriYtt-'fe'-'Fläc^enqüäd^^ leitende Bereich 122 entstehen soll. Diese Ablage-
"112''UnB1 '-IiS'^ Sfihdf-etwa::"^Mikrorf^zwi ^MikiOTi rung -122α ist mit n++ bezeichnet, weil sie eine
dick; Avpbei sleR^yieiipn^Ubergfflnge^i^^^urtd-il^''-!^ hohe Dotierungsstoffkonzentration darstellt. In dieser
!emef;: Tiefe '-von7 °etwä WA)EiN ?>■% Nfjk-rÖri--unter-der 30 Verfahrensstufe werden jedoch die Dotierungsstoffe
Ö&erilaiiKei^efin'd'e'hr'Bei;Vii%l'M6hsVer§Uliheri-^rde vom Donatortyp in der Ablagerung 122a noch nicht
•gefündeny - däß:--cfie' SättigühgsgpähiSung r-vöh··' 6twa merklich in die η-leitende Schicht 113 eingeführt,
0,25 Volt bei 20 Milliampere Strom in einem Planar- weil die'Anzahl der Erhitzungen und die gesamte
^äVisistorbeTcäMfe-'Ärt^aül'fefWä'Oi^JVOlt'bei'def Herstellungszeit des Planartransistors möglichst ge-
^SeKeri ■ Strom&ta-rke^b^emeiii" etfihlimgsgemäßen 35 'riiig gehalten werden.
^laftaiirän'STSter^abgesÄkSfi;';ist7 Aff'^eu'eirizelneh Fig. 5 zeigt die gleiche Halbleiterscheibe nach
^bnenr:¥es^Plan:äfiränsis:töf:s;15'efinäeri sich röhiHsche Ausbildung einer Oxydschicht 115 6 auf der Ober-
^OHtälc{e:"-©ie-Erfiitt6r^ne-!l20-';i9t3Mt':dfer"-:iEmifter- fläche der Halbleiterscheibe und Anbringung eines
i^^^i^i "der neuen Fensters in dem Gebiet, in dem die Basis-
^^^^ zone:; 118 eindiffundiert werden soll. Während der
g Bildung der Oxydschicht und des Fensters in be-
p^^^ K«Sfäki- kä'rint'er Weise diffundiert die Dotierungsstoff-
-elektt:öderigestaltuiig1 wTfäHduteh^Sdais^rfordefMS^cler Ablagerung 122a nicht merklich in die n-leitende
~V/efbinMuög äei'-errizfeihgS. Zöriiäri mit-' iärideren^Bäii- Schicht 11.3 ein. Der Dotierungsstoff vom p-Leit-"eieffiertt^S^def^irftagVferfen^^cBaltung^be^
für die Bildung der Basiszone wird in
derri Fenster der Oxydschicht 115 5 abgelagert und h
gg^
"flächfen'Schicht': Il5'; -die'^ich1 '"aüf^defgaözerr' Ober- durch-Erhitzung der Halbleiterscheibe während einer
'^äfe^d^^lit'ibSiÄüWtthdK bi Zi idiffdi di üh
bestimmten Zeit eindiffundiert, um die gewünschte
f'die'äein'^Gfunde-sirid".die Tiefe--der Basiszone 118 zu erreichen. Gleichzeitig
Kontaktelektroden 124 und 125 'keine1- •♦öHstäridig -5° wird die Dotierungsstoff-Ablagerung 122 a in die
geschlossene^ Ringd,': sondern Mb'efrä:Lückejv.; durch η-leitende Schicht 113 eindiffundiert, und zwar
'-welche VerbHM^geTeiiüiig'^'-'Mri'durc^feeten'k'önneti. dringt der Dotierungsstoff der Ablagerung 122a tie-
^''Bgkäfihlircih'JsMäi^'bM'^'äefi'-^übliclibii -bekäflnten fer in die η-leitende Schicht 113 ein, als der Dotie-■^laflMräflsTsf^ff'^^)rdMfeh(^i^iK^lßktÖirkontäktrungsstoff
für die Basiszone 118 in die n-leitende WeMtföde'^Mi-'^ufö^ 113, weil die Diffusion des Dotierungsstoffs
-sclieibe"ent-terät:;vbiii;ider -ErnMefZone"befindet, die νοηϊ n-Leitfähigkeitstyp in eine n-leitende Schicht
Siliftl^Shlffiib^d QMdr'ätfider -schneller vor sich geht als diejenige des Dotierungs-
Ö^ ätoffs^vom p-Leitfähigkeitstyp in eine n-leitende
zeigt die Halbleiterscheibe nach der Diffu- -siön der Basiszone vom p-Leitfähigkeitstyp und
^gg sich einem solchen Vortreiben des Dotierungsstoffs vom
nlr-'eisiie^ ii-Leitfähigkeitstyp, daß sich ein neuer n-leitender
'^rhMt'5 Im-1ScM^ Bereich 122 b gebildet hat, der tiefer als die Basiszustand
der Kollektor-pn-Über|äfig bi§'in: TJurfehläß- 65 zone 118 in die n-leitende Schicht 113 hineinreicht.
-fieriiuflgicböäJispT?öiJft, iuhd-ill®ch^r iWerderi faz- die Möglicherweise durchdringt der Dotierungsstoff für
jK-biiekför-zöne^^ -die Wand 122 bereits in dieser Verfahrensstufe die
i^iidii! 12Oj·rsöndern n-leitende Schicht 113 und erreicht die η+-leitende
Schicht 112, so daß die Bildung der Wand 122 bereits abgeschlossen ist. Dies ist aber nicht erforderlich,
da noch eine Diffusion zur Bildung der Emitterzone 120 erforderlich ist.
In F i g. 6 ist eine weitere Oxydmaske 115 c auf der Oberfläche 114 für die Emitterdiffusion angebracht.
Sie besitzt ein Fenster innerhalb der Basiszone 118. Anschließend wird ein Dotierungsstoff
vom n-Leitfähigkeitstyp in das Fenster der Maske 115 c eingebracht und durch Wärmeanwendung zur
Bildung der Emitterzone 120 eindiffundiert. Gleichzeitig diffundiert der Dotierungsstoff in dem Bereich
122b weiter ins Innere der Halbleiterscheibe, bis er die η+ -leitende Schicht 112 erreicht, wenn das nicht
bereits im vorhergehenden Diffusionsvorgang geschehen ist. Damit ist der Planartransistor fertig.
Man sieht also, daß dieses Herstellungsverfahren die Erhitzungszeit und damit die Herstellungszeit nicht
wesentlich verlängert. ι
Der Planartransistor nach der Erfindung kann auch durch andere Verfahrensschritte als die nach
den Fig. 4 bis 6 hergestellt werden. Beispielsweise kann die Ablagerung des Dotierungsstoffs, der zur
Bildung der Wand 122 dient, unmittelbar vor oder nach der Aufbringung des Dotierungsstoffs für die
Trennwand 116 geschehen, so daß die Eindiffusion des Dotierungsstoffs für die Wand 122 mindestens
teilweise während der Diffusion des Dotierungsstoffs für die Trennwand 116 erfolgt.
Die angewandten Kunstgriffe für die Epitaxie, die Dotierungsdiffusion und die Ausbildung der Oxydmasken
stehen im Einklang mit bekannten Verfahren und brauchen deshalb nicht im einzelnen beschrieben
zu werden. Die Ablagerung für die Bildung des η+-leitenden Bereichs 122 kann die
gleiche sein, wie sie früher für die Bildung des Bereichs 22 in dem Planartransistor nach F i g. 2 durchgeführt
wurde, aber da der Dotierungsstoff einer längeren Diffusionszeit ausgesetzt ist, weil er sowohl bei
der Diffusion der Basiszone als auch bei derjenigen der Emitterzone anwesend ist, dringt er tiefer in die
Kollektorzone ein. Es wurde gefunden, daß eine Phosphormenge, die bei der Ausbildung des n+-
leitenden Bereichs 122 einen Widerstand von mindestens etwa 2 Ohm je Flächenquadrat ergibt, für diesen
Zweck ausreicht. Eine höhere Konzentration kann angewandt werden, um den Sättigungswiderstand
weiter herabzusetzen.
Hierzu 1 Blatt Zeichnungen
3Π9 549/1 ?R
Claims (5)
1. In einer Halbleiterscheibe für integrierte
Schaltungen ausgebildeter Planartransistor, des- 5
sen Kollektor-pn-Übergang an der gleichen
Schaltungen ausgebildeter Planartransistor, des- 5
sen Kollektor-pn-Übergang an der gleichen
Hauptoberfläche der Halbleiterscheibe endet, an
der sich die Emitterzone befindet, wobei die Kollektorzone an ihrer dem Kollektor-pn-Übergang
abgewandten Seite in stärker dotierte Bereiche io
abgewandten Seite in stärker dotierte Bereiche io
gleichen Leitfähigkeitstyps übergeht, die aus einer Die Erfindung betrifft einen in einer Halbleiterentfernt von der Hauptoberfläche verlaufenden scheibe für integrierte Schaltungen ausgebildeten
Schicht und einem ringförmigen Kontaktgebiet Planartransistor, dessen Kollektor-pn-Übergang
nahe dieserHauptoberiiächebestehen, dadurch an der gleichen Hauptoberfläche der Halbleitergekennzeichnet,
daß eine Wand (122) 15 scheibe endet, an der sich die Emitterzone befindet,
hoher Leitfähigkeit vom gleichen Leitfähigkeits- wobei die Kollektorzone an ihrer dem Kollektortyp
wie die Kollektorzone, jedoch höherer Dotie- pn-übergang abgewandten Seite in stärker dotierte
rung als dieselbe, sich von der stärker dotierten Bereiche gleichen Leitfähigkeitstyps übergeht, die
Schicht (112) bis zu dem ringförmigen stärker aus einer entfernt von der Hauptoberfläche verlaudotierten
Kontaktgebiet der Kollektorzone er- 20 fenden Schicht und einem ringförmigen Kontaktstreckt,
gebiet nahe dieser Hauptoberfläche bestehen.
2. Planartransistor nach Anspruch 1, dadurch Derartige Planartransistoren sind bekannt (vgl.
gekennzeichnet, daß die Halbleiterscheibe ein die Zeitschrift »Scientia Electrica« Bd. 10 [1964]
Substrat (110) von entgegengesetztem Leitfähig- Nr. 4, S. 97 bis 122).
keitstyp wie die Kollektorzone aufweist und die 25 Die bekannten Planartransistoren dieser Art haben
stärker dotierte Schicht (112) der Kollektorzone insbesondere im Schaltbetrieb eine unerwünscht hohe
mit dem Substrat (110) einen pn-übergang bil- Sättigungsspannung und eine lange Schaltzeit, wesdet.
halb sie im Vergleich mit handelsüblichen Einzel-
3. Planartransistor nach Anspruch 2, dadurch transistoren ungünstig abschneiden. Dies rührt
gekennzeichnet, daß der Planartransistor von 30 hauptsächlich von dem großen Weg der Majoritätsanderen
in der Halbleiterscheibe ausgebildeten ladungsträger in der Kollektorzone und dem dadurch
Bauelementen der integrierten Schaltung durch bedingten hohen Widerstand her. Außerdem ist das
eine Trennwand (116) vom entgegengesetzten Volumen der Kollektorzone, worin Minoritäts-Leitfähigkeitstyp
wie die Kollektorzone isoliert ladungsträger gespeichert werden können, ziemlich
ist und daß sich die Trennwand (116) von der 35'groß. Dieses Volumen ist nämlich nur durch die
Hauptoberfläche (114) bis zu dem Substrat (110) bekannte Halbleiterbauelemnte der integrierten
erstreckt. Schaltung voneinander isolierende Trennwand vom
4. Planartransistor nach einem der vorherge- entgegengestzten Leitfähigkeitstyp wie die Kollektorhenden
Ansprüche, dadurch gekennzeichnet, daß zone begrenzt.
ohmsche Kontaktelektroden (123, 124, 125) an 40 Der Erfindung liegt die Aufgabe zugrunde, einen
der Emitterzone (120), der Basiszone (118) und Planartransistor der angegebenen Art mit verringerder
Wand (122) der Kollektorzone angebracht ter Sättigungsspannung und verringerter Schaltzeit
sind. zu schaffen.
5. Verfahren zur Herstellung eines Planartran- Die Erfindung, die diese Aufgabe löst, besteht Γ
sistors nach den vorhergehenden Ansprüchen, 45 darin, daß eine Wand hoher Leitfähigkeit vom gleidadurch
gekennzeichnet, daß der Planartransistor chen Leitfähigkeits typ wie die Kollektorzone, jedoch
in einer Halbleiterscheibe ausgebildet wird, die höherer Dotierung als dieselbe, sich von der stärker
eine an die Hauptoberfläche (114) grenzende dotierten Schicht bis zu dem ringförmigen stärker
Schicht (113) von einem Leitfähigkeitstyp und dotierten Kontaktgebiet erstreckt,
eine darunter befindliche Schicht (112) vom glei- 5° Durch diese Ausbildung des Planartransistors er-
chen Leitfähigkeitstyp, jedoch mit stärkerer Do- gibt sich ein geringer Bahnwiderstand für die Majo-
tierung aufweist, wobei folgende Verfahrens- ritätsladungsträger in der Kollektorzone zwischen
schritte angewendet werden. dem Kollektor-pn-Übergang und der Kollektorelek-
, . „ . . ^ , ~ V.«-»,»-. trode und ein verringertes Volumen der Kollektor-
a) -Aufbringen eines Doterungsstoffes (122«) 55 worin Minoritätsladungsträger gespeichert sein
von dem betreffenden Leitfahigkeitstyp auf kßn wodurch sich die Schaltzeit verkürzt. Die
em ringförmiges Gebiet der Schicht (113) stärker dotierte Wand hat im Vergleich zur eigent.
an der Hauptoberfläche (114) und Emdif- Uchen Kollektorzone ,eineri geringeren ohmschen
fundieren des Dotierungsstoffes durch die Widerstand und verringert dadurch den Bahnwiderdiese
Schicht (113) hindurch zur Bildung 6o stand der Majoritätsladungsträger zwischen dem
der Wand (122) hoher Leitfähigkeit; Kollektpr-pn-Übergang und der Kollektorelektrode.
b) Eindiffundieren eines Dotierungsstoffes vom Aus Messungen ergibt sich eine Verringerung des
entgegengesetzten Leitfähigkeitstyp in ein Sättigungswiderstands um etwa 50 «/0 und demgemäß'
Gebiet (113) innerhalb der Wand (122) eme entsprechende Herabsetzung der Sättigungshoher
Leitfähigkeit zur Bildung der Basis- 65 spannung im Vergleich mit sonst gleichartig aufgezone
und des Kollektor-Basis-pn-Übergangs; bauten Planartransistoren ohne die die Kollektor-
c) Eindiffundieren eines Dotierungsstoffs vom zone umgebende Wand hoher Leitfähigkeit. Außerersten
Leitfähigkeitstyp in ein bestimmtes dem verringert die Verkleinerung des Volumens der
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US353524A US3341755A (en) | 1964-03-20 | 1964-03-20 | Switching transistor structure and method of making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1539079A1 DE1539079A1 (de) | 1969-06-26 |
| DE1539079B2 true DE1539079B2 (de) | 1973-12-06 |
Family
ID=23389487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1539079A Pending DE1539079B2 (de) | 1964-03-20 | 1965-03-19 | In einer Halbleiterscheibe für integrierte Schaltungen ausgebildeter Planartransistor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3341755A (de) |
| BE (1) | BE661403A (de) |
| DE (1) | DE1539079B2 (de) |
| GB (1) | GB1041681A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3136513A1 (de) * | 1980-09-17 | 1982-06-09 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3384791A (en) * | 1964-09-10 | 1968-05-21 | Nippon Electric Co | High frequency semiconductor diode |
| NL6606083A (de) * | 1965-06-22 | 1967-11-06 | Philips Nv | |
| US3475664A (en) * | 1965-06-30 | 1969-10-28 | Texas Instruments Inc | Ambient atmosphere isolated semiconductor devices |
| US3430110A (en) * | 1965-12-02 | 1969-02-25 | Rca Corp | Monolithic integrated circuits with a plurality of isolation zones |
| US3440502A (en) * | 1966-07-05 | 1969-04-22 | Westinghouse Electric Corp | Insulated gate field effect transistor structure with reduced current leakage |
| FR155459A (de) * | 1967-01-23 | |||
| US3538397A (en) * | 1967-05-09 | 1970-11-03 | Motorola Inc | Distributed semiconductor power supplies and decoupling capacitor therefor |
| US3440503A (en) * | 1967-05-31 | 1969-04-22 | Westinghouse Electric Corp | Integrated complementary mos-type transistor structure and method of making same |
| US3653988A (en) * | 1968-02-05 | 1972-04-04 | Bell Telephone Labor Inc | Method of forming monolithic semiconductor integrated circuit devices |
| US3648128A (en) * | 1968-05-25 | 1972-03-07 | Sony Corp | An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions |
| US3638081A (en) * | 1968-08-13 | 1972-01-25 | Ibm | Integrated circuit having lightly doped expitaxial collector layer surrounding base and emitter elements and heavily doped buried collector larger in contact with the base element |
| US3569800A (en) * | 1968-09-04 | 1971-03-09 | Ibm | Resistively isolated integrated current switch |
| US3547716A (en) * | 1968-09-05 | 1970-12-15 | Ibm | Isolation in epitaxially grown monolithic devices |
| US3539884A (en) * | 1968-09-18 | 1970-11-10 | Motorola Inc | Integrated transistor and variable capacitor |
| US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
| US3878551A (en) * | 1971-11-30 | 1975-04-15 | Texas Instruments Inc | Semiconductor integrated circuits having improved electrical isolation characteristics |
| JPS4933758U (de) * | 1972-06-26 | 1974-03-25 | ||
| US3858234A (en) * | 1973-01-08 | 1974-12-31 | Motorola Inc | Transistor having improved safe operating area |
| US3992232A (en) * | 1973-08-06 | 1976-11-16 | Hitachi, Ltd. | Method of manufacturing semiconductor device having oxide isolation structure and guard ring |
| GB9013926D0 (en) * | 1990-06-22 | 1990-08-15 | Gen Electric Co Plc | A vertical pnp transistor |
| JP3730483B2 (ja) * | 2000-06-30 | 2006-01-05 | 株式会社東芝 | バイポーラトランジスタ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3176376A (en) * | 1958-04-24 | 1965-04-06 | Motorola Inc | Method of making semiconductor device |
| GB945740A (de) * | 1959-02-06 | Texas Instruments Inc | ||
| US3173069A (en) * | 1961-02-15 | 1965-03-09 | Westinghouse Electric Corp | High gain transistor |
| US3178798A (en) * | 1962-05-09 | 1965-04-20 | Ibm | Vapor deposition process wherein the vapor contains both donor and acceptor impurities |
| BE636316A (de) * | 1962-08-23 | 1900-01-01 | ||
| US3229119A (en) * | 1963-05-17 | 1966-01-11 | Sylvania Electric Prod | Transistor logic circuits |
| GB1050417A (de) * | 1963-07-09 |
-
1964
- 1964-03-20 US US353524A patent/US3341755A/en not_active Expired - Lifetime
-
1965
- 1965-03-18 GB GB11548/65A patent/GB1041681A/en not_active Expired
- 1965-03-19 DE DE1539079A patent/DE1539079B2/de active Pending
- 1965-03-19 BE BE661403D patent/BE661403A/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3136513A1 (de) * | 1980-09-17 | 1982-06-09 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| BE661403A (de) | 1965-07-16 |
| GB1041681A (en) | 1966-09-07 |
| DE1539079A1 (de) | 1969-06-26 |
| US3341755A (en) | 1967-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1539079B2 (de) | In einer Halbleiterscheibe für integrierte Schaltungen ausgebildeter Planartransistor | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
| DE6609659U (de) | Halbleiter mit unterbrechungszone gegen kanalbildung. | |
| DE1131329B (de) | Steuerbares Halbleiterbauelement | |
| DE2055162A1 (de) | Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung | |
| DE1207014C2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung | |
| DE2932043A1 (de) | Feldgesteuerter thyristor und verfahren zu seiner herstellung | |
| DE1489031B1 (de) | Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung | |
| DE1924726A1 (de) | Feldeffektvorrichtung mit steuerbarem pn-UEbergang | |
| DE1808928A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE1544228C3 (de) | Verfahren zum Dotieren von Halbleitermaterial | |
| DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1816436A1 (de) | Halbleiterbauelement | |
| DE1414538A1 (de) | Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung | |
| DE2116106A1 (de) | Inverser Transistor | |
| DE2320563B2 (de) | Vierschichttriode | |
| DE69229937T2 (de) | Avalanche Diode in einer bipolaren integrierten Schaltung | |
| DE2904480A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrem herstellen | |
| DE2525529B2 (de) | Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung | |
| DE3010986A1 (de) | Integrierte halbleiterschaltung | |
| DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
| DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
| DE1464979C3 (de) | Halbleiterschaltelement |