DE1544228C3 - Verfahren zum Dotieren von Halbleitermaterial - Google Patents

Verfahren zum Dotieren von Halbleitermaterial

Info

Publication number
DE1544228C3
DE1544228C3 DE1544228A DE1544228A DE1544228C3 DE 1544228 C3 DE1544228 C3 DE 1544228C3 DE 1544228 A DE1544228 A DE 1544228A DE 1544228 A DE1544228 A DE 1544228A DE 1544228 C3 DE1544228 C3 DE 1544228C3
Authority
DE
Germany
Prior art keywords
diffusion
region
openings
transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1544228A
Other languages
English (en)
Other versions
DE1544228B2 (de
DE1544228A1 (de
Inventor
Shoda Suita Koichiro (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1544228A1 publication Critical patent/DE1544228A1/de
Publication of DE1544228B2 publication Critical patent/DE1544228B2/de
Application granted granted Critical
Publication of DE1544228C3 publication Critical patent/DE1544228C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/038—Diffusions-staged
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Diffundieren von Halbleitermaterial unter Ausbildung einer durch Öffnungen unterbrochenen Oxidfilmmaske und Diffundieren des Dotierstoffes durch die oxidfreien Öffnungen.
Bei der Herstellung von Halbleiterbauteilen ist das zum Dotieren des Halbleitermaterials vielfach angewandte Diffusionsverfahren wegen seiner guten Stuerbarkeit und seines weiten Anwendungsbereichs günstig. Es ist bekannt (USA.-Patentschrift 2 802 760), das Halbleitermaterial mit einer Oxidfilmmaske zu überziehen, so daß nur an den von der Maske frei gelassenen, vom Oxidfilm befreiten Stellen dotiert wird. Insbesondere ist es auch bekannt (USA.-Patentschrift 3 025 589; Journal of the Electrochemical Society, September 1967, S. 550 und 551), mehrere Dotierungsbereiche mit Hilfe eines Oxidfilms mit mehreren Öffnungen gleichzeitig zu dotieren, beispielsweise mit Hilfe einer Parallelstreifenmaske, wobei die dotierten Bereiche jeweils durch Sperrschichten und Bereiche entgegengesetzten Leitfähigkeitstyps voneinander getrennt sind.
Die von Halbleiterbauteilen geforderten Charakteristiken sind je nach Anwendungsbereich verschieden, und es ergibt sich der Wunsch nach noch feinerer Steuerbarkeit der beim Diffusionsverfahren erhältlichen Störstoffverteilung, insbesondere beim gleichzeitigen Diffundieren mehrerer Diffusionsbereiche während eines gemeinsamen Diffusionsschritts.
Die Steuerbarkeit des Diffusionsverfahrens und seines Ergebnisses läßt sich bedeutend erweitern, wenn gemäß der Erfindung die Breiten der Oxidflächen zwischen den Öffnungen der Oxidfilmmaske kleiner sind als die doppelten Diffusionstiefen im Halbleitermaterial. Die Maskenöffnungen können beispielsweise streifenförmig, gitterförmig oder in Reihen oder Gruppen von Quadraten angeordnet sein. Auch kann die Breite der Öffnungen schrittweise vermindert sein.
Gemäß der angegebenen Lehre entsteht ein zusammenhängender Dotierungsbereich von insgesamt nach Wunsch verminderter Dotierungskonzentration im Vergleich zu einer vollkommen maskenfreien Eindiffusionsfläche. Werden die Öffnungen und Zwischenräume im Vergleich zur Diffusionstiefe im Halbleitermaterial sehr klein gewählt, so ergibt sich im Bereich nahe der Diffusionsgrenze eine sehr gleichmäßige Dotierung und eine ebene Sperrschicht. Sind jedoch die Zwischenräume nur wenig kleiner als die Diffusionstiefe, so ergibt sich eine nicht planare, sondern etwa wellenförmige Übergangsschicht zwischen dem undiffundierten Substrat und dem diffundierten Bereich. Diese Formgebung der Sperrschicht kann die Hochfrequenzcharakteristik des Bauelements erheblich verbessern und im Fall eines lichtelektrischen Wandlers den Wandlungswirkungsgrad erhöhen.
Die Erfindung ermöglicht es, in einem simultanen Diffusionsvorgang stellenweise einen Diffusionsbereich zu schaffen, dessen Eigenschaften von denen anderer Teile unterschiedlich sind.
Weitere Einzelheiten, Vorteile und Merkmale der
ίο Erfindung ergeben sich aus der folgenden Beschreibung. In der Zeichnung ist die Erfindung beispielsweise veranschaulicht, und zwar zeigen '■■
F i g. 1 und 2 in schematischer Darstellung einen Vergleich zwischen einem erfindungsgemäßen Diffusionsverfahren und einem bekannten Verfahren, wobei F i g. 1 eine Draufsicht und F i g. 2 einen Längs- ! schnitt darstellt,
F i g. 3 ein Diagramm, das die Verteilung der Stör- ' Stoffkonzentration zeigt, ;
F i g. 4 und 5 Schnitte durch integrierte Schal- !
tungen auf Siliciumbasis während der Herstellung I
gemäß dem erfindungsgemäßen Verfahren, ί
F i g. 6 einen gemäß der Erfindung hergestellten 1K
Hochfrequenztransistor in Draufsicht,
F i g. 7 einen Schnitt in einer Ebene A-A in F i g. 6, F i g. 8 eine perspektivische Ansicht einer gemäß der Erfindung hergestellten Sonnenzelie und
F i g. 9 eine perspektivische Ansicht einer auf bekannte Weise hergestellten Sonnenzelle.
An Hand der F i g. 1 und 2 sei das erfindungsgemäße Diffusionsverfahren mit einem bekannten Verfahren verglichen. Ein mit A gekennzeichneter Teil stellt einen mittels eines bekannten Verfahrens hergestellten Diffusionsbereich dar, und ein mit B gekennzeichneter Teil stellt einen durch das erfindungsgemäße Verfahren hergestellten Diffusionsbereich dar.
In den F i g. 1 und 2 ist mit 1 eine n-leitende Siliciumscheibe und mit 2 ein Oxidfilm bezeichnet, der als Maske für die an der Oberfläche der Siliciumscheibe 1 gebildete Verunreinigungsdiffusion wirkt. Gemäß den herkömmlichen Diffusionsvei fahren ist eine Öffnung 3 im Oxidfilm 2 vorgesehen, durch die ein Störstoff hindurchdiffundiert wird, um beispielsweise einen p-leitenden Diffusionsbereich 4 zu bilden.
Die Öffnungen zum Eindiffundieren des Störstoffs werden zwar gemäß der Erfindung auch in bekannter Weise durch Entfernen des Oxidfilms erzeugt, jedoch werden lange Öffnungen 5 der Weite α in einer Streifenanordnung mit den Zwischenräumen b zwischen sich vorgesehen. Der Zwischenraum b oder die Breite des verbleibenden Films zwischen den Öffnungen 5 muß kleiner sein als die zweifache vorbestimmte Tiefe c des p-leitenden Diffusionsbereichs .6,. der im anschließenden Diffusionsprozeß erhalten wird. Es ist also:
b < 2 c.
Die Stirnfläche der Störstoffdiffusion dringt vor, indem sie die Hüllfläche einer Unzahl von Kugeln bildet, deren Mittelpunkte auf Siliziumoberflächenbereiche 7 und 8 liegen, die an den Öffnungen 3 bzw. 5, welche im Oxidfilm 2 vorgesehen sind, freigelegt sind; der erfindungsgemäß erhaltene Diffusionsbereich 6 wird deshalb eine Diffusionstiefe desselben Grades erhalten wie der nach dem herkömmlichen Diffusionsprozeß erhaltene p-leitende Diffusionsbereich 4. Jedoch ist die Konzentrations verteilung der diffundierten Störstoffe bei diesen Prozessen verschieden, wie in
F i g. 3 gezeigt ist. In F i g. 3 ist auf der Abszisse die Entfernung χ von der Silziumoberfläche räch innen zu aufgetragen; auf der Ordinate ist die Konzentration Λ' der diffundierten Stcntoffe in logarithmischem Maßstab aufgetragen. Die Kurvenlinie I stellt die herkömmliche Verteilung der diffundierten Störstoffe dar, während die Kurven II, W und Π" die Verteilungen der nach dem erfindungsgemäßen Diffusionsverfahren eindiffundierten Störstoffe darstellt, stichprobenartig an verschiedenen Stellen gemessen. Eie Entfernung χ an der Stelle, wo diese Kurven die gerade Linie IV schneiden, die den Hauptteil der Störstellenkonzentration der η-leitenden Siliziumscheibe 1 andeutet, entspricht der Diffusionstiefe c. Die nach dem erfindungsgemäßen Diffusionsverfahren erhaltenen Verteilungskurven sind entsprechend dem Ort voneinander verschieden, wie es durch die Kurven Π, ΙΓ und Π" gezeigt ist; werden jedoch die Weite α der Öffnungen 5 und die Zwischenräume b dazwischen (F i g. 1 und 2) ausreichend kleiner als die Diffusionstiefe c gemacht, so konvergieren die Kurven Π, ΙΓ und Π" allmählich zu einer bestimmten Kurve, z. B. zur Kurve III, und der Unterschied in der Konzentrationsverteilung des Stcrstoffs wird im wesentlichen eliminiert. Weiterhin ist klar, daß der Wert von N bei x = 0 dieser Kurve, mit anderen Worten, die Oberflächerikonzentration, vom Verhältnis aj{a + b) bestimmt wird. Kurz gesagt, ist es gemäß dem erfindungsgemäßen Verfahren, wie es im Teil B (F i g. 1 und 2) gezeigt ist, bei dem die Öffnungen 5 im Oxidfilm 2 mit den Zwischenräumen b gebildet werden, möglich, mit hervorragend guter Steuerbarkeit einen Diffusionsbereich zu erhalten, der sich von dem gemäß dem herkömmlichen Verfahren, bei dem dieselbe Diffusionsbehandlung angewandt wird, erhaltenen Teil A unterscheidet. Die Öffnungen 5 im Oxidfilm 2 sind gemäß F i g. 1 und 2 alle von gleichen Ausmaßen, und sie sind mit gleichen Zwischenräumen gebildet, aber es ist nicht immer notwendig, sie derart herzustellen. Sie können in verschiedener Weise ausgebildet sein, beispielsweise kann die Weite α der Öffnungen schrittweise vermindert werden. Weiterhin sind im obengenannten Beispiel die Öffnungen in Streifenform gebildet, aber sie kennen auch in Netzform oder in einer Anordnung von Reihen oder Gruppen von Quadraten ausgebildet sein. Im folgenden werden einige Ausführungsformen dieser Erfindung beschrieben.
Beispiel 1
Bei der Herstellung einer integrierten Schaltung in einem Siliziumkörper werden die Schaltungselemente gleichzeitig durch ein bestimmtes Muster von Diffusionsvorgängen gebildet. F i g. 4 zeigt ein Beispiel hiervon. Ein Transistor, eine Diode und ein Widerstand werden als n-kitende Inseln 11, 11' und 11" in der Haltleiterscheibe 10 gebildet. Als erstes werden ein Basisbereich 12, ein Anodenbereich 13 und ein Widerstandsbereich 14 durch Eindiffundieren eines p-leitenden Stcrstoffs gebildet. Sodann werden ein Emitterbereich 15, ein Kollektorkontaktbereich 16 und ein Kathodenbereich 17 durch Eindiffundieren eines η-leitenden Störstoffs gebildet. Schließlich werden, nach der Bildung geeigneter Öffnungen in einem Oxidfilm 18, eine Basiselektrode 19, eine Emitterelektrode 20, eine Kollektorelektrode 21, eine Anodenelektrode 22, eine Kathodenelektrode 23 und Anschlußelektroden 24 durch Vakuumaufdampfung des Elektrodenmaterials hergestellt. Auf diese Weise werden die Elemente wie der Transistor, die Zenerdiode und der Widerstand in den η-leitenden Inseln Ϊ1, 11' und 11" gebildet. Die Herstellungsparameter dieser Elemente werden entsprechend demjenigen Element bestimmt, welches die genaueste Steuerung seiner Herstellung erfordert, also in diesem besonderen Fall entsprechend dem Transistor. Demgemäß ist die Zenerspannung der Zenerdiode gleich der umgekehrten Durchbruchspannung zwischen dem Emitter und der Basis des Transistors, und der Widerstandswert des Widerstands wird vom spezifischen Schichtwiderstand des Basisbereichs 12 bestimmt. Wird nun aber als einziger der Anodenbereich 13 in der Zenerdiode durch eine erfindungsgemäße Diffusion des p-leitenden Störstoffs gebildet, so ist es möglich, eine Zenerdiode zu erhalten, deren Durchbruchspannung von der Durchbruchspannung zwischen dem Emitter und der Basis des Transistors verschieden ist, im besonderen eire höhere Zener-Durchbruchspannung. Wenn in ähnlicher Weise als einziger der Widerstandsbereich 14 des Widerstandselements durch die erfindungsgemäße Diffusion des p-leitenden Störstoffs erhalten wird, so ist es möglich, einen Bereich zu erhalten, dessen spezifischer Schichtwiderstand anders ist als der spezifische Widerstand R8 im Basisbereich des Transistors, insbesondere ein erwünschter höherer spezifischer Schichtwiderstand. Wird also das Widerstandselement mit einem hohen spezifischen Widerstand hergestellt, so kann dessen Länge bei gleicher Dicke der Diffusionsschicht gering gehalten werden. Dementsprechend ist es möglich, die Fläche der Siliziumscheibe zu verringern, die zur Herstellung des Bauteils benötigt wird.
Beispiel 2
In ähnlicher Weise wird bei der Herstellung einer integrierten Schaltung in einem Siliziumkörper die Ausführungsform des Falles, in dem sowohl ein npn- und ein pnp-Transistor hergestellt werden sollen, in F i g. 5 gezeigt. Als erstes werden ein Basisbereich 27 und ein Kollektorbereich 28 des npn-Transistors bzw. des pnp-Transistors gebildet, indem ein p-leitender Störstoff in getrennte η-leitende Inseln 26 und 26' in die Halbleiterscheibe 25 eindiffundiert werden, und dann werden ein Emitterbereich 29, ein Kollektorkontaktbereich 30 und ein Basisbereich 31 durch Eindiffundieren eines η-leitenden Störstoffs gebildet; daraufhin werden ein Emitter 32 und ein Kollektorkontaktbereich 33 des pnp-Transistors durch Eindiffundieren eines p-leitenden Störstoffs gebildet. Schließlich wird durch Bildung einer geeigneten Öffnung in einem Oxidfilm 34 eine Elektrode für jedes Element hergestellt.
Um eine erhebliche Stromverstärkung zu erzielen, muß in d.'e-em Fall die Konzentration des n-leitenden Störstoffs im Emitterbereich 29 angemessen höher sein als diejenige des p-leiterden Stcrstoffs im Basisbereich 27. Bei derartiger Ausführung, insbesondere wenn der Basisbereich 31 mit denselten Eigenschaften wie der erwähnte Emittertereich 29 ausgeführt wird, wird die Konzentration des p-leitenden Stcrstoffs im Basisbereich 31 des pnp-Transistors nicht angemessen niedriger gemacht werden als die des Emittertereichs 32, da seine Stcrstoffkonzentration zu hoch ist, weshalb es nicht möglich ist, den Stromverstärkungsfaktor dieses Transistors zu erhöhen. Wird nun bei der Bildung des Basisbereichs 31 dieses pnp-Transistors
5 6
alleinig für diesen bestimmten Teil das erfindungs- niedrigem ßasiswiderstand vorliegt. Mit anderen gemäße Diffusionsverfahren angewandt, so wird es Worten, sind gemäß den bekannten Diffusionsmöglich, einen Basisbereich mit geringerer Störstoff- verfahren die hohe Abschneidefrequenz und der ■·., konzentration zu erhalten, und dementsprechend wird niedrige Basiswiderstand einander entgegengesetzte es auch möglich, den pnp-Transistor und den npn- 5 Parameter; bei Anwendung des Diffusionsverfahrens Transistor mit vernünftig hohen Stromverstärkungs- gemäß der Erfindung kann jedoch ein Hochfrequenzfaktoren gleichzeitig herzustellen. transistor mit zufriedenstellenden Werten für beide
Wie oben erwähnt, besteht ein Vorteil des er- Parameter erhalten werden,
fmdungsgemäßen Diffusionsverfahrens darin, daß es B e i s ρ i e 1 4
dem Entwurf- von Bestandteilselementen bei der Her- io
stellung integrierter Schaltungen eine beachtenswert Die F i g. 8 und 9 zeigen Sonnenzellen. F i g. 9
weite Anwendungsmöglichkeit gibt. zeigt eine durch das herkömmliche und F i g. 8 eine
durch das erfindungsgemäße Diffusionsverfahren her-
Beispiel 3 gestellte Sonnenzelle. Eine p-leitende Verunreinigung
J5 wird in η-leitende Siliziumscheiben 44 und 44' ein-
Die F i g. 6 und 7 zeigen einen Hochfrequenz- diffundiert, um diffundierte Sperrschichten 46 und 46' transistor, bei dessen Herstellung das erfindungsgemäße in der Nähe der Oberfläche zu erzeugen; ferner Diffusionsverfahren beim Eindiffundieren der Basis werden positive Elektroden 47 bzw. 47' und negative verwendet wurde. F i g. 6 ist eine Draufsicht und Elektroden 48 bzw. 48' in den Bereichen erzeugt, F i g. 7 eine Schnittansicht. Durch Eindiffundieren 20 die durch die Bildung der Sperrschichten in zwei Teile eines p-leitenden Störstoffs in eine η-leitende Silizium- geteilt sind. Bei einem etwa betrachteten Flächenteil 49 scheibe 35 wird ein Basisbereich 36 gebildet; zwischen in der gemäß dem herkömmlichen Diffusionsverfahren i der ursprünglichen Scheibe und dem Basisbereich 36 hergestellten Zelle (F i g. 9), der von der positiven * wird eine wellenförmige Kollektorsperrschicht 37 her- Elektrode 47' genügend weit entfernt ist, erscheint ein : gestellt; weiterhin wird durch Eindiffundieren eines 25 Pol der durch die Sonnenenergie in diesem Teil η-leitenden Störstoffs ein Emitterbereich 38 gebildet erzeugten elektromotorischen Kraft an der negativen und eine Emittersperrschicht 39 zwischen dem Basis- Elektrode 48' und ihr anderer Pol an der positiven bereich 36 und dem Emitterbereich 38 hergestellt. Dann Elektrode 47' über eine p-leitende diffundierte Schicht werden Öffnungen in einem Oxidfilm 40 gebildet und 45'. Hierbei erzeugt der durch die p-leitende diffundierte an der Vorderfläche eine Emitterelektrode 41 und eine 30 Schicht fließende Strom einen Verlust, der eine ErBasiselektrode 42 hergestellt, während eine Kollektor- niedrigung des Wirkungsgrads der Zelle zur Folge hat. elektrode 43 an der Rückfläche hergestellt wird. Der Wird die Tiefe der Sperrschicht 46' zur Verminderung Abstand zwischen der Emittersperrschicht 39 und der dieses Verlustes vergrößert, um den Schichtwider-Kollektorsperrschicht 37 wird »Basisweite« genannt, stand dieser p-leitenden diffundierten Schicht zu ver- : welche einen bedeutenden Einfluß auf die Hoch- 35 mindern, so vermindert sich auch die Durchdringungsfrequenzcharakteristik des Transistors besitzt. Ist der rate des Sonnenlichts von der Siliziumoberfläche zur ; Basisberaich 36 durch das Diiusionsverfahren gemäß Sperrschicht, und der Wirkungsgrad der Zelle wird Erfindung hergestellt, so entstehen Teile mit einer dementsprechend kleiner.
geringen Basisweite ((/-Teile) und Teile mit einer Bei Anwendung des Diffusionsverfahrens gemäß
großen Basisweite (e-Teile). Mi.loritätsträger, die von 40 der Erfindung weist die Sperrschicht 46 eine aus
dir Emittersperr schicht 39 in den Basisbereich 36 ein- F i g. 8 ersichtliche Wellenform auf und bildet folglich ;
geimpft werden sollen, passieren durch die cf-Teile seichte Teile/ und tiefe Teileg entsprechend der j
mit eiaer en^en Basi -weite, so daß es folglich möglieh unterschiedlichen Sperrschichttiefe. Bei Anwendung j
ist, die Ho;hfreque.izeharaktiristik und einen hohen eines derartigen Aufbaus wird die elektromotorische j
•Stromvent irkungsfaktor zu erhalten. Andererseits 45 Kraft hauptsächlich in den/-Teilen erzeugt, und der j
fließt der durch die Rekombination der Minoritlts- hierdurch erzeugte Strom fließt durch die g-Teile mit
träger im Basisbereich 36 erzeugte Strom zur Basis- niedrigem Widerstand zur positiven Elektrode, so daß
elektrode 42 hauptsächlich durch die e-Teile mit es möglich ist, eine Sonnenzelle mit zufrieden- !
niedrigem Widerstand, so daß ein Transistor mit stellendem Wirkungsgrad zu erhalten. |
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zum Diffundieren von Halbleitermaterial unter Ausbildung einer durch Öffnungen unterbrochenen Oxidfilmmaske und Diffundieren des Dotierstoffes durch die oxidfreien Öffnungen, dadurch gekennzeichnet, daß die Breiten (b) der Oxidflächen zwischen den Öffnungen (5) der Oxidfilmmaske (2) kleiner sind als die doppelten Diffusionstiefen (c) im Halbleitermaterial.
DE1544228A 1965-12-10 1966-10-14 Verfahren zum Dotieren von Halbleitermaterial Expired DE1544228C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7683265 1965-12-10

Publications (3)

Publication Number Publication Date
DE1544228A1 DE1544228A1 (de) 1970-10-22
DE1544228B2 DE1544228B2 (de) 1972-01-05
DE1544228C3 true DE1544228C3 (de) 1974-07-11

Family

ID=13616635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1544228A Expired DE1544228C3 (de) 1965-12-10 1966-10-14 Verfahren zum Dotieren von Halbleitermaterial

Country Status (4)

Country Link
US (1) US3436282A (de)
DE (1) DE1544228C3 (de)
FR (1) FR1495766A (de)
GB (1) GB1169188A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884732A (en) * 1971-07-29 1975-05-20 Ibm Monolithic storage array and method of making
DE2363135A1 (de) * 1972-12-21 1974-07-11 Espanola Magnetos Fab Halbleiteranordnung fuer hohe rueckstromdichte
US4041516A (en) * 1974-01-04 1977-08-09 Litronix, Inc. High intensity light-emitting diode
DE2405067C2 (de) * 1974-02-02 1982-06-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen einer Halbleiteranordnung
US4005471A (en) * 1975-03-17 1977-01-25 International Business Machines Corporation Semiconductor resistor having a high value resistance for use in an integrated circuit semiconductor device
US3976512A (en) * 1975-09-22 1976-08-24 Signetics Corporation Method for reducing the defect density of an integrated circuit utilizing ion implantation
US4217153A (en) * 1977-04-04 1980-08-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
NL8006668A (nl) * 1980-12-09 1982-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4571275A (en) * 1983-12-19 1986-02-18 International Business Machines Corporation Method for minimizing autodoping during epitaxial deposition utilizing a graded pattern subcollector
US4648174A (en) * 1985-02-05 1987-03-10 General Electric Company Method of making high breakdown voltage semiconductor device
JPS6215864A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 太陽電池の製造方法
US4695868A (en) * 1985-12-13 1987-09-22 Rca Corporation Patterned metallization for integrated circuits
DE3785127D1 (de) * 1986-09-30 1993-05-06 Siemens Ag Verfahren zur herstellung eines pn-uebergangs hoher spannungsfestigkeit.
CN102148284B (zh) * 2010-12-13 2012-11-21 浙江晶科能源有限公司 制备多晶硅太阳能电池发射极的扩散方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure

Also Published As

Publication number Publication date
DE1544228B2 (de) 1972-01-05
GB1169188A (en) 1969-10-29
DE1544228A1 (de) 1970-10-22
FR1495766A (de) 1967-12-20
US3436282A (en) 1969-04-01

Similar Documents

Publication Publication Date Title
DE1544228C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2160427C3 (de)
DE2823967C2 (de)
DE2121086C3 (de) Vierschicht-Halbleiterbauelement mit integrierter Gleichrichterdiode
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1076275B (de) Halbleiteranordnung mit mindestens einem flaechenhaften pn-UEbergang
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE1539079A1 (de) Planartransistor
DE2932043A1 (de) Feldgesteuerter thyristor und verfahren zu seiner herstellung
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1489250C3 (de) Transistor mit mehreren emitterzonen
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1816436A1 (de) Halbleiterbauelement
DE3022122C2 (de)
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE1464979C3 (de) Halbleiterschaltelement
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE3142618C2 (de) Halbleiteranordnung mit Transistor und Widerstandszone
DE2513458A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee