DE2405067C2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE2405067C2
DE2405067C2 DE2405067A DE2405067A DE2405067C2 DE 2405067 C2 DE2405067 C2 DE 2405067C2 DE 2405067 A DE2405067 A DE 2405067A DE 2405067 A DE2405067 A DE 2405067A DE 2405067 C2 DE2405067 C2 DE 2405067C2
Authority
DE
Germany
Prior art keywords
semiconductor
conductivity type
diffused
zone
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2405067A
Other languages
English (en)
Other versions
DE2405067A1 (de
Inventor
Reinhold 7100 Heilbronn Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2405067A priority Critical patent/DE2405067C2/de
Priority to US05/545,880 priority patent/US4045258A/en
Publication of DE2405067A1 publication Critical patent/DE2405067A1/de
Application granted granted Critical
Publication of DE2405067C2 publication Critical patent/DE2405067C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, bei dem in einen Halbleiterkörper zwei Halbleiterzonen vom gleichen Leitungstyp derart eindiffundiert werden, daß sie einander überlappen, und bei dem anschließend in einen Teilbereich der beiden Halbleiterzonen vom gleichen Leitungstyp eine Halbleiterzone eindiffundiert wird, deren Leitungstyp dem Leitungstyp der beiden Halbleiterzonen vom gleichen Leitungstyp entgegengesetzt ist.
Ein derartiges Verfahren ist beispielsweise aus der DE-OS 15 14 209 bekannt Bei dem bekannten Verfahren wird eine Halbleiterzone vom Leitungstyp der Basiszone in den Halbleiterkörper eines Transistors s eingebracht, die die Basiszone überlappt und eine niederohmige Anschlußzone für die Basiszone bildet Auf der niederohmigen Basis-Anschlußzone wird die Basiselektrode angeordnet
Der Erfindung liegt die Aufgabe zugrunde, ein
ίο Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem pn-übergang anzugeben, der besonders gute Sperreigenschaften aufweist Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß
is die Halbleiterzone vom entgegengesetzten Leitungstyp in den Überlappungsbereich beider Halbleiterzonen vom gleichen Leitungstyp eindiffundiert wird. Die Erfindung ermöglicht eine relativ geringe Leitfähigkeit sowohl im Oberflächenbereich des pn-Übergangs als auch im übrigen Bereich des pn-Übergangs. Infolge der geringen Leitfähigkeit im Bereich des pn-Übergangs weist der nach der Erfindung hergestellte pn-übergang besonders gute Sperreigenschaften auf.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert
Wie die Figur zeigt werden bei dem Verfahren nach der Erfindung in einen Halbleiterkörper 1 zwei Halbleifsrzonen 2 und 3 vom gleichen Leitungstyp derart eindiffundiert daß sie sich überlappen. Dabei
entsteht der Überlappungsbereich 4. In den Überlappungsbereich 4 wird gemäß der Figur eine Halbleiterzone 5 vom entgegengesetzten Leitungstyp eindiffundiert, und zwar derart, daß der Rand der Halbleiterzone 5, der sich zur Halbleiteroberfläche erstreckt, unter die auf der Halbleiteroberfläche befindliche Isolierschicht 6 zu liegen kommt, die bereits bei der Diffusion der Halbleiterzonen 2 und 3 auf der Halbleiteroberfläche vorhanden war. Die Halbleiteranordnung der Figur kann beispielsweise als Diode, als Kapazität oder als Transistor verwendet werden.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei dem in einen Halbleiterkörper zwei Halbleiterzonen vom gleichen Leitungstyp derart eindiffundiert werden, daß sie einander überlappen, und bei dem anschließend in einen Teilbereich der beiden Halbleiterzonen vom gleichen Leitungstyp eine Halbleiterzone eindiffundiert wird, deren Leitungstyp dem Leitungstyp der beiden Halbleiterzonen vom gleichen Leitungstyp entgegengesetzt ist, dadurch gekennzeichnet, daß die Halbleiterzone vom entgegengesetzten Leitungstyp in den Überlappungsbereich beider Halbleiterzonen vom gleichen Leitungstyp eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterzone vom entgegengesetzten Leitungstyp derart in den Überlappungsbereich der beiden Halbleiterzonen vom gleichen Leitungstyp eindiffundiert wird, daß der Rand der Halbleiterzone vom entgegengesetzten Leitungstyp unter die Isolierschicht zu liegen kommt, die bereits bei der Diffusion der Halbleiterzonen vom gleichen Leitungstyp auf der Halbleiteroberfläche vorhanden war.
DE2405067A 1974-02-02 1974-02-02 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2405067C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2405067A DE2405067C2 (de) 1974-02-02 1974-02-02 Verfahren zum Herstellen einer Halbleiteranordnung
US05/545,880 US4045258A (en) 1974-02-02 1975-01-31 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2405067A DE2405067C2 (de) 1974-02-02 1974-02-02 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE2405067A1 DE2405067A1 (de) 1975-08-07
DE2405067C2 true DE2405067C2 (de) 1982-06-03

Family

ID=5906464

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2405067A Expired DE2405067C2 (de) 1974-02-02 1974-02-02 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (2)

Country Link
US (1) US4045258A (de)
DE (1) DE2405067C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332697A (en) * 1989-05-31 1994-07-26 Smith Rosemary L Formation of silicon nitride by nitridation of porous silicon
JPH06169089A (ja) * 1992-05-07 1994-06-14 Nec Corp 縦型ｍｏｓｆｅｔの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3367115A (en) * 1960-02-08 1968-02-06 Exxon Research Engineering Co Solid hydrocarbon resin rocket propellants and method of propulsion
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
DE1464703B2 (de) * 1963-08-13 1973-04-19 Deutsche Itt Industries Gmbh, 7800 Freiburg Kapazitaetsdiode
DE1250790B (de) * 1963-12-13 1967-09-28 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zur Herstellung diffundierter Zonen von Verunreinigungen in einem Halbleiterkörper
DE1514209A1 (de) * 1964-06-22 1969-05-22 Motorola Inc Transistor fuer niedrige Stroeme
US3484309A (en) * 1964-11-09 1969-12-16 Solitron Devices Semiconductor device with a portion having a varying lateral resistivity
GB1053428A (de) * 1964-11-23
US3484313A (en) * 1965-03-25 1969-12-16 Hitachi Ltd Method of manufacturing semiconductor devices
FR1495766A (de) * 1965-12-10 1967-12-20
DE1764398B1 (de) * 1968-05-30 1971-02-04 Itt Ind Gmbh Deutsche Sperrschichtkondensator
US3717507A (en) * 1969-06-19 1973-02-20 Shibaura Electric Co Ltd Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion
US3697827A (en) * 1971-02-09 1972-10-10 Unitrode Corp Structure and formation of semiconductors with transverse conductivity gradients
US3765961A (en) * 1971-02-12 1973-10-16 Bell Telephone Labor Inc Special masking method of fabricating a planar avalanche transistor

Also Published As

Publication number Publication date
US4045258A (en) 1977-08-30
DE2405067A1 (de) 1975-08-07

Similar Documents

Publication Publication Date Title
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE1208411B (de) Durchschlagsunempfindlicher Halbleitergleichrichter mit einer Zone hoeheren spezifischen Widerstands
DE1764712A1 (de) Widerstandskoerper fuer eine integrierte Schaltung
DE2405067C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE1764398B1 (de) Sperrschichtkondensator
DE1251440C2 (de) Halbleiterbauelement
DE2030138A1 (de) Schaltungsaufbau
DE1564846C3 (de) Transistor und Verfahren zur Herstellung einer Mehrzahl von solchen Transistoren
DE1514921C3 (de) Verfahren zum Herstellen einer Halbleiterdiode
DE1514912C3 (de) Verfahren zum Herstellen eines Transistors
DE1514853C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2037076C3 (de) Halbleiterbauelement
DE1614910C3 (de) Halbleiteranordnung
DE1514875C3 (de) Transistor und Verfahren zu seiner Herstellung
DE1439739B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1514810B2 (de)
DE2060561C2 (de) Planartransistor
DE1514865C (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2026678A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1564846B2 (de) Transistor und Verfahren zur Herstellung einer Mehrzahl von solchen Transistoren
DE3016238A1 (de) Verfahren zur herstellung einer monolithisch interierten schaltung
DE2006764A1 (de) Transistor
DE1514921B2 (de) Verfahren zum herstellen einer halbleiterdiode

Legal Events

Date Code Title Description
OD Request for examination
OF Willingness to grant licences before publication of examined application
D2 Grant after examination
8339 Ceased/non-payment of the annual fee