DE1514810B2 - - Google Patents

Info

Publication number
DE1514810B2
DE1514810B2 DE19511514810 DE1514810A DE1514810B2 DE 1514810 B2 DE1514810 B2 DE 1514810B2 DE 19511514810 DE19511514810 DE 19511514810 DE 1514810 A DE1514810 A DE 1514810A DE 1514810 B2 DE1514810 B2 DE 1514810B2
Authority
DE
Germany
Prior art keywords
base
emitter
zone
comb
planar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19511514810
Other languages
English (en)
Other versions
DE1514810A1 (de
Inventor
Reinhard Dipl.-Phys. Dr. 7100 Heilbronn Dahlberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE19511514810 priority Critical patent/DE1514810A1/de
Publication of DE1514810A1 publication Critical patent/DE1514810A1/de
Publication of DE1514810B2 publication Critical patent/DE1514810B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Description

dene Isolierschicht, vorzugsweise eine Oxydschicht, 55 Die fertige Anordnung zeigt die F i g. 4. Mit 1 ist aufgebracht werden. wieder der Halbleiterkörper und mit 2 die auf der
Ein Ausführungsbeispiel der Erfindung wird im Halbleiteroberfläche befindliche Oxydschicht befolgenden an Hand der Fig. 1 bis4 näher erläutert. zeichnet. Die Basiszone3 wird durch die gestrichel-
Die F i g. 1 bis 4 zeigen die Verfahrensschritte der ten Linien 8 und 9 begrenzt. In die Basiszone 3, die Herstellung eines Planartransistors nach der Erfin- 60 durch die Basiselektrode 7 sperrfrei kontaktiert ist, dung, bei dem sowohl die Basis- als auch die ist die Emitterzone 4 eingebracht. Das Isolierstoffpo-Emitterzone Mäanderform aufweisen. Zur Herstel- dest5 für die Emitterleitbahn 13 hat als Begrenlung einer mäanderförmigen Basiszone wird, vgl. zungslinie die Linie 10, während das Isolierstoffpo-Fig. 1, der Halbleiterkörper 1 des Planartransistors dest6 für die Basisleitbahn 12 durch die Linie 11 bemit einer Oxydschicht 2 versehen, in die mit Hilfe 65 grenzt wird. Die kammförmig ineinandergreifenden einer Photolackätzung eine mäanderförmige Ausspa- Emitter- und Basiselektroden sind voneinander rung entsprechend der Mäanderform der Basiszone durch den schmalen Bereich 14 der Basiszone 3 geeingebracht wird. Durch dieses Diffusionsfenster trennt.
Hierzu 2 Blatt Zeichnunsen

Claims (4)

1 2 wird dann die Basiszone 3 eindiffundiert, deren Patentansprüche: Mäanderform aus der Fig. 1 zu ersehen ist. Die Mäanderlinie kann enger oder weiter geschwungen
1. Planartransistor, bei dem in den Halbleiter- oder auch langer sein. An Stelle einer mäanderförmikörper die Basiszone und in die Basiszone die 5 gen Aussparung können jedoch auch viele einzelne Emitterzone eingebracht ist, dadurch ge- Diffusionsfenster, die sich in einer Mäanderlinie ankennzeichnet, daß die Basiszone (3) einanderreihen, verwendet werden,
mäanderförmig ausgebildet ist. Während oder nach dieser Basisdiffusion wird er-
2. Planartransistor nach Anspruch 1, dadurch neut oxydiert, so daß das Basis-Diffusionsfenster vergekennzeichnet, daß die Emitterzone (4) mäander- io schwindet und ein Emitter-Diffusionsfenster hergeförmig ausgebildet ist. stellt werden kann. In dieses Emitter-Diffusionsf en-
3. Planartransistor nach Anspruch 1 oder 2, ster wird nun, vgl. F i g. 2, die ebenfalls mäanderfördadurch gekennzeichnet, daß die Emitter- und mige Emitterzone 4 eindiffundiert.
die Basiselektrode (7) kammförmig ausgebildet Die Emitter- und die Basiszone werden durch von
sind und mit ihren Kammzähnen ineinandergrei- 15 Leitbahnen gebildete Elektroden kontaktiert. Leitfen. bahnen werden zur Kontaktierung stets dann ver-
4. Planartransistor nach Anspruch 3, dadurch wendet, wenn die Kontaktstellen sehr klein sind und gekennzeichnet, daß die Emitterleitbahn (13) und nicht mehr durch Drähte kontaktiert werden können, die Basisleitbahn (12) auf kammförmigen Isolier- Vor der Herstellung der Leitbahnen werden, vgl. Stoffpodesten (5, 6) aufgebracht sind. 20 Fig. 3, auf die auf der Halbleiteroberfläche vorhandene Oxydschicht 2 kammförmig ineinandergreifende
Isolierstoffpodeste 5,6 aufgebracht, die zur Verringerung der Kapazitäten zwischen der Halbleiterober-
Die Erfindung betrifft einen Planartransistor, bei fläche und den Leitbahnen dienen. Das kammförmig dem in den Halbleiterkörper die Basiszone und in die 25 ausgebildete Isolierstoffpodest 5 dient dabei zur Kon-Basiszone die Emitterzone eingebracht ist. taktierung der Emitterzone 4, während das Isolier-
Bei den bekannten Planartransistoren weist die Stoffpodest 6 zur Kontaktierung der Basiszone 3 vorBasiszone eine Rechteck- oder eine Kreisform auf. gesehen ist. Die Isolierstoffpodeste 5,6, die beispiels-Solche Planartransistoren haben eine relativ hohe weise aus Siliziumoxyd bestehen, können durch Auf-Basis-Kollektorkapazität. Der Erfindung liegt die 30 dampfen erzeugt werden. Im Ausführungsbeispiel ist Aufgabe zugrunde, einen Planartransistor so auszu- die Basiszone 3 durch die sperrfreie Basiselektrode 7 bilden, daß die Basis-Kollektorkapazität bei gleichen kontaktiert.
Abmessungen des Halbleiterkörpers verringert wird. Nach den Isolierstoffpodesten 5,6 werden die
Zur Lösung dieser Aufgabe ist bei einem Planartran- Emitterleitbahn 13 und die Basisleitbahn 12 hergesistor nach der Erfindung die Basiszone mäanderför- 35 stellt. Zu diesem Zweck wird auf die Halbleiterobermig ausgebildet. fläche eine Photolackschicht aufgebracht, die an den-
Es ist bekannt, die Emitter- und die Basiszone jenigen Stellen belichtet wird, an denen die noch aufeines Planartransistors durch kammförmige Elektro- zubringende Metallschicht später in Leitbahnen aufden zu kontaktieren. Die Kammzähne der Emitter- getrennt werden soll. Dadurch entsteht beim Entwik- und der Basiselektrode greifen dabei ineinander. 40 kein nach den bekannten Photolackverfahren in der
Bei einem Planartransistor nach der Erfindung ist Photolackschicht das für die Leitbahnen vorgesehene es von Vorteil, neben der Basiszone auch die Emitter- Muster. Im Anschluß daran wird auf die Photolackzone mäanderförmig auszubilden. Die Kontaktierung schicht eine zusammenhängende Metallschicht aufgeder Basis- und der Emitterzone erfolgt vorzugsweise dampft, aus der die Emitter- und die Basisleitbahn durch ineinandergreifende kammförmige Elektroden, 45 durch Entfernen des restlichen Teils des Photolacks die dem Mäanderverlauf folgen. Diese kammförmige mit den auf diesen befindlichen Teilen der Metall-Kontaktierung hat den Vorteil, daß Elektroden mit schicht hergestellt werden. Es kann aber auch in an kleinen Widerständen und Kapazitäten hergestellt sich bekannter Weise zunächst (ohne Photolackwerden können. schicht) eine zusammenhängende Metallschicht auf-
Die Kapazität zwischen der Emitter- und der Basis- 50 gedampft werden. Mit Hilfe einer — zum vorher Geelektrode und den Halbleiterzonen kann bei einem sagten negativen — Photomaskierung und eines Ätz-Planartransistor nach der Erfindung durch die Ver- prozesses läßt sich ebenfalls die zusammenhängende wendung von Isolierstoffpodesten verringert werden, Metallschicht in die Emitter- und die Bäsisleitbahn die zusätzlich auf die bei Planartransistoren vorhan- auftrennen.
DE19511514810 1951-01-28 1951-01-28 Halbleiteranordnung Pending DE1514810A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19511514810 DE1514810A1 (de) 1951-01-28 1951-01-28 Halbleiteranordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19511514810 DE1514810A1 (de) 1951-01-28 1951-01-28 Halbleiteranordnung
DET0028417 1965-04-17

Publications (2)

Publication Number Publication Date
DE1514810A1 DE1514810A1 (de) 1969-11-06
DE1514810B2 true DE1514810B2 (de) 1974-04-18

Family

ID=25752598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19511514810 Pending DE1514810A1 (de) 1951-01-28 1951-01-28 Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1514810A1 (de)

Also Published As

Publication number Publication date
DE1514810A1 (de) 1969-11-06

Similar Documents

Publication Publication Date Title
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE2315761B2 (de) Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren
DE1805826C3 (de) Verfahren zum Hersteilen von planaren Halbleiterbauelementen
DE1464525B2 (de) Verfahren zum herstellen eines mikrohalbleiterbauelementes mit feldeffekt
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE1514810B2 (de)
DE1614800C3 (de) Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften
DE2405067C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE1614818C3 (de) Verfahren zum Herstellen eines Planartransistors
DE1614877C3 (de)
DE1614760C3 (de) Halbleiteranordnung
DE2230172B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE2026678A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614910C3 (de) Halbleiteranordnung
DE1811019C3 (de) Verfahren zum Kontaktieren einer an der Oberfläche einer monolithischen Festkörperschaltung befindlichen Halbleiterzone
DE2021923B2 (de) Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode
DE1293899C2 (de) Planar- oder Mesatransistor und Verfahren zur Herstellung des Planartransistors
DE1949062C3 (de) Transistoranordnung und Verfahren zu ihrer Herstellung
DE1514853C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2050320A1 (de) Halbleiteranordnung
DE1287218B (de)
DE1614818B2 (de) Verfahren zum herstellen eines planartransistors
DE1287697B (de)

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971