DE2026678A1 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE2026678A1
DE2026678A1 DE19702026678 DE2026678A DE2026678A1 DE 2026678 A1 DE2026678 A1 DE 2026678A1 DE 19702026678 DE19702026678 DE 19702026678 DE 2026678 A DE2026678 A DE 2026678A DE 2026678 A1 DE2026678 A1 DE 2026678A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
polycrystalline
material layer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702026678
Other languages
English (en)
Inventor
Jürgen 7129 Schozach; Roth Hans 7100 Heilbronn. M Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19702026678 priority Critical patent/DE2026678A1/de
Publication of DE2026678A1 publication Critical patent/DE2026678A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Description

  • "verfahren Zinn Herstellen einer Halbleiteranordnung Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, bei dem Halbleitermaterial auf einem Halbleiterkörper abgeschieden wird. Die Erfindung besteht bei einem solchen Verfahren darin, daß vor dem Abscheiden auf bestimmten Stellen der einen Oberflächenseite eines einkristallinen Halbleiterkörpers eine Naterlaischicht strukturiert aufgebracht wird, die die Eigenschaft hat, daß auf ihr abgeschiedenes Halbleitermaterial eine polykristalline Struktur erhält daß auf dieser Naterialschicht sowie auf dem unbeschichteten Teil dieser Oberflächenseite des Halbleiterkörpers Halbleitermaterial abgeschieden wird, so daß sich auf dem unbeschichteten Teil dieser Oberflächenseite des Halbleiterkörpers einkristallines, auf dem beschichteten Teil dagegen polykristallines Halbleitermateriai bildet, und daß dann in das polykristalline Halbleitermaterial Störstellen eindiffundiert werden Die Erfindung eignet sich beispielsweise sehr gut zur Herstelluny von Separationszonen bei integrierten Schaltungen, die zur Separation der einzelnen.Bauelemente dienen, sowie zur Herstellung einer elektrisch gut leitenden Verbindung mit Halbleiterzonen im Innern eines Halbleiterkörpers0 Solche Halbleiterzonen sind beispielsweise die sogenannten vergrabenen Schichten, die im Angeisächsischen bekanntlich als "buried layer" bezeichnet werden Bei der Herstellung von Separationszonen nach der Erfindung wird die Separationszone in das polykristalline Halbleitermatrial eindiffundiert.
  • Die Materialschicht kann beispielsweise aus einerIsolierschicht wie z,Bp einer Oxydschicht oder Nitridschicht bestehen. Gute Ergebnisse werden beispielsweise mit Sillziumdioxyd als Materiai für die Materialschicht erzielt Es empfiehlt sich, die Störstellen in das polykristalline Halbleitermaterial mit Hilfe der Diffusionsmaskentechnik so einzudiffundieren, daß die Diffusion auf das polykristalline Halbleitermaterial beschränkt bleibt.
  • Gemäß einer Weiterbildung der Erfindung wird die Materialschicht derart ausgebildet, daß die in das polykristalline Halbleiterrnatc.ria1 eindiffündierten Störstellen durch die Materialschicht hindurch in den Halbleiterkörper gelangen.
  • Dies ist beispielsweise dann wichtig, wenn eine elektrisch leitende Verbindung mit einer Halbleiterzone (z.B. buried layer) hergestellt werden soll, die sich nicht in der aufgebrachten einkristallinen Halbleiterschicht, sondern im Halbleiterörper, d,h, also im Substrat, befindet. Eine Durchdiffusion durch die Material schicht wird beispielsweise erzielt, wenn die Materialschicht mit entsprechenden Löchern versehen ist, durch die die Störstellen :n den Halbleiterkörper gelangen können. Diese Löcher dürfen allerdings nur so groß sein, daß über der Isoli.erschicht die Abscheidung einer polykristallinen Halbleiterschicht gewährleistet bleibt. Eine weitere Möglichkeit besteht darin, einzelne Isolierschichtbereiche nebeneinander und/oder hintereinander derart anzuordnen, daß die Störstellen durch die Fugen zwischen den Isolierschichtbereichen gelangen können, so daß also die Löcher in der Isolierschicht durch Fugen zwischen einzelnen Isolierschichtbereichen ersetzt werden.
  • Natürlich gilt auch in diesem Fall wieder die Bedingung, daß der Abstand zwischen den einzelnen Isolierschichtbereichen und den Fugen eingenommene Fläche trotz den Fugen polykristallines Halbleitermaterial abgeschieden wird.
  • Die Erfindung wird im folgenden an Ausführungsbeispielen näher erläutert.
  • Das Grundprinzip der Erfindung besteht, wie bereits erläutert, darin, daß auf die eine Oberflächenseite eines Halbleiter]cörpers eine Materialschicht strukturiert aufgebracht wird, die die Eigenschaft hat, daß abgeschiedenes Halbleitermaterial sich auf ihr polykristallin ab scheidet, während sich auf den übrigen Bereichen des Halbleiterkörpers, die nicht von der Materialschicht bedeckt sind, einkristallines Halbleitermaterial abscheidet, wenn man von einem einkristallinen Halbleiterkörper ausgeht, Dieses Grundprinzip ist beispielsweise in den Figuren l bis 4 erläutert.
  • Die Figur l zeigt einen einkristallinen Halbleiterkörper 2, der als Substrat für die abzuscheidende Halbleiterschicht dient. Auf die eine Oberflæhenseite dieses Halbleiterkörpers 1 ist strukturiert eine Materialschicht 2 aufgebracht, die beispielsweise aus Siliziumdioxyd oder aus Siliziumnitrid besteht. Unter strukturierter Aufbringung der Materialschicht ist die Tatsache zu verstehen, daß die Materialschicht nur auf einen oder mehrere bestirnmte Bereiche des Halbleiterkörpers aufgebracht wird. Im Ausführung sbei spiel der Figuren 1 bis 4 hat die Materialschicht 2 beispielsweise eine ringförmige Struktur, die ihrerseits wieder eine Rechteckform oder eine Kreisform aufweisen kann.
  • Solche ringförmigen Bereiche sind beispielsweise erforderlich, wenn ein Halbleiterbauelement in einer integrierten Schaltung von den seitlich davon angeordneten Halbleiterbauelementen separiert werden soll.
  • Die Figur 2 zeigt den einkristallinen Halbleiterkörper 1 nach dem Abscheiden einer Halbleiterschicht 3. Während die Halbleiterschicht 3 in demjenigen Reich, in dem sie unmittelbar an den Halbleiterkörper 1 grenzt, einkristallin ausgebildet ist, hat sie in demjenigen Bereich, der über der strukturierten Materialschicht 2 liegt, eine polykristalline Struktur, Dieser polykristalline Bereich ist in der Figur 2 mit der Bezugsziffer 4 bezeichnet.
  • Da in einem polykristallinen Bereich eine Störstellendiffusion schneller erfolgt als in einem einkristallinen- Bereich, karin die Anordnung der Figur 2 beispielsweise dazu verwendet werden, daß gemäß der Figur 4 durch Störstellendiffusion in den polykristallinen Bereich eine Separationsdiffusion durchgeführt wird, die bis zur Materialschicht 2 vordringt und den vom polykristallinen Bereich 4 umgrenzten inneren einkristallinen Bereich der epitaktischen Schicht vom äußeren Bereich der einkristallinen epitaktischen Schicht separiert.
  • Um zu verhindern, daß das einzudiffundierende Störstellenmaterial auch in den einkristallinen Bereich der epitaktischen Schicht eindringt, erfolgt in diesem speziellen Fall eine sogenannte Separationsdiffusion, bei der die epitaktische Schickt 2 mit Ausnahme des polykristallinen Bereichs 4 mit einer Isolierschicht 5 als Diffusionsmaske hedeckt wirdOr Die Störstellendlffusion erfolgt dann durch das Diffusionsfenster 6 der Figur 3 in den polykristalllnen Bereich und ergibt die diffundierte Halbleiterzone 4' der Figur 4. Im Ausführungsbeispiel der Figur 4 hat die eindiffundierte Halbleiterzone 4' den entgegengesetzten Leitungstyp wie die epitaktische Halbleiterschicht 3 und ist daher zur Separation des von ihr umschlossenen Bereichs der epitaktischen Schicht vom übrigen Bereich der epitaktischen Schicht geeignet Der Leitungstyp des als Substrat dienenden Halbleiterkörpers l ist dem Leitungstyp der epitaktischen Sicht 3 ebenfalls entgegengesetzt.
  • Das zweite Ausführungsbeispiel der Erfindung unterscheidet sich von dem ersten Ausführungsbeispiel dadurch, daß gemäß der Figur 5 von einem Halbleiterkörper l als Substrat ausgegangen wird, welcher mit einer vergrabenen Schicht 7 (buried layer) versehen isto Diese Schi.cht 7 wird im allgemeinen durch Diffusion hergestellt, indem auf den Halbleiterkörper 1 eine nicht dargestellte Isolierschicht aufgebracht und die Schicht 7 durch ein Fenster in dieser Isolierschicht in den Halbleiterkörper 1. eindiffundiert wird Die Figur 5 zeigt den Halbleiterkörper 1 mit der eindiffundierten Schicht 7 für den Fall einer Diffusion nach der Entfernung einer als Diffusionsmaske verwendeten Isolierschicht.
  • Gemäß der Figur 6 wild auf den mit der Halbleiterschicht 7 versehenen Halbleiterkörper l strukturiert ein Materialschichtbereich aufgebracht, der im Gegensatz zum ersten Ausführungsbeispiel gemäß einer Weiterbildung der Erfindung derart ausgebildet ist, daß er für Diffusionsstörstellen durchlässig ist. Dies wird im Ausführungsbeispiel der Figur 6 z.B dadurch erreicht, daß anstelle von nur einer Materialschicht (2) zwei Materialschichten 2a und 2b vorgesehen sind, die durch eine Fuge 8 voneinander getrennt sind.
  • Die Fuge 8 und damit der Abstand zwischen den beiden Materialschichten 2a und 2b ist so zu bemessen, daß einerseits durch diese Fuge Störstellen zwischen den beiden Materialschichten .hindurch bis zum Halbleiterkörper 1 vordringen können, andererseits aber auch gewährleistet ist, daß auch über dem Fugenbereich polykristallines Halbleitermaterial beim epitaktischen Abscheiden abgeschieden wird (die Fuge 8 darf also nicht zu breit und nicht zu schmal sein) Die Figur 7 zeigt den mit einer epitaktischen Schicht 3 versehenen Halbleiterkörper 1c Während sich über dem Halbleiterkörper l die epitaktishe Schicht 3 einkristallin ausbildet, bildet sie sich über den Materialschichten 2a und 2b entsprechend dem ersten Ausführungsbeispielpolykristallin aus, so daß wieder ein polykristalliner Bereich 4 entsteht In diesen polykristallinen Bereich 4 wird anschließend gemäß der Figur 8 eine ringförmige Separationszone 4' eindiffundiert, die den entgegengesetzten Leitungstyp aufweist wie die epitaktische Schicht 3 und dadurch den von ihr umschlossenen Bereich der epitaktischen Schicht von dem äußeren Bereich der epitaktischen Schicht separiert. In den separierten Bereich, der im Gegensatz zum separierenden Bereich einkristallin ist, ist gemäß der Figur 8 eine Iialbleiterzone 9 eindiffundiert, die beispielsweise einen Widerstand darstellt oder eine Halbleiterzone für ein Bauelement mit einem oder mehreren pn-Ubergängen z.B bildet, in die dann noch eine oder mehrere Halbleiterzonen, beispielsweise durch Diffusion, eingebracht werden0 Die Figur 9 zeigt schließlich noch ein Ausführungsbeispel der Erfindung, bei dem mit Hilfe des Verfahrens nach der Erfindung mit einer im Halbleiterkörper 1 liegenden Halbleiterzone 7 eine elektrisch gut leitende Verbindung durch eine epitaktische Schicht 3 hindurch hergestellt wird.
  • Zu diesen Zweck wurden vor dem epitaktischen Abscheiden der epitaktischen Schicht 3 auf der Oberfläche des Halbleiterkörpers l in einem Bereich über der Halbleiterzone 7 die beiden Materialstreifen 2a und 2b gebildet, die einen solchen Abstand 8 voneinander haben, daß sich beim Abscheiden der epitaktischen Schicht über den beiden Material streifen und der dazwischenliegenden Fuge 8 ein polykristalliner Bereich 4 bildet, während über dem nicht von den Materialstreifen bedeckten einkristallinen Halbleiterkörper 1 die epitaktische Schicht 3 einkristallin abgeschieden wird.
  • Die elektrisch gut leitende Verbindung mit der Halbleiterzone 7 wird dadurch hergestellt, daß vorzugsweise mit Hilfe einer Diffusion in den polykristallinen Bereich 4 der epitaktischen Schicht 3 Störstellen eindiffundiert werden, und zwar so tief, daß sie bis zur Halbleiterzone 7 vorbringen Wie bereits erläutert, muß zu diesem Zweck der Abstand zwischen den beiden Materialstreifen so groß gewählt werden, daß das eindiffundierte Störstellenmaterial zwischen den beiden Materialstreifen hindurchdiffundieren kann. Andererseits darf aber, wie bereits ebenfalls schon erläutert, der Abstand zwischen den beiden Materialstreifen wiederum nur so groß gemacht werden, daß die epitaktische Abscheidung über den Material streifen und über dem Fugenbereich zwischen den beiden Materialstreifen polykristallin erfolg, da polykristallines Halbleitermaterial eine schnellere Störstellendiffusion mit höherer Konzentration ermöglicht als einkristallines Halbleitermaterial. Um eine elektrisch gut leitende Verbindung mit der Halbleiterzone 7 zu erhalten, werden die Diffusionsstörstellen zum Eindiffundieren in den polykristallinen Bereich 4 so gewählt, daß sie den gleichen Leitungstyp erzeugen wie ihn die Halbleiterzone 7 hat, Die Figuren 10 bis 13 zeigen schließlich noch in perspektivischer Darstellung, wie die bereits beschriebenen Materialschichtbereiche beispielsweise aussehen können, über denen nach der Erfindung das Halbleitermaterial nicht einkristallin, sondern polykristallin abgeschieden wird.
  • Die Figur 10 zeigt beispielsweise einen ringförmigen Materialschichtbereich 2, der eine "buried layer 7" im Halbleiterkörper 1 umschließt. Im Ausführungsbeispiel der Figur 11 sind anstelle von nur einem Materialschichtring 2 zwei nebeneinander angeordnete Metallschichtringe 2a und 2b vorgesehen, die nicht wie in der Figur 10 kreisförmig, sondern rechteckförmig ausgebildet sind. Während der Materialschichtring 10 der Figur 10 keine Durchdiffusion bis zum Halbleiterkörper l erlaubt, kann bei der Anordnung der Figur 11 eine Durchdiffusion bis zum Halbleiterkörper 1 erfolgen, und zwar durch die zwischen den beiden Materialsohichtringen 2a und 2b -vorhandene Fuge 8.
  • Im Ausführungsbeispiel der Figur 12 ist wiederum nur ein Materialschichtring vorhanden, der jedoch ebenfalls eine Durchdiffusion erlaubt, da dieser Materialschichtring in einzelne Materialschichtbereiche 2 aufgeteilt ist, die auch wieder einen solchen Abstand 8 voneinander haben, daß eine Durchdiffusion bis zum Halbleiterkörper 1 zwar ermöglicht, andererseits aber sowohl über den Material schichtbereichen als auch über den einzelnen Fugenbereichen Halbleitermaterial polykristallin abgeschieden wird.
  • Die Figur 13 zeigt schließlich noch ein Ausführungsbeispiel der Erfindung, bei dem ebenfalls nur ein einzelner Materialschichtring vorgesehen ist, der anstelle der Fugen 8 in der Figur 12 mit den Löchern 8 versehen ist, durch die die Diffusion bis zum Halbleiterkörper erfolgt Wie bereits erwähnt, bestehen die eine polykristalline Abscheidung hervorrufenden Material schichtbereiche beispielsweise aus Siliziumdioxyd oder aus Siliziumnitrid.

Claims (11)

  1. Patentansprüche
    l) Verfahren zum Herstellen einer Halbleiteranordnung, bei dem Halbleitermaterial auf einem Halbleiterkörper abgeschieden wird, dadurch gekennzeichnet,daß vor dem Abscheiden auf bestimmten Stellen der einen Oberflächenseite eines einkristallinen Halbleiterkörpers eine Materialschicht strukturiert aufgebracht wird, die die Eigenschaft hat, daß auf ihr abgeschiedenes Halbleitermaterial eine polykristalline Struktur erhält, daß auf dieser Materialschicht sowie auf dem unbeschichteten Teil dieser Oberflächenseite des Halbleiterkörpers Halbleitermaterial abgeschieden wird, so daß sich auf dem unbeschichteten Teil dieser Oberflächenseite des Halbleiterkörpers einkristallines, auf dem beschichteten Teil dagegen polyknstallines Halbleitermaterial bildet, und daß dann in das polykristalline Halbleitermaterial Störstellen eindiffundiert werden.
  2. 2) Verfahren nach Anspruch l, dadurch gekennzeichnet, daß die Materialschicht aus einer Isolierschicht wie z.B. einer Oxydschicht oder Nitridschicht besteht.
  3. 3) Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Materialschicht aus Siliziumdioxyd besteht.
  4. 4) Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Störstellen in das polykristalline Halbleitermaterial mit Hilfe der Diffusionsmaskentechnik so eindiffundiert werden, daß die Diffusion auf das polykristalline Halbleitermaterial beschränkt bleibt,
  5. 5) Anwendung des Verfahrens nach einem der Ansprüche l bis 3 zur Separation von Halbleiterbauelementen in integrierten Schaltungen.
  6. 6) Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß in das polykristalline Halbleitermaterial Störstellen eindiffundiert werden, de im palykristallinen Halbleitermaterial einen Leitungstyp erzeugen, der dem des einkristallinen Halbleitermaterials entgegengesetzt ist.
  7. 7) Anwendung des Verfahrens nach einem der Ansprüche l bis 4 zur, Herstellung von elektrisch leitenden Verbindungen zu Halbleiterzonen im Halbleiterkörper oder in der einkristallinen Halbleiterschicht.
  8. 8) Verfahren nach einem- der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Materialschicht derart ausgebildet wird, daß die in das darüber befindliche polykristalline Halbleitermaterial eindiffündierten Störstellen durch die Materialschicht hindurch in den Halbleiterkörper gelangen.
  9. 9) Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Materialschicht mit einem oder mehreren Löchern versehen wird, durch die die eindiffundierten Störstellen in den Halbleiterkörper gelangen.
  10. lo) Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß mehrere Material,chichtbereiche nebeneinander und/oder hintereinander derart angeordnet werden, daß Störstellen durch die Fugen zwischen den Materialschichtbereichen gelangen und trotzdem auf der von den Materialschichtbereichen und den dazwischen befindlichen Fugen eingenommenen Fläche polykristallines Halbleitermaterial abgeschieden wird.
  11. 11) Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die eine Oberflächenseite eines Halbleiterkörpers mit einer diffusionshemmenden Isolierschicht, insbesondere einer Oxyd- oder Nitridschicht, versehen, in die Isolierschicht ein Diffusionsfenster eingebracht und durch das Diffusionsfenster in den Halbleiterkörper eine elektrisch gut leitende Halbleiterzone eindiffundiert wird, daß zur Herstellung einer gut leitenden Verbindung mit dieser Halbleiterzone auf diese Halbleibrzone ein Materialschichtbereich aufgebracht wird, derdie Eigenschaft hat, daß Halbleitermaterial auf ihm polykristallin abgeschieden wird und in das polykristalline Halbleitermaterial eindiffundierte Störstellen durch den Materialschichtbereich hindurch mindestens bis zur darunter befindlichen gut leitenden Halbleiterzone gelangen, daß auf der mit dem Materialschichtbereich versehenen Halbleiteroberfläche Halbleitermaterial abgeschieden wird, und daß in das polykristallin abgeschiedene Halbleitermaterial Störstellen bis zur Verbindung mit der gut leitenden Halbleiterzone im Halbleiterkörper eindiffundiert werden.
DE19702026678 1970-06-01 1970-06-01 Verfahren zum Herstellen einer Halbleiteranordnung Pending DE2026678A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702026678 DE2026678A1 (de) 1970-06-01 1970-06-01 Verfahren zum Herstellen einer Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702026678 DE2026678A1 (de) 1970-06-01 1970-06-01 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE2026678A1 true DE2026678A1 (de) 1971-12-09

Family

ID=5772639

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702026678 Pending DE2026678A1 (de) 1970-06-01 1970-06-01 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE2026678A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0077737A2 (de) * 1981-10-19 1983-04-27 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Feldeffekttransistor mit kleiner Kapazität
EP0147471A1 (de) * 1983-06-06 1985-07-10 Sony Corporation Verfahren zur herstellung einer halbleitervorrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0077737A2 (de) * 1981-10-19 1983-04-27 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Feldeffekttransistor mit kleiner Kapazität
EP0077737A3 (de) * 1981-10-19 1984-11-07 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Feldeffekttransistor mit kleiner Kapazität
EP0147471A1 (de) * 1983-06-06 1985-07-10 Sony Corporation Verfahren zur herstellung einer halbleitervorrichtung
EP0147471A4 (de) * 1983-06-06 1986-08-21 Sony Corp Verfahren zur herstellung einer halbleitervorrichtung.

Similar Documents

Publication Publication Date Title
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE1589920B2 (de) Verfahren zum herstellen einer integrierten halbleiter schaltung
EP0028786B1 (de) Ionenimplantationsverfahren
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2026678A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2453528C2 (de) Maskierungsverfahren
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE2657822C2 (de)
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE1564882B2 (de) Verfahren zur Herstellung einer Planaranordnung
DE1811019C3 (de) Verfahren zum Kontaktieren einer an der Oberfläche einer monolithischen Festkörperschaltung befindlichen Halbleiterzone
DE1514865C (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764571C3 (de) Monolithisch integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1943300C3 (de) Monolithisch integrierte Halbleitervorrichtung
DE2405067A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1564106B2 (de) Verfahren zum herstellen eines feldeffekttransistorelementes
DE3136731A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1514810A1 (de) Halbleiteranordnung