DE1564882B2 - Verfahren zur Herstellung einer Planaranordnung - Google Patents

Verfahren zur Herstellung einer Planaranordnung

Info

Publication number
DE1564882B2
DE1564882B2 DE19661564882 DE1564882A DE1564882B2 DE 1564882 B2 DE1564882 B2 DE 1564882B2 DE 19661564882 DE19661564882 DE 19661564882 DE 1564882 A DE1564882 A DE 1564882A DE 1564882 B2 DE1564882 B2 DE 1564882B2
Authority
DE
Germany
Prior art keywords
diffusion
window
layer
inhibiting
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19661564882
Other languages
English (en)
Other versions
DE1564882A1 (de
Inventor
Reinhold 7100 Heilbronn Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1564882A1 publication Critical patent/DE1564882A1/de
Publication of DE1564882B2 publication Critical patent/DE1564882B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

Schicht. Die diffusionshemmenden Schichten können beispielsweise aus Siliziumdioxyd oder aus Siliziumnitrit bestehen.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
Zur Herstellung eines pn-Überganges nach der Erfindung wird beispielsweise gemäß F i g. 1 auf einem Halbleiterkörper 1 aus Silizium vom n-Leitungstyp eine Siliziumdioxydschicht 2 als erste diffusionshemmende Schicht erzeugt, in die anschließend ein Diffusionsfenster 3 eingeätzt wird.
Gemäß Fig.2 wird der nach Fig. 1 freigelegte Teil der Halbleiteroberfläche im Bereich des Fensters 3 mit einer zweiten diffusionshemmenden Schicht 4 bedeckt, die wie die Schicht 2 aus Siliziumdioxyd besteht. Diese Schicht 4 ist jedoch wesentlich dünner als die Schicht 2, und zwar so dünn, daß Störstellen durch sie in den Halbleiterkörper eindiffundieren können. Während die erste diffusionshemmende Schicht 2 beispielsweise eine Dicke von etwa 1 μηι hat, ist die zweite diffusionshemmende Schicht 4 beispielsweise nur 50 bis 200 μΐη dick. Die Dicke der zweiten diffusionshemmenden Schicht 4 hängt von den jeweiligen Diffusionsstörstellen sowie von der gewünschten Oberflächenkonzentration der Diffusionszone ab. Es besteht jedoch auch die Möglichkeit, an Stelle einer entsprechend dünneren Schicht 4 aus dem Material der Schicht 2 eine diffusionshemmende Schicht aus einem anderen Material, beispielsweise aus Siliziumnitrit, zu verwenden, das im Sinne der Erfindung bei sehr kleiner Schichtdicke zwar eine gewisse diffusionshemmende Wirkung ausübt, jedoch Störstellen im Gegensatz zur ersten Schicht 2 in den Halbleiterkörper eindiffundieren läßt. In die diffusionshemmende Schicht 4 wird nun gemäß F i g. 3 ein Diffusionsfenster 5 eingebracht, durch das eine Halbleiterzone 6 vom p-Leitungstyp in den Halbleiterkörper 1 vom n-Leitungstyp eindiffundiert wird. Da aber auch die Schicht 4 durchlässig ist, dringen außer durch das Diffusionsfenster 5 Diffusionsstörstellen auch durch den von der Schicht 4 verbliebenen Teil in den Halbleiterkörper ein. Dadurch ergibt sich für die p-Zone 6 ein Störstellenprofil, wie es die F i g. 3 zeigt. Danach ist das Störstellenprofil unterhalb der Schicht 4 nicht so steil wie im Bereich des Fensters, so daß die Gefahr eines Oberflächendurchbruches das pn-Überganges durch die Erfindung wesentlich herabgesetzt wird.
Die F i g. 4 zeigt, wie aus der Halbleiteranordnung mit einem pn-übergang der Fig.3, die gleichzeitig eine Planardiode darstellt, ein Planartransistor hergestellt werden kann. Die Halbleiterzone 6 vom p-Leitungstyp der Fig.3 ist in diesem Falle die Basiszone 6 des Planartransistors, während der Grundkörper 1 die Kollektorzone darstellt. In die Basiszone wird ebenfalls nach der Planartechnik die Emitterzone 7 eindiffundiert. Zu diesem Zweck wird die durch das Diffusionsfenster 5 freigelegte Halbleiteroberfläche erneut mit einer diffusionshemmenden Schichte bedeckt und anschließend in diese Schicht ein Emitterdiffusionsfenster 9 eingebracht. Da die Gefahr eines Oberflächendurchbruches beim Basis-Kollektor-pn-Übergang größer ist als beim Emitter-Basis-pn-Übergang, ist das erfindungsgemäße Verfahren beim Planartransistor der F i g. 4 nur bei der Herstellung der Basiszone zur Anwendung gekommen. Die Emitterzone ist dagegen nach der üblichen Technik eindiffundiert, d. h. die Störstellen gelangen, da die diffusionshemmende Schichte entsprechend dick bemessen ist, nur durch das Fenster 9 in den Halbleiterkörper und nicht auch durch die Schicht 8.
In manchen Fällen empfiehlt es sich jedoch, neben der Basiszone auch die Emitterzone nach der Erfindung herzustellen.
Hierzu 1 Blatt Zeichnungen

Claims (7)

1 2 die anschließend mit Hilfe der Photolacktechnik in Patentansprüche: einem bestimmten Bereich wieder geöffnet wird, damit die Störstellen nicht in die gesamte Halbleiter-
1. Verfahren zur Herstellung einer Planaran- oberfläche, sondern nur in dem freigelegten Bereich Ordnung, bei dem die Diffusion durch ein Fenster 5 in den Halbleiterkörper eindringen. Bei diesem Verin einer auf dem Halbleiterkörper befindlichen fahren wirkt die gesamte diffusionshemmende diffusionshemmenden Schicht erfolgt, da- Schicht, die nach der Herstellung des Diffusionsfendurch gekennzeichnet, daß auf dem sters auf der Halbleiteroberfläche verbleibt, maskie-Halbleiterkörper eine diffusionshemmende rend, d.h. die Diffusionsstörstellen gelangen nur Schicht mit Bereichen unterschiedlicher diffu- io durch das Diffusionsfenster und nicht durch die difsionshemmender Wirkung hergestellt wird, die fusionshemmende Schicht in den Halbleiterkörper. Störstellen nicht nur durch das Diffusionsfenster, Im Gegensatz dazu wird nach der Erfindung auf dem sondern auch durch einen an das Diffusionsfen- Halbleiterkörper eine diffusionshemmende Schicht ster angrenzenden Bereich der diffusionshem- mit Bereichen unterschiedlicher diffusionshemmenmenden Schicht in den Halbleiterkörper eindif- 15 der Wirkung hergestellt, die Störstellen nicht nur fundieren läßt. · durch das Diffusionsfenster, sondern auch durch
2. Verfahren nach Anspruch 1, dadurch ge- einen an das Diffusionsfenster angrenzenden Bekennzeichnet, daß der durch das Diffusionsfen- reich der diffusionshemmenden Schicht in den Halbster freigelegte Bereich der Halbleiteroberfläche leiterkörper eindiffundieren läßt.
mit einer zweiten diffusionshemmenden Schicht 20 Der Erfindung liegt die Aufgabe zugrunde, ein
bedeckt wird, die weniger diffusionshemmend Verfahren anzugeben, mit dem man zwei voneinan-
wirkt als die erste diffusionshemmende Schicht der verschiedene Diffusionsprofile erhält, wobei das
und die im Gegensatz zur ersten diffusionshem- Diffusionsprofil im Fensterbereich steiler ist als in
menden Schicht Störstellen in den Halbleiterkör- demjenigen Bereich des Halbleiterkörpers, der unter-
per eindiffundieren läßt, deren Konzentration im 25 halb desjenigen Teils der diffusionshemmenden
Oberflächenbereich des Halbleiterkörpers gerin- Schicht liegt, der für die Diffusionsstörstellen durch-
ger ist als bei einer Diffusion ohne diffusions- lässig ist.
hemmende Schicht, daß in der zweiten diffusions- Die Erfindung hat den Vorteil, daß auf diese
hemmenden Schicht ein Diffusionsfenster erzeugt Weise diffundierte pn-Übergänge mit einem Diffu-
wird, dessen Querschnitt kleiner ist als der des 30 sionsprofil erzeugt werden können, welches Oberflä-
ersten Diffusionsfensters, und daß die Diffusion chendurchbrüche der pn-Übergänge verhindert,
in den Halbleiterkörper durch das zweite Fenster Eine diffusionshemmende Schicht mit den Eigen-
sowie durch den noch auf der Halbleiterober- schäften der Erfindung kann man erfindungsgemäß
fläche verbliebenen Teil der zweiten diffusions- beispielsweise dadurch erhalten, daß man auf dem
hemmenden Schicht erfolgt. 35 Halbleiterkörper eine diffusionshemmende Schicht
3. Verfahren nach Anspruch 2, dadurch ge- mit einem Fenster erzeugt und den durch dieses Fenkennzeichnet, daß das zweite Fenster derart in- ster freigelegten Bereich der Halbleiteroberfläche mit nerhalb des ersten Fensters liegt, daß das zweite einer zweiten diffusionshemmenden Schicht bedeckt, Fenster vom Rand des ersten Fensters überall die weniger diffusionshemmend wirkt als die erste einen Abstand hat. 40 diffusionshemmende Schicht und die im Gegensatz
4. Verfahren nach Anspruch 3, dadurch ge- zur ersten diffusionshemmenden Schicht Störstellen kennzeichnet, daß das zweite Fenster konzen- in den Halbleiterkörper eindiffundieren läßt, deren irisch innerhalb des ersten Fensters liegt und daß Konzentration im Oberflächenbereich des Halbleiterdie beiden Fensterränder voneinander überall körpers jedoch geringer ist als bei einer Diffusion den gleichen Abstand haben. 45 ohne diffusionshemmende Schicht. Anschließend
5. Verfahren nach einem der Ansprüche 1 wird in der zweiten diffusionshemmenden Schicht ein bis 4, dadurch gekennzeichnet, daß die zweite dif- Diffusionsfenster erzeugt, dessen Querschnitt kleiner fusionshemmende Schicht aus dem gleichen Ma- ist als der des ersten Fensters. Die Diffusion in den terial besteht wie die erste diffusionshemmende Halbleiterkörper erfolgt dann durch das zweite Fen-Schicht, jedoch dünner bemessen ist als die erste 50 ster sowie durch den noch auf der Halbleiteroberdiffusionshemmende Schicht. fläche verbliebenen Teil der zweiten diffusionshem-
6. Verfahren nach einem der Ansprüche 1 menden Schicht
bis 5, dadurch gekennzeichnet, daß die diffu- Das zweite Fenster innerhalb des ersten Fensters
sionshemmenden Schichten aus Siliziumdioxyd hat im allgemeinen vom Rand des ersten Fensters
oder aus Siliziumnitrit bestehen. 55 überall einen Abstand. Dieser Abstand ist vorzugs-
7. Anwendung des Verfahrens nach einem der weise überall gleich groß, so daß das zweite Fenster Ansprüche 1 bis 6 auf die Herstellung der Basis- konzentrisch innerhalb des ersten Fensters angeord- und/oder Emitterzone eines Planartransistors. net ist und die gleiche Geometrie wie das erste Fenster aufweist, jedoch mit kleineren Abmessungen. In
60 der Planartechnik sind die Fenster in der diffusionshemmenden Schicht rechteckförmig oder kreisförmig
ausgebildet, so daß Emitter- und Basiszonen mit
Rechteck- oder Kreisstrukturen entstehen.
Die zweite diffusionshemmende Schicht kann aus
65 dem gleichen oder einem anderen Material bestehen
Bei der Herstellung von Planaranordnungen wird wie die erste diffusionshemmende Schicht. Im ersten
bekanntlich auf die Oberfläche eines Halbleiterkör- Fall muß jedoch die zweite diffusionshemmende
pers eine diffusionshemmende Schicht aufgebracht, Schicht dünner sein als die erste diffusionshemmende
DE19661564882 1966-07-28 1966-07-28 Verfahren zur Herstellung einer Planaranordnung Ceased DE1564882B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0031700 1966-07-28

Publications (2)

Publication Number Publication Date
DE1564882A1 DE1564882A1 (de) 1970-03-19
DE1564882B2 true DE1564882B2 (de) 1974-04-04

Family

ID=7556501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661564882 Ceased DE1564882B2 (de) 1966-07-28 1966-07-28 Verfahren zur Herstellung einer Planaranordnung

Country Status (1)

Country Link
DE (1) DE1564882B2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3581348D1 (de) * 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
DE19538853A1 (de) * 1995-10-19 1997-04-24 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Also Published As

Publication number Publication date
DE1564882A1 (de) 1970-03-19

Similar Documents

Publication Publication Date Title
DE2312413A1 (de) Verfahren zur herstellung von matrixkreisen mit in serie geschalteten gattern
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE1439737A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564882B2 (de) Verfahren zur Herstellung einer Planaranordnung
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2339444C2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
DE2453528C2 (de) Maskierungsverfahren
DE1589946C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2630079A1 (de) Sperrschicht-feldeffekttransistor
DE1514912C3 (de) Verfahren zum Herstellen eines Transistors
DE1514939C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614877C3 (de)
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE2026678A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2028632A1 (de) Halbleiterbauelement
DE3110000C2 (de) Halbleiterbauelement hoher Sperrfähigkeit
DE1514921C3 (de) Verfahren zum Herstellen einer Halbleiterdiode
DE1514928A1 (de) Verfahren zur Herstellung von mehreren Halbleiterbauelementen
DE1514865C (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1287697B (de)
DE2409239C3 (de) Verfahren zum Herstellen von Kapazitätsvariationsdioden
DE1514912B2 (de) Verfahren zum Herstellen eines Transistors
DE1564881B2 (de) Verfahren zum Herstellen von Planar anordnungen
DE1639055B1 (de) Verfahren zum herstellen einer halbleiteranordnung und danach hergestellte halbleiteranordnung
DE2004174A1 (de) Verfahren zum Herstellen unterschiedlich leitfaehiger Halbleiterzonen gleichen Leitungstyps

Legal Events

Date Code Title Description
8235 Patent refused