DE2357376C3 - Mesa-Thyristor und Verfahren zu seiner Herstellung - Google Patents

Mesa-Thyristor und Verfahren zu seiner Herstellung

Info

Publication number
DE2357376C3
DE2357376C3 DE2357376A DE2357376A DE2357376C3 DE 2357376 C3 DE2357376 C3 DE 2357376C3 DE 2357376 A DE2357376 A DE 2357376A DE 2357376 A DE2357376 A DE 2357376A DE 2357376 C3 DE2357376 C3 DE 2357376C3
Authority
DE
Germany
Prior art keywords
substrate
mesa
rings
thyristor
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2357376A
Other languages
English (en)
Other versions
DE2357376A1 (de
DE2357376B2 (de
Inventor
Yorisada Osaka Kawakami
Masahiro Suita Kuwagata
Kenichiro Nagaokakyo Nakamura
Masao Takatsuki Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2357376A1 publication Critical patent/DE2357376A1/de
Publication of DE2357376B2 publication Critical patent/DE2357376B2/de
Application granted granted Critical
Publication of DE2357376C3 publication Critical patent/DE2357376C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft einen Mesa-Thyristor, bestehend aus einem Siliciumsubstrat eines ersten Leitungstyps und zwei mit dem Substrat pn-Übergänge bildenden Oberflächendiffusionsschichten entgegengesetzten Leitungstyps, in denen Diffusionsbereiche vom Leitungstyp des Siliciumsubstrats ausgebildet sind, und mit am Umfang ausgebildeten Mesa-geätzten Randflächen. Außerdem betrifft die Erfindung ein Verfahren zum Herstellen eines solchen Mesa-Thyristors.
Mesa-Thyristoren der eingangs erwähnten Art sind bekannt (DE-OS 20 21 843). Hierbei ist es auch schon bekannt, die Mesa-geätzten Randflächen mit Isolier schichten aus Glas abzudecken und so zu schützen. Die Praxis hat gezeigt, daß bei diesen bekannten Mesa-Thyristoren irotz dieser Mesa-geätzten Randflächen die angestrebte hohe Durchbruchsspannung nicht erreicht wird, denn es besteht die Gefahr, daß an der Umfangsfläche zwischen den Mesa-geätzten Randflächen des Substrats, also in den Umfangsbereichen, wo dieser Substratkörper des Thyristors offen ist. Natrium ionen oder andere Stoffe absorbiert werden und so eine Inversionsschicht entsteht. Diese Inversionsschicht kann Kriechströme zwischen den pn-Übergängen des Thytistors erzeugen, und darauf ist zurückzuführen, daß die gewünschten hohen Durchbruchsspannungen nicht erreicht werden. Solche Inversionsschichten treten besonders dann auf, wenn Substrate von sehr hohem spezifischen Widerstand verwendet werden.
Es ist Aufgabe der Erfindung, einen Mesa-Thyristor der eingangs erwähnten Art so weiterzubilden und zu verbessern, daß die oben geschilderten Nachteile vermieden sind und ein Mesa-Thyristor geschaffen wird, der hohe Durchbruchsspannung besitzt. Außerdem ist es Aufgabe der Erfindung, ein einfaches und billiges Verfahren zum Herstellen eines solchen Mesa-Thyristors aufzuzeigen, das sich insbesondere gut zur Massenproduktion eignet.
Diese Aufgabe wird, ausgehend von einem Mesa-Thyristor der eingangs erwähnten Art. erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Hauptanspruches gelöst. Die besonders vorteilhaften Verfahrensschritte zur Herstellung eines solchen Mesa-Thyristors ergeben sich aus den Unteransprüchen.
Bei Flächentransistoren ist es zur Herabsetzung der Kollektor-Basis-Kapazität an sich bekannt, den Kollektor-Basis-pn-Übergang durch eine zusätzliche im p-ieitenden Siliciumsubstrat ausgebildete Ringzone vom gleichen Leitungstyp, jedoch von höherer Störstoffkonzentration, wie das Substrat auszubilden (DE-AS 12 95 093). Durch die Anwendung dieser an sich bekannten Maßnahme bei einem Mesa-Thyristor gemäß der Erfindung wird erreicht, daß in der zwischen den Mesa-geätzten Randflächen liegenden Umfangsfläche des Substrats keine unerwünschten Inversionsschichten durch absorbierte Natriumionen od. dgl. entstehen können und somit eine unerwünschte Verbindung der
4ü pn-Übergänge des Thyristors vermieden ist. Auf diese Weise wird eine sehr hohe Durchbruchsspannung für den Mesa-Thyristor erreicht.
Fin Ausführungsbeispiel eines Mesa-Thyristors nach der Erfindung sowie Verfahrensschritte zu seiner Herstellung werden anhand der Fig. 1 bis 7 näher erläutert.
Fig. la zeigt die Draufsicht auf ein Halbleitersubstrat zur Herstellung von Mesa-Thyristoren,
Fig. Ib zeigt einen Schnitt dieses Substrats längs der Linie Ib-Ib nach Fig. la,
Fig. 2 bis 7 zeigen anhand von Schnittbildern die einzelnen Verfahrensschritte zur Herstellung eines Mesa-Thyristors.
Fig. la und Ib zeigen ein Silicium-Substrat 1, beispielsweise vom n-Leitungstyp mit geringer Phosphordotierung. Zur Herstellung eines Mesa-Thyristors werden in dieses Substrat 1 auf beiden Oberflächen tief eindiffundierte Ringe 2 und 3 vom gleichen Leitungstyp wie das Substrat, jedoch von höherer Dotierung ausgebildet, und zwar durch dichtes liindiffundieren von Phosphor als Störstoff, so daß hochdotierte η ♦ -Ringe 2, 3 entstehen. Die Ringe werden so ausgebildet, daß sie die wesentlichen Teile des Thyristors umschließen, und zwar mindestens auf einer Oberfläche des S jbstrats. Bei der Massenproduktion werden diese Ringe vorzugsweise rechteckförmig ausgestaltet, und sie hängen an der Längs und Breitseite zusammen und bilden so eine Art Gittermuster, wie dies in Fig. la strichpunktiert
dargestellt ist.
Anschließend werden nach Fig. 2 im gesamten Bereich der beiden Oberflächen des Substrats 1 dünne flache Diffusionsschichten 4 und 5 vom p-Leitungstyp ausgebildet, d. h. also vom entgegengesetzten Leitungstyp wie das Substrat 1. und zwar durch Eindiffundieren von Bor als Störstoff.
Dann werden nach F i g. 3 in diese p-Leitungsbereiche 4, 5, die durch die Ringe 2 und 3 hoher Dotierung umschlossen sind, n-Leitfähigkeitsbereiche 6, 7 bzw. 8, 9 eindiffundhn, und zwar durcii Diffusion von Phosphor. Damit ist dann der Diffusionsprozeß im Substrat abgeschlossen.
Durch eine Nickeigalvanisierung werden die erste Anode 10, die Steuer-Elektrode II und die zweite Anode 12 aufgebracht, wie dies F i g. 4 zeigt.
Dann werden durch einen bekannten Mesa-Ätzvorgang unter Verwendung bekannter Fotowiderstandsmasken Teile der hochdotierten Ringe 2 und 3 Mesa-geätzt, wie dies F i g. 5 zeigt, so dab Mesa-Nuten 13 und 14 entstehen, durch welche die Umfangsrandlinien 41 und 5t des pn-Übergangs 42 und 52 freigelegt werden, welche zwischen dem Substrat 1 und dem Diffusionsbereich 4 und zwischen dem Substrat 1 und dem Diffusionsbereich 5 gebildet sind. Es ist wichtig, daß die Tiefe dieser N' sa-geätzten Nuten 13 und 14 so gesteuert wird, daß sie nicht die Diffusionsfron■.. d. h. die innersten Flächen der Ringe 2 und 3, über hreiten, damit die hochdotierten Ringe 2 bzw. 3 am Boden der Mesa-geätzten Nuten 13 und 14 im Substrat 1 verbleiben.
Anschließend werden dann Isolalionsschichtcri i5 bzw. 16 aufgebracht, beispielsweise ein Siliciumdioxidfilm zum Abdecken der Mesa-geätzten Nuten I 3 und 14 nach einem bekannten Verfahren zum Ausbilden von Passivierungsbelägen.
Schließlich wird das Substrat noch längs der Mittellinien der Mesa-geätzien Nuten 13 und 14 nach einem bekannten Verfahren »markiert«, beispielsweise durch Einritzen mit einem Diamantgriffel oder durch einen Laser-Griffel, d. h. durch Eingravieren eines feinen Ritzes mit einem sehr dünnen starken Lichtstrahl einer Laser-Einrichtung. Dann wird das Substrat längs der Schnittebenen X-X nach F i g. 6 in die einzelnen Thyristorelementstücke nach F i g. 7 zerschnitten.
Der auf diese Weise hergestellte Thyristor nach
■o F i g. 7 besitzt damit zwei Ringe 2 und 3 von hochdotierten η--Bereichen in der UmfangsNäctie 17 des Substrats 1.
Die vorteilhaften Eigenschaften eines solchen Thyristors sind folgende:
Selbst wenn Natriumionen oder andere Stoffe in der Urr.fangsoberfläche 17, längs welcher der Substratkörper offen ist, absorbiert werden, werden in den hochdotierten Ringen 2 und 3 keine unerwünschten Inversionsschichten erzeugt. Durch diese hochdotierten Ringe 2 und 3 wird also eine unerwünschte Verbindung der pn-Übergänge 42 und 52 durch diese Inversionsschichten verhindert, so daß keine Kriechströme zwischen diesen pn-Übergängen 42 und 52 entstehen. Auf diese Weise wird eine hohe Durchbruch-Sperrspannung erreicht.
Durch die Isolationsschichten 15 und 16 werden darüber hinaus die freiliegenden Endkanten 41 und 51 der pn-Übergänge 42 und 52 gegen mögliche Verunreinigungen ausreichend geschützt, wodurch eine Stabili-
yo sierung des Betriebes eines solchen Thyristors erreicht wird.
Anstelle der zwei parallelen hochdotierten Ringe nach den obigen Ausführungsbeispielen ist es auch möglich, nur einen einzigen hochdotierten Ring
vorzusehen, der das Silizium-Substrat teilweise oder vollständig durchdringt.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Mesa-Thyristor, bestehend aus einem Siliciumsubstrat eines ersten Leitungstyps und zwei mit dem Substrat pn-Übergänge bildenden Oberflächendiffusionsschichten entgegengesetzten Leitungstyps, in denen Diffusionsbereiche vom Leitungstyp des Siliciumsubstrats ausgebildet sind und mit am Umfang ausgebildeten Mesa-geätzten Randflächen, dadurch gekennzeichnet, daßinderandie Mesa-geätzten Randflächen (13, 14) anschließenden Umfangsfläche (17) des Substrats (1) mindestens ein nur mit diesem Substrat in Kontakt stehender Ring (2, 3) vom gleichen Leitungstyp, jedoch von höherer Störstoffkonzentration wie das Substrat (1) ausgebildet ist.
2. Verfahren zum Herstellen eines Mesa-Thyristors nach Anspruch !,dadurch gekennzeichnet,daß die Ringe (2, 3) in der an die Mesa-geätzten Randflächen anschließenden Umfangsfläche (17) des Substrats (1) durch Diffusion eines Störstoffes (z. B. Phosphor) von mindestens einer Oberfläche des Substrats aus im Bereich des Umfangs des fertigen Thyristorelements ausgebildet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß auf mindestens einer Oberfläche eines Siliciumsubstrais durch Diffusion eines Störstoffes (z. B. Phosphor) ein oder mehrere Ringe (2,3) hoher Dotierung vom gleichen Leitungstyp wie das Substrat, jedoch größerer Störstoffkonzentration erzeugt wird bzw. werden, dann ein Störstoff (z. B. Bor) entgegengesetzten Leitungstyps zur Ausbildung der pn-Übergangsflächen in die Substratoberflächen eindiffundiert wird und dann erst das Substrat im Bereich der Ringe (2, 3) derart Mesa-geätzt wird, daß am Boden der Mesa-geätzten Nuten die Diffusionsbereiche des bzw. der Ringe (2, 3) verbleiben und schließlich das Substrat längs der Mesa-geätzten Nuten in die Einzel-Thyristor-Elemente zerschnitten wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Ringe durch Diffusion von nur einer Seite des Substrats aus ausgebildet werden.
5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Ringe in vollständiger Durchdringung des Substrats ausgebildet werden.
DE2357376A 1972-11-17 1973-11-16 Mesa-Thyristor und Verfahren zu seiner Herstellung Expired DE2357376C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47115836A JPS4974486A (de) 1972-11-17 1972-11-17

Publications (3)

Publication Number Publication Date
DE2357376A1 DE2357376A1 (de) 1974-06-12
DE2357376B2 DE2357376B2 (de) 1977-07-14
DE2357376C3 true DE2357376C3 (de) 1978-03-02

Family

ID=14672305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2357376A Expired DE2357376C3 (de) 1972-11-17 1973-11-16 Mesa-Thyristor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US3961354A (de)
JP (1) JPS4974486A (de)
CA (1) CA990863A (de)
DE (1) DE2357376C3 (de)
FR (1) FR2207360B1 (de)
GB (1) GB1445443A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS544597B2 (de) * 1973-09-11 1979-03-08
GB1499845A (en) * 1975-03-26 1978-02-01 Mullard Ltd Thyristors
JPS5933272B2 (ja) * 1978-06-19 1984-08-14 株式会社日立製作所 半導体装置
JPS58157167A (ja) * 1982-03-15 1983-09-19 Fuji Electric Co Ltd サイリスタの製造方法
US4914045A (en) * 1985-12-19 1990-04-03 Teccor Electronics, Inc. Method of fabricating packaged TRIAC and trigger switch
JP2577330B2 (ja) * 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
JPH05335529A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
US5479031A (en) * 1993-09-10 1995-12-26 Teccor Electronics, Inc. Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value
US6156715A (en) * 1997-01-13 2000-12-05 Ecolab Inc. Stable solid block metal protecting warewashing detergent composition
WO2003105704A1 (en) * 2002-06-14 2003-12-24 Smith & Nephew, Inc. Device and methods for placing external fixation elements
US7057214B2 (en) * 2003-07-01 2006-06-06 Optiswitch Technology Corporation Light-activated semiconductor switches
CN105453250A (zh) * 2013-08-08 2016-03-30 夏普株式会社 半导体元件衬底及其制造方法
DE102016124670B4 (de) * 2016-12-16 2020-01-23 Semikron Elektronik Gmbh & Co. Kg Thyristor mit einem Halbleiterkörper
DE102016124669B3 (de) 2016-12-16 2018-05-17 Semikron Elektronik Gmbh & Co. Kg Thyristoren mit einem jeweiligen Halbleiterkörper
DE102017130330B3 (de) * 2017-12-18 2019-02-14 Semikron Elektronik Gmbh & Co. Kg Thyristor mit einem Halbleiterkörper
FR3138108A1 (fr) 2022-07-19 2024-01-26 Psa Automobiles Sa Becquet de vehicule electrique ouvrant pour ranger un cable de recharge

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3099591A (en) * 1958-12-15 1963-07-30 Shockley William Semiconductive device
US3146135A (en) * 1959-05-11 1964-08-25 Clevite Corp Four layer semiconductive device
US3160828A (en) * 1960-01-25 1964-12-08 Westinghouse Electric Corp Radiation sensitive semiconductor oscillating device
US3197681A (en) * 1961-09-29 1965-07-27 Texas Instruments Inc Semiconductor devices with heavily doped region to prevent surface inversion
BE636316A (de) * 1962-08-23 1900-01-01
GB1112301A (en) * 1964-07-27 1968-05-01 Gen Electric Controlled rectifier with improved turn-on and turn-off characteristics
US3297921A (en) * 1965-04-15 1967-01-10 Int Rectifier Corp Controlled rectifier having shunted emitter formed by a nickel layer underneath an aluminum layer
US3391287A (en) * 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
DE1514151A1 (de) * 1965-08-09 1969-06-19 Licentia Gmbh Thyristorstruktur
CH437538A (de) * 1965-12-22 1967-06-15 Bbc Brown Boveri & Cie Steuerbares Halbleiterelement
DE1589453A1 (de) * 1966-06-28 1970-04-02 Asea Ab Halbleiteranordnung
GB1193465A (en) * 1967-08-09 1970-06-03 Associated Semiconductor Mft Improvements in Semiconductor Integrated Circuits
CA845885A (en) * 1967-08-21 1970-06-30 E. Burke Donald Semiconductor switching device
GB1248584A (en) * 1968-03-05 1971-10-06 Lucas Industries Ltd Thyristors and other semi-conductor devices
US3573115A (en) * 1968-04-22 1971-03-30 Int Rectifier Corp Sealed tube diffusion process
JPS5026903B1 (de) * 1968-09-14 1975-09-04
US3588632A (en) * 1968-11-12 1971-06-28 Josuke Nakata Structurally reinforced semiconductor device
US3555372A (en) * 1969-01-02 1971-01-12 Jearld L Hutson Semiconductor bilateral switching device
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
GB1303337A (de) * 1970-10-06 1973-01-17

Also Published As

Publication number Publication date
FR2207360B1 (de) 1978-11-17
US3961354A (en) 1976-06-01
DE2357376A1 (de) 1974-06-12
DE2357376B2 (de) 1977-07-14
GB1445443A (en) 1976-08-11
FR2207360A1 (de) 1974-06-14
CA990863A (en) 1976-06-08
JPS4974486A (de) 1974-07-18

Similar Documents

Publication Publication Date Title
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1808928C2 (de) Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen
DE3038571C2 (de) Zenerdiode
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE3133759A1 (de) Feldeffekttransistor
DE2142391C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE3414772C2 (de)
DE2851375A1 (de) Verfahren zum kerben und passivieren von halbleiter-plaettchen sowie derartig gekerbte und passivierte halbleiter-plaettchen
DE1268746B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE3885587T2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit MOS-Transistoren mittlerer Spannung.
DE1293899C2 (de) Planar- oder Mesatransistor und Verfahren zur Herstellung des Planartransistors
DE2332144B2 (de) Transistor und Verfahren zu seiner Herstellung
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
AT253023B (de) Halbleiteranordnung, insbesondere druckempfindliche Halbleiteranordnung, und Verfahren zur Herstellung derselben
DE1439618C3 (de) Verfahren zum Herstellen einer Halbleiterdiode oder eines Transistors
DE1789016C3 (de) Schalttransistor und Verfahren zu seiner Herstellung
DE1936224C (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE1949062C3 (de) Transistoranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)