DE1268746B - Verfahren zum Herstellen von Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen von Halbleiteranordnungen

Info

Publication number
DE1268746B
DE1268746B DEP1268A DE1268746A DE1268746B DE 1268746 B DE1268746 B DE 1268746B DE P1268 A DEP1268 A DE P1268A DE 1268746 A DE1268746 A DE 1268746A DE 1268746 B DE1268746 B DE 1268746B
Authority
DE
Germany
Prior art keywords
transistors
silicon
strip
pattern
strips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DEP1268A
Other languages
English (en)
Other versions
DE1268746C2 (de
Inventor
Fritz Gunter Adam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1268746B publication Critical patent/DE1268746B/de
Application granted granted Critical
Publication of DE1268746C2 publication Critical patent/DE1268746C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B27/00Photographic printing apparatus
    • G03B27/32Projection printing apparatus, e.g. enlarger, copying camera
    • G03B27/52Details
    • G03B27/53Automatic registration or positioning of originals with respect to each other or the photosensitive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

DEUTSCHES 4^f^SSS PATENTAMT
DeutscheKl.: 21g-11/02
AUSLEGESCHRIFT
Nummer: 1268 746
Aktenzeichen: P 12 68 746.6-33
1 268 746 Anmeldetag: 3. Februar 1965
Auslegetag: 22. Mai 1968
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiteranordnungen, in einer Scheibe aus halbleitendem Material durch selektive Diffusion von Störstoffen durch eine Maske mit Öffnungen zum Herstellen einer Reihe von Zonen, die einzelne Halbleiterelemente bilden, das besonders bei der Kontrolle der Eigenschaften von fertigen Transistoren von Nutzen ist.
Bei der Herstellung von diffundierten Siliziumtransistoren wird üblicherweise ein Fotolack dazu verwendet, die öffnungen im Siliziumoxydfilm zu erzeugen. Diese Öffnungen erlauben eine gesteuerte Diffusion von Störstoffen in das Silizium, wobei die umgebende Oxydschicht eine Diffusion in diesen Teil der Siliziumoberfläche verhindert. Durch Verwendung dieser Mittel können sehr komplizierte Anordnungen in der Siliziumscheibe erzeugt werden, wobei eine große Anzahl in einer Scheibe gleichzeitig erzeugt wird. Ein hoher Grad von Reproduzierbarkeit wird hierbei innerhalb der Scheibe erzielt, weil alle Vorrichtungen das Herstellungsverfahren miteinander durchlaufen und alle aus dem gleichen Ausgangsmaterial gebildet werden. Der zuletzt genannte Effekt ist besonders ausgeprägt, wenn eine epitaktisch aufgewachsene Siliziumschicht verwendet wird.
Das Ätzverfahren unter Verwendung eines Fotolacks ist besonders geeignet für die Herstellung von planaren Siliziumtransistoren, jedoch können damit auch Siliziummesatransistoren und Germaniummesatransistoren und einfachere Anordnungen, wie z. B. Halbleitergleichrichter und Dioden oder kompliziertere Anordnungen, wie gesteuerte Siliziumgleichrichter oder integrierte Festkörperschaltungen, hergestellt werden.
Das auf der Oberfläche der Halbleiterscheibe benötigte Muster wird mit Hilfe von Masken hergestellt, die normalerweise durch Kontaktdruck unter Verwendung von ultraviolettem Licht zum Belichten des Fotolacks erzeugt werden. Die Masken können dünne Metallstreifen sein, in denen Löcher entsprechend dem benötigten Muster erzeugt wurden, oder sie können fotografische Glasplatten sein, die das erforderliche Muster in ihrer Emulsion enthalten.
Aufgabe der Erfindung ist es, die Kontrolle des Verfahrens bei Verwendung von Fotolack zu verbessern.
Gemäß der vorliegenden Erfindung wird vorgeschlagen, bei dem eingangs genannten Verfahren zum Herstellen von Halbleiteranordnungen gleichzeitig eine weitere Reihe von Zonen zu erzeugen, die ein zusätzliches Muster bilden, das getrennt von den Halbleiteranordnungen vorgesehen ist und das zu-Verfahren zum Herstellen
von Halbleiteranordnungen
Anmelder:
Deutsche ITT Industries
Gesellschaft mit beschränkter Haftung,
7800 Freiburg, Hans-Bunte-Str. 19
Als Erfinder benannt:
Fritz Gunter Adam,
Chislehurst, Kent (Großbritannien)
Beanspruchte Priorität:
Großbritannien vom 5. Februar 1964 (4931) - -
sätzlich zur Kontrolle des eindiffundierten Störstellenprofils verwendet wird, das die Eigenschaften der erzeugten Halbleiterelemente bestimmt.
Die Fig. 1 bis 18 zeigen eine erste Ausführungsform, die Fig. 19 bis 23 eine zweite Ausführungsform und die Fig. 24 bis 28 eine dritte Ausführungsform.
In der Zeichnung zeigen die Figuren entweder Schnitte durch eine Siliziumscheibe, und zwar die Fig. 1, 3, 4, 6, 7, 8, 10, 11, 13, 15 und 17 oder Draufsichten, und zwar von der Seite der Scheibe, von der aus die Feststoffdiffusion durchgeführt wird, und zwar die F i g. 12 und 14 oder die zur Herstellung des Musters des Fotolacks verwendeten Masken in den Fi g. 2, 5, 9, 16 und 18 bis 28.
Das vorliegende Verfahren kann unter anderem zur Herstellung von planaren Siliziumhochleistungstransistoren, wie weiter unten beschrieben, verwendet werden.
In F i g. 1 ist als Ausgangsmaterial eine Scheibe 1 aus Silizium mit η-Leitung dargestellt, die der Einfachheit halber keine epitaktische Siliziumschicht auf der Oberfläche hat, obwohl dies auch möglich ist. Die Scheibe 1 wird zunächst auf einer Seite oxydiert zur Bildung der Schicht 2 aus Siliziumoxyd von genügender Dicke. Die Schichtdicke beträgt normalerweise 0,5 bis 1 μ.
Eine Schicht von Fotolack wird auf das Siliziumoxyd aufgebracht und mit ultraviolettem Licht durch die in F i g. 2 dargestellte Maske belichtet, so daß ein Hauptmuster und ein Zusatzmuster auf der Scheibe erzeugt wird. Das Hauptmuster besteht aus
809 550/359
Reihen und Kolonnen von Rechtecken, mit denen der Übergang zwischen Kollektor und Basis der Transistoren gebildet wird. Zwischen den Reihen ist ein zusätzliches Muster von Linien oder Bändern von zwei verschiedenen Arten angeordnet. Die eine Art 4 besteht aus einfachen geraden Streifen mit Unterbrechungen. Jede dritte Reihe von Streifen besteht aus der zweiten Art 5, welche der ersten Art 4 entspricht, jedoch an einem Ende einen Querstreifen hat, so daß eine T-Form entsteht. Die Bedeutung dieser Formen wird später erläutert.
Der normale Fotoätzprozeß besteht in einer Belichtung mit ultraviolettem Licht, Entwicklung des Fotolacks, Ätzen des Oxyds und Reinigen der Scheibe und ergibt Löcher in der Siliziumoxydschicht, wie in Fig. 3 dargestellt, wo ein Schnitt durch einen Teil der Siliziumscheibe längs der Schnittlinie A-A von F i g. 2 dargestellt ist. Die Löcher in F i g. 3 haben die gleichen Bezugszeichen wie die entsprechenden undurchsichtigen Flächenteile der Maske von F i g. 2.
Die so präparierte Scheibe wird dann einer Feststoffdiffusion unterworfen, wobei Bor, das auf den freiliegenden Flächenteilen des Siliziums niedergeschlagen wurde, in das Silizium eingebracht wird. Diese Diffusion findet in einer oxydierenden Atmosphäre bei 1200° C statt. Das Ergebnis ist in F i g. 4 dargestellt, die einen Schnitt wie Fig. 3 zeigt. Es werden folgende Zonen vom p-Typ bei der Eindiffusion von Bor erhalten: Die Zonen 6, die als Basiszonen für den Transistor dienen, die Zonen 7, die den geraden Streifen entsprechen, und die Zonen 8, die den T-förmigen Streifen entsprechen. Auf der zuvor freiliegenden Siliziumoberfläche wird bei der Behandlung bei 1200° C in dem Ofen wieder eine Oxydschicht gebildet, jedoch ist diese Schicht nicht so dick wie auf dem Teil der Oberfläche, wo keine^ Löcher vorhanden waren. Die Maske ist so ausgebildet, daß das zusätzliche Muster nicht so nahe an den Transistorzonen angeordnet ist, daß zu irgendeiner Zeit eine Wechselwirkung zwischen diesen beiden stattfindet.
Die Scheibe wird dann für eine zweite Diffusionsstufe vorbereitet, indem wieder eine Schicht aus Fotolack auf der Oberfläche niedergeschlagen wird. Die neue Belichtungsmaske wird auf die Scheibe aufgelegt und exakt nach dem bereits auf der Oberfläche erzeugten Muster von Oxydschichten verschiedener Dicke ausgerichtet. Dieses Muster kann auch durch die Fotolackschicht genau beobachtet werden, weil durch die verschiedenen Schichtdicken des Oxyds verschiedene Interferenzfarben des zwischen den beiden Oberflächen der Schicht reflektierten Lichtes erhalten werden. Die Ausrichtung wird unterstützt durch die T-förmigen Streifen 11 der Maske von Fig. 5. Diese Streifen passen auf das T-förmige Muster in der Oxydschicht, und durch eine Beobachtung mit einer etwa 20fachen Vergrößerung kann das gefiederte Muster 9 genau innerhalb des Musters 3 angeordnet werden. Das gefiederte Muster ergibt die Emitterzone des Transistors im nächsten Verfahrensschritt. In der Mitte der geraden Streifen sind kleine Rechtecke 10 angeordnet, deren Zweck später erläutert wird. Die Hälfte der geraden Streifen hat kein überlagertes Muster.
Nun wird das zuvor beschriebene Fotoätzverfahren ausgeführt, wobei Löcher in der Oxydschicht erzeugt werden, die den undurchsichtigen Flächenteilen in der Maske von F i g. 5 entsprechen. Das Ergebnis is in F i g. 6 dargestellt, wo die Löcher die gleiche Bezeichnung haben wie die entsprechenden Flächenteile der Maske.
Nun hat jeder T-förmige Streifen, der dazu benutzl wurde, die Maske auszurichten, ein Loch, wodurci die darunter freigelegte Siliziumoberfläche zugänglich wird. Außer der Form sind die Zonen 8, die durch die Öffnungen 11 freigelegt sind, gleich den Zonen 6. Jede Zone 8 hat eine Geometrie, die sich für eine 4-Punkt-Widerstandsmessung mit einer Vorrichtung, die in F i g. 7 dargestellt ist, eignet. In dieser Figur ist ein Schnitt durch eine Scheibe längs eines Streifens 8 dargestellt mit den aufgebrachten Sonden 21 für die Widerstandsmessung. Dabei werden vier Sonden mit gleichem Abstand voneinander auf die Halbleiteroberfläche aufgedrückt. Ein geregelter und gemessener elektrischer Strom wird dann durch die äußeren Sonden geschickt, wobei sich ein Potentialabfall zwischen den beiden mittleren Sonden ergibt, der durch Anschließen eines geeigneten Meßinstruments an diese Sonden gemessen wird, woraus der Wert für den Oberflächenwiderstand direkt errechnet werden kann. Der Oberflächenwiderstand, der sich aus einer gegebenen Verteilung der eindiffundierten Störstoffe ergibt, kann theoretisch berechnet werden und wird verglichen mit den Meßwerten, die bei der beschriebenen 4-Punkt-Messung erhalten werden.
Die von dieser Messung erhaltenen Werte für die Zonen 8 von verschiedenen Stellen der Scheibe können in zweierlei Weise verwendet werden. Einmal kann jede Änderung längs der Scheibe bei dieser relativ frühen Verfahrensstufe festgestellt werden, und unbrauchbare Scheiben können ausgesondert werden. Hierdurch werden Kosten gespart, da die teuersten Verfahrensschritte erst noch durchgeführt werden müssen. Zum anderen können die tatsächlichen Werte des Oberflächenwiderstandes mit dem gewünschten Wert verglichen werden (ein Verfahren unter Verwendung der beschriebenen Meßmethode ergibt schnell eine große Menge von empirischem Wissen, das für die Steuerung des Verfahrens wertvoller ist als die theoretischen Voraussagen) und Scheiben, die keinen entsprechenden Wert haben können, einem weiteren Verfahrensschritt unterworfen werden, in dem entweder versucht wird, den pn-übergang weiter voranzutreiben, oder in dem weiteres Material niedergeschlagen und eindiffundiert wird, um die Oberflächenkonzentration zu erhöhen, während der pn-übergang tiefer in die Scheibe hineingebracht wird.
Die guten Scheiben werden dann einer Feststoffdiffusion nach einer weiteren Maskierung unterworfen, bei der Phosphor, der auf den freiliegenden Teilen der Siliziumscheibe niedergeschlagen wurde, in das Silizium in einer oxydierenden Atmosphäre bei 1000° C eindiffundiert wird, wobei sich eine Anordnung nach F i g. 8 ergibt, in der ein Schnitt durch die Scheibe 1, wie zuvor beschrieben, dargestellt ist. Durch die Diffusion von Phosphor ergeben sich folgende η-Zonen: Die Emitterzonen 12, die Zonen 14 entsprechend den T-förmigen Löchern und die Zonen 13 entsprechend den kleinen rechteckigen Löchern. Die Oxydschicht bildet sich erneut auf der zuvor freigelegten Siliziumoberfläche bei der Behandlung in dem Ofen bei 1000° C, aber die Schicht wird nicht so dick wie auf den Teilen der Oberfläche, wo
keine Löcher bei der letzten Verfahrensstufe erzeugt wurden.
Die Scheibe wird dann für die nächste Verfahrensstufe vorbereitet, bei der Metallkontakte auf den geeigneten Flächen aufgebracht werden, indem eine weitere Schicht von Fotolack auf die Oberfläche aufgebracht wird. Eine neue Belichtungsmaske wird auf die Oberfläche der Scheibe aufgelegt und in genaue Übereinstimmung mit dem auf der Oberfläche erzeugten Oxydmuster gebracht. Die Maske ist in F i g. 9 dargestellt. Die gefiederten Flächen erzeugen Löcher in der Oxydschicht, durch welche die Kontakte an den Transistoren angebracht werden. Durch das Muster 16 werden Teile der Emitterzone freigelegt, und durch das Muster 17 werden Teile der Basiszone freigelegt. Das rechtwinklige Gitter 15 liegt auf der zuvor auf und in dem Silizium erzeugten Struktur und dient zur Feststellung der Lage, wobei es mit dem T-förmigen Muster in Übereinstimmung gebracht wird. Es muß erwähnt werden, daß das Gitter Öffnungen in der Oxydschicht über jedem der drei verschiedenen Streifensysteme erzeugt, die nunmehr auf der Scheibe vorhanden sind.
Das normale Fotoätzverfahren wird nun wie zuvor durchgeführt und Löcher in der Oxydschicht entsprechend den undurchsichtigen Flächenteilen der Maske nach Fig. 9 erzeugt. Das Ergebnis ist in Fig. 10 dargestellt, wo die Löcher die gleiche Bezeichnung haben wie die entsprechenden Maskenteile.
Die drei Streifensysteme haben verschiedene Aufgaben. Der gerade Streifen 7, der bei der Phosphordiffusion maskiert war, soll zuerst betrachtet werden. Die Meß vorrichtung mit den vier Sonden kann auf diesem Streifen in der gleichen Weise verwendet werden, wie bei dem Streifen 8 in der letzten Verfahrensstufe, und ergibt ähnliche Informationen, d. h., es wird der Oberflächenwiderstand der ersten bordotierten Zone gemessen, und daraus ergibt sich die Tiefe des pn-Überganges, der bei dem Einbringen von Bor erzeugt wurde. Diese Messung ist in Fig. 11 dargestellt, die einen Schnitt durch eine Scheibe längs der Mittelinie eines Streifens 7 zeigt.
Nun soll ein gerader Streifen 7 betrachtet werden, über dem ein kleines rechteckiges Loch erzeugt wurde, wodurch die n-Zone 13 zugänglich wird. Wenn dieser Streifen bei diesem Verfahrensschritt in Draufsicht betrachtet wird, so findet man, wie dies in Fig. 14 dargestellt ist, daß mittels des Gitters 15 die npn-Struktur zur Messung mit einem Viersondengerät freigelegt wurde. Ein Schnitt durch die Scheibe längs der Mittellinie des Streifens ist in F i g. 15 dargestellt. Wie man aus dieser Figur ersehen kann, stehen nach dem Aufsetzen der Meßsonden auf die freiliegende Siliziumoberfläche zwei Sonden auf jeder Seite einer brückenförmigen Zone 13 vom η-Typ. Der zwischen den äußeren Sonden fließende Strom muß durch die schmale p-Zone zwischen den beiden pn-Übergängen fließen. Die mit den beiden inneren Sonden gemessene Potentialdifferenz besteht aus der Summe der Potentiale an der schmalen Zone und an den breiteren Zonen zwischen den Spitzen und der schmalen Zone. Das Potential an der schmalen Zone ist genügend groß im Vergleich mit den anderen Potentialen für den Fall, daß es das Potential ist, das gemessen wird. Die pn-Struktur dieses Systems entspricht in mancher Beziehung der eines Transistors, und der Widerstand der schmalen Zone, wie er aus der Viersondenmessung berechnet wird, ist analog
dem Basiswiderstand. Er hat in der Tat eine enge Beziehung zu dem Basiswiderstand der Transistoren auf der gleichen Siliziumscheibe, da die beiden Übergänge durch die gleiche Feststoffdiffusion zur Herstellung des Kollektor- und dem Emitterüberganges dieser Transistoren erzeugt wird. Diese Beziehung kann sowohl theoretisch als auch empirisch festgestellt werden. Da es möglich ist, diese wichtigen Parameter festzustellen, ohne mit den Transistoren in ίο Kontakt zu kommen, wird die Möglichkeit einer Zerstörung ausgeschlossen, und es wird außerdem ein viel brauchbareres Kriterium erhalten, weil die Messung des Basiswiderstandes eines Transistors ohne Kontakte, und während er noch auf der Scheibe ist, schwierig und unzuverlässig ist. Es ist möglich, gewisse Korrekturen der eindiffundierten Struktur durch eine weitere Erhitzung vorzunehmen. Diese wird an geeigneter Stelle vorgenommen.
Es soll nunmehr der T-förmige Streifen, der eine npn-Struktur hat, betrachtet werden. Das Gitter legt die zweite Oberfläche vom η-Typ frei, wie dies in Fig. 12 dargestellt ist. Es kann nun eine Messung des Oberflächenwiderstandes mit vier Sonden auf diesem Streifen, wie bei den anderen, vorgenommen werden. F i g. 13 zeigt einen Schnitt durch die Scheibe längs des T-förmigen Streifens und zeigt die Messung. Der Oberflächenwiderstand des Elements 14 hat die gleiche Beziehung zur Emitterstruktur des Transistors 12 wie der Oberflächenwiderstand des Elements 7 zur Basisstruktur des Transistors 6.
Der Hauptzweck des zusätzlichen Musters liegt in einer zusätzlichen Kontrolle des Herstellungsverfahrens, wie dies bisher beschrieben wurde. Ein weiterer Zweck, nämlich die Justierung der Masken, wird auch in diesem Verfahrensschritt ausgenutzt, bei dem die metallischen Kontakte an den erforderlichen Zonen der Basis und des Emitters auf die Oberfläche der Transistoren in der Scheibe aufgebracht werden. Scheiben, welche die vorhergehenden Prüfungen durchlaufen haben, werden für diese Stufe vorbereitet, indem eine Aluminiumschicht von etwa 0,5 μ Dicke auf die Oberfläche durch Aufdampfen von einem heißen Draht in einem guten Vakuum aufgebracht wird. Eine Schicht von Fotolack wird auf die Oberfläche der Aluminiumschicht aufgebracht und eine weitere Belichtungsmaske auf die Scheibe aufgelegt und in genaue Übereinstimmung mit dem in der oberflächlichen Oxydschicht gebildeten und sichtbaren Muster gebracht. Obwohl zwei Schichten darauf liegen, kann die Musterung durch Änderungen in der Ebene der Oberfläche gesehen werden. Diese letzte Maske ist in Fig. 16 dargestellt und unterscheidet sich von den übrigen dadurch, daß sie im wesentlichen undurchsichtig ist und nur kleine durchsichtige Flächenteile aufweist. Dies rührt von der Tatsache her, daß von der Aluminiumschicht Flächenteile übrigbleiben müssen, an Stelle, daß Löcher in der Siliziumoxydschicht erzeugt werden, wie dies zuvor der Fall war. Die Ausrichtung wird wieder mit Hilfe der T-förmigen Streifen vorgenommen. Die L-förmigen Löcher 18 in der Maske ermöglichen es, den Querstreifen des T festzustellen, und die geraden Löcher ermöglichen es, die andere Seite des Querstreifens festzustellen. Die relative Lage dieser Muster zueinander ist in F i g. 18 zu sehen, in der alle Muster in ihrer Lage dargestellt sind.
Eine extreme Genauigkeit der gegenseitigen Lage ist mit diesem System möglich, weil die Löcher in der
Maske ein System von drei parallelen Linien 5, 11 und 15 ergeben, die in der Mitte der Löcher angeordnet werden müssen. Das System von fünf Linien (wenn die Ränder der Löcher als Linien betrachtet werden) hat einen gleichmäßigen Abstand zwischen den einzelnen Linien von etwa 13,5 μ, wenn alle Verfahrensschritte sorgfältig ausgeführt wurden. Ein Fehler von nur 2,5 μ kann bei geeigneter optischer Vergrößerung festgestellt werden, der gut innerhalb sind, wie zuvor, zwei verschiedene Arten von Streifen angeordnet. Bei dieser Ausführungsform sind die Streifen durchgehend. Die Streifen 23 sind einfache gerade Streifen. Jeder dritte Streifen 24 hat seitliche Ansätze wie dargestellt.
Das Verfahren wird fortgesetzt, wie dies beim ersten Ausführungsbeispiel beschrieben wurde und in den F i g. 3 und 4 dargestellt ist. Dann ist es erforderlich, in dem Siliziumoxyd Lo
der für die Herstellung der Transistoren erforder- io eher zu erzeugen, welche durch die in Fig. 20 dar
liehen Lagegenauigkeit liegt.
Nach dem Belichten und dem Behandeln des Fotolacks wird das unerwünschte Aluminium durch eine alkalische Ätzung entfernt und die Oberfläche gereinigt und gewaschen. Die übrigbleibenden Aluminiumflächen liegen nun auf den freiliegenden Siliziumflächen und sind in Fig. 17 mit 20 bezeichnet. Die Scheibe wird nun erhitzt, um das Aluminium in bekannter Weise in die Siliziumoberfläche einzulegiegestellte nächste Maske bestimmt sind. Die Maske wird mittels des Musters in der Oxydschicht ausgerichtet, wobei die Streifen 25 mit den Ansätzen in der gleichen Weise verwendet werden, wie die T-förmigen Streifen 11 bei der ersten Ausführungsform. Wieder wird hier kein Loch in der einen Hälfte der geraden Streifen erzeugt, und diejenigen auf der anderen Hälfte sind Anordnungen von kleinen Rechtecken
26, die diese Streifen überlappen. Der Grund für ren, so daß sich stabile und robuste Kontakte an den 20 diese Anordnung ist der gleiche, wie er bei der ersten Transistoren ergeben. Ausführungsform erläutert wurde. Die runden Zonen
Der letzte Verfahrensschritt, der mit der Scheibe 27 ergeben die Emitterzonen des Transistors,
durchgeführt wird, besteht darin, daß sie in einzelne Das Verfahren wird fortgesetzt, wie in dem ersten Plättchen zerteilt wird. Dies wird dadurch erreicht, Ausführungsbeispiel zur Erzeugung einer Scheibe mit daß die Oberfläche der Siliziumscheibe zwischen den 25 Löchern in dem Oxyd, wie bei der Ausführungsform
Transistorreihen mit einem scharfen Diamantwerkzeug geritzt wird und daß dann die Scheibe gebogen wird, so daß sie längs der eingeritzten Linien zerbricht. Das Vorhandensein des Oxyds auf der Siliziumoberfläche erschwert das Einritzen. Die schalenförmige Eingravierung, die sich am besten für das nachfolgende Zerbrechen eignet, läßt sich nur schwer in die dicke Oxydschicht (in der Größenordnung von 0,5 μ) auf der Oberfläche einschneiden. Deswegen nach F i g. 6. Von dem Streifensystem 24 mit den Ansätzen kann mittels einer 4-Punkt-Messung, wie in F i g. 7 dargestellt, ein entsprechender Wert erhalten werden. Der so erhaltene Wert für den Oberflächenwiderstand kann zu dem gleichen Zweck verwendet werden wie bei dem ersten Ausführungsbeispiel.
Die guten Scheiben werden dann einer zweiten
Feststoffdiffusion unterworfen, dessen Ergebnis der wird das Ritzen in der Mitte des Kanals durchge- 35 F i g. 8 entspricht. Es werden wieder nach dem Fotoführt, der in die Oxydschicht als Ergebnis der Gitter- ätzverfahren Löcher erzeugt unter Verwendung einer maskenstruktur 15 eingeätzt wurde. Deswegen wurde Maske, wie sie in Fig. 21 dargestellt ist. Die ringein durchgehendes Gitter gewählt an Stelle eines förmigen Strukturen 28 und 29 legen einen Teil der unterbrochenen Musters, das an sich für das Ein- Basis und des Emitters der Transistoren frei. Das diffundieren des zusätzlichen Musters ausgereicht 40 rechteckige Gitter 30 liegt auf den zuvor auf und in
hätte.
Durch das Zerteilen der Scheibe in der beschriebenen Weise werden alle zusätzlichen Muster zerstört, aber ihr Vorteil hat sich bereits bei den einzelnen Verfahrensschritten mit der Scheibe als Ganzem ergeben, wobei die Gleichmäßigkeit der hergestellten Erzeugnisse verbessert wurde.
Eine weitere Ausführungsform der Erfindung für die Herstellung von Transistoren niedriger Leistung soll nunmehr an Hand der F i g. 19 bis 23 näher erläutert werden.
Das Verfahren zur Herstellung von planaren Transistoren für niedrige Leistung unterscheidet sich von dem für planare Transistoren hoher Leistung nur in Einzelheiten, die nicht in der Beschreibung der vorliegenden Erfindung erwähnt sind, mit Ausnahme der Form und Größe der Flächenmuster. So lehnt sich die folgende Beschreibung im wesentlichen an die bisherige an, und die dazugehörigen Figuren beziehen sich nur auf die Masken.
Ausgangsmaterial ist wieder eine Siliziumscheibe vom η-Typ, die auf einer Seite oxydiert ist. Eine Schicht von Fotolack wird auf das Siliziumoxyd aufgebracht und mit ultraviolettem Licht durch die in
dem Silizium erzeugten Strukturen und ist eine Hilfe bei der Ausrichtung, indem es mit den Streifen mit seitlichen Ansätzen in Übereinstimmung gebracht wird. Das Ergebnis entspricht dem von F i g. 10.
Alles was über die Verwendung des zusätzlichen Musters in diesem Zustand bei dem ersten Ausführungsbeispiel beschrieben Wurdej gilt auch für diese Verfahrensstufe bei dem vorliegenden Ausführungsbeispiel.
Eine Schicht aus Aluminium von etwa 0,5 μ Dicke wird auf die Oberfläche der guten Scheiben durch Aufdampfen von einem heißen Draht in gutem Vakuum aufgebracht. Das unerwünschte überschüssige Aluminium wird von der Oberfläche nach dem Fotoätzverfahren entfernt, wie dies bei der ersten Auslührungsform beschrieben wurde, jedoch wird hierzu die in Fig. 22 dargestellte Maske verwendet. Die Ausrichtung wird vorgenommen mit den Streifen, die Ansätze haben, unter Verwendung der L-förmigen Löcher 31. Die Scheibe wird dann erhitzt, um das Aluminium in bekannter Weise mit der Oberfläche des Siliziums zur legieren.
Die Scheibe wird schließlich in einzelne Plättchen zerteilt, indem die Oberfläche mit einem scharfen
Fig. 19 dargestellte Maske belichtet. Das Haupt- 6g Diamantwerkzeug längs des freiliegenden Siliziums
muster besteht aus Reihen und Kolonnen von birnen- in dem Gitter 30 geritzt und dann gebrochen wird,
förmigen Zonen 22, die den Kollektor-Basis-Über- F i g. 23 zeigt die Ausrichtung der zusätzlichen
gang der Transistoren ergeben. Zwischen den Reihen Muster bei dieser Ausführungsform und kann ver-

Claims (3)

glichen werden mit F i g. 18, wo das gleiche für die erste Ausführungsform dargestellt ist. Eine weitere Ausführungsform der Erfindung zur Herstellung von Transistoren mittlerer Leistung wird nun an Hand der F i g. 24 bis 28 beschrieben. g Das Verfahren zur Herstellung von planaren Transistoren mittlerer Leistung unterscheidet sich von dem für hohe oder niedrige Leistung nur in Einzelheiten, auf die sich die Beschreibung der vorliegenden Erfindung nicht bezieht, mit Ausnahme der Form und Größe der Flächenmuster. So lehnt sich die folgende Beschreibung in gleicherweise wie die für planare Transistoren niedriger Leistung hauptsächlich an die Beschreibung des Verfahrens für planare Hochleistungstransistoren an, und die Zeichnungen ig beziehen sich nur auf Masken. Als Ausgangsmaterial dient wieder eine Siliziumscheibe mit η-Leitung, die auf einer Seite oxydiert ist. Eine Schicht von Fotolack wird auf das Siliziumoxyd aufgebracht und durch die in F i g. 24 darge- ao stellte Maske mit ultraviolettem Licht belichtet. Das Hauptmuster besteht aus Reihen und Kolonnen von Quadraten, die den Kollektor-Basis-Übergang der Transistoren ergeben. Zwischen den Reihen sind zwei Arten von Streifen angeordnet, die durchgehend sind, ag wie beim vorhergehenden Beispiel. Die Streifen 33 sind einfache gerade Streifen. Dazwischen sind die Streifen 34 angeordnet (nicht jeder dritte Streifen wie bei den anderen beiden Ausführungsformen), die, wie dargestellt, Ansätze tragen. Das Verfahren wird fortgesetzt, wie dies im ersten Ausführungsbeispiel an Hand der F i g. 3 und 4 beschrieben ist. Dann ist es erforderlich, Löcher in der Oxydschicht zu erzeugen, deren Form durch die in Fig. 25 dar- 3g gestellte Maske bestimmt ist. Diese Maske wird mit dem Muster in der Oxydschicht unter Verwendung der Streifen 35 mit Ansätzen in Übereinstimmung gebracht. Bei dieser Ausführungsform bleibt kein Streifen übrig, der bei diesem Verfahrensschritt kein Loch hat. Ein System von Rechtecks 36 liegt auf den geraden Streifen. Es sind im Vergleich mit der Anzahl der Transistoren bei dieser Ausführungsform mehr Rechtecks vorhanden als bei den anderen Ausführungsformen, weil der Basiswiderstand bei diesem Transistor eine größere Bedeutung hat als bei dem anderen Transistor. Es können deshalb bei dieser empirischen Struktur mehr Informationen pro Scheibe über den Widerstand erhalten werden als bei den an- go deren Ausführungsformen. Die gezahnten Flächen 37 bilden die Emitterzonen der Transistoren. Das Verfahren wird fortgesetzt, wie dies bei der ersten Ausführungsform beschrieben wurde, um eine Scheibe mit Löchern in dem Oxyd zu erzeugen, wie gs dies an Hand von F i g. 6 beschrieben wurde. Von dem Streifensystem 35 mit Ansätzen können mittels der 4-Punkt-Messung, wie dies in F i g. 7 dargestellt ist, entsprechende Werte erhalten werden. Die so erhaltenen Werte für den Oberflächenwiderstand können für den gleichen Zweck verwendet werden wie bei dem ersten Ausführungsbeispiel. Die guten Scheiben werden dann einer zweiten Feststoffdiffusion unterworfen, deren Ergebnis der F i g. 8 entspricht. Es werden wieder nach dem Foto- 6g ätzverfahren Löcher erzeugt unter Verwendung der in F i g. 26 dargestellten Maske. Die verzahnten Flächenteile 38 und 39 dienen zum Freilegen eines Tei- Ies des Emitters und der Basis der Transistoren. Das rechtwinklige Gitter 40 liegt auf der zuvor auf und in dem Silizium gebildeten Struktur und dient zum Ausrichten, wobei es mit den Streifen mit Ansätzen in Übereinstimmung gebracht wird. Das Ergebnis entspricht dem in Fig. 10 dargestellten. Bei diesem Verfahrensschritt sind zwei zusätzliche Streifensysteme zu beachten, verglichen mit drei bei dem ersten Ausführungsbeispiel. Diese zwei Systeme sind auch bei dem ersten Ausführungsbeispiel vorhanden und entsprechen den geraden Streifen, auf denen ein Rechteck angeordnet ist, wie dies in den F i g. 14 und 15 dargestellt ist und den Streifen mit Ansätzen, die den in Fig. 12 und 13 dargestellten entsprechen. Das übrige System, das in Fig. 11 dargestellt ist, ist weggelassen. Die Informationen, die von den zusätzlichen Streifensystemen bei dieser Ausführungsform erhalten werden, werden in gleicher Weise und zum selben Zweck wie bei den analogen Systemen im ersten Ausführungsbeispiel verwendet. Eine Aluminuimschicht von etwa 0,5 μ Dicke wird auf die Oberfläche der guten Scheiben durch Aufdampfen von einem heißen Draht in einem guten Vakuum aufgebracht. Die überflüssige Aluminiumschicht wird von der Oberfläche mittels des Fotoätzverfahrens entfernt, wie dies beim ersten Ausführungsbeispiel beschrieben ist, jedoch wird zum Belichten die in F i g. 27 dargestellte Maske verwendet. Die Übereinstimmung wird bei beiden Streifensystemen unter Verwendung der kleinen Rechtecks 41 erzielt. Die Scheibe wird dann erhitzt, um das Aluminium in bekannter Weise in die Siliziumoberfläche einzulegieren. Die Scheibe wird dann in einzelne Plättchen zerteilt, indem die Oberfläche mit einem scharfen Diamantwerkzeug längs des freiliegenden Siliziumgitters 40 geritzt und dann gebrochen wird. In Fig. 28 ist die gegenseitige Lage der zusätzlichen Muster für diese Ausführungsform dargestellt und kann mit den F i g. 18 und 23 verglichen werden, in denen das gleiche für die anderen Ausführungsformen dargestellt ist. Patentansprüche:
1. Verfahren zum Herstellen von Halbleiteranordnungen in einer Scheibe aus halbleitendem Material durch selektive Diffusion von Störstoffen durch eine Maske mit Öffnungen zum Herstellen einer Reihe von Zonen, die einzelne Halbleiterelemente bilden, dadurch gekennzeichnet, daß gleichzeitig eine weitere Reihe von Zonen erzeugt wird, die ein zusätzliches Muster bilden, das getrennt von den Halbleiteranordnungen vorgesehen ist, und daß das zusätzliche Muster zur Kontrolle des eindiffundierten Störstellenprofils verwendet wird, das die Eigenschaften der erzeugten Halbleiterelemente bestimmt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zusätzliche Muster auch zum Ausrichten der nacheinander aufgebrachten Belichtungsmasken verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zusätzliche Muster zum Zertrennen der Scheibe in einzelne Plättchen verwendet wird.
809 550/359
DE19651268746 1964-02-05 1965-02-03 Verfahren zum herstellen einer vielzahl von planartransistoren Expired DE1268746C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB493164A GB993388A (en) 1964-02-05 1964-02-05 Improvements in or relating to semiconductor devices

Publications (2)

Publication Number Publication Date
DE1268746B true DE1268746B (de) 1968-05-22
DE1268746C2 DE1268746C2 (de) 1976-07-29

Family

ID=9786554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651268746 Expired DE1268746C2 (de) 1964-02-05 1965-02-03 Verfahren zum herstellen einer vielzahl von planartransistoren

Country Status (2)

Country Link
DE (1) DE1268746C2 (de)
GB (1) GB993388A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6715013A (de) * 1967-11-04 1969-05-06
JPS4819113B1 (de) * 1969-08-27 1973-06-11
US4257825A (en) * 1978-08-30 1981-03-24 U.S. Philips Corporation Method of manufacturing semiconductor devices having improvements in device reliability by thermally treating selectively implanted test figures in wafers
DE2949590A1 (de) * 1979-12-10 1981-06-11 Robert Bosch do Brasil, Campinas Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025589A (en) * 1955-11-04 1962-03-20 Fairchild Camera Instr Co Method of manufacturing semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025589A (en) * 1955-11-04 1962-03-20 Fairchild Camera Instr Co Method of manufacturing semiconductor devices

Also Published As

Publication number Publication date
DE1268746C2 (de) 1976-07-29
GB993388A (en) 1965-05-26

Similar Documents

Publication Publication Date Title
DE2934970C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2160450C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3131987A1 (de) "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper"
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1266609B (de) Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1614383A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1934859A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiteranordnungen
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE1178518C2 (de) Verfahren zur Herstellung von Halbleiter-bauelementen
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2147447C3 (de) Halbleiterbauelement
DE1268746C2 (de) Verfahren zum herstellen einer vielzahl von planartransistoren
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2157633B2 (de) Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung
DE2306842B2 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
C2 Grant after previous publication (2nd publication)