DE1178518C2 - Verfahren zur Herstellung von Halbleiter-bauelementen - Google Patents

Verfahren zur Herstellung von Halbleiter-bauelementen

Info

Publication number
DE1178518C2
DE1178518C2 DE1962J0022464 DEJ0022464A DE1178518C2 DE 1178518 C2 DE1178518 C2 DE 1178518C2 DE 1962J0022464 DE1962J0022464 DE 1962J0022464 DE J0022464 A DEJ0022464 A DE J0022464A DE 1178518 C2 DE1178518 C2 DE 1178518C2
Authority
DE
Germany
Prior art keywords
semiconductor
mask
semiconductor crystal
gap
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1962J0022464
Other languages
English (en)
Other versions
DE1178518B (de
Inventor
John Carter Marinace
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1178518B publication Critical patent/DE1178518B/de
Application granted granted Critical
Publication of DE1178518C2 publication Critical patent/DE1178518C2/de
Expired legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/04Pattern deposit, e.g. by using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/026Deposition thru hole in mask
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/944Shadow

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND Internat. Kl.: HOIl
DEUTSCHES
PATENTAMT
PATENTSCHRIFT
Deutsche Kl.: 21g-11/02
Nummer: 1178 518
Aktenzeichen: J 22464 VIII c / 21 g
Anmeldetag: 4. Oktober 1962
Auslegetag: 24. September 1964
Ausgabetag: 26. Mai 1965
Patentschrift stimmt mit der Auslegeschrift überein
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen aus der Gasphase unter Verwendung von Masken.
Bei der Massenherstellung von Halbleiterbauelementen sind dadurch Schwierigkeiten aufgetreten, daß die Bauelemente wegen ihrer sehr kleinen geometrischen Abmessungen schwer zu handhaben sind, z. B. beim Zerschneiden auf die richtige Größe, beim Auslichten der Bauelemente zwecks Anbringung der Elektroden sowie beim Bestücken der Schaltungen mit diesem Baulement. Die Schwierigkeiten sind besonders groß, wenn die Bauelemente in mehreren getrennten Verfahrensschritten hergestellt werden, weil es sehr schwierig ist, genau dieselben Verfahrensschritte auf jedes Bauelement einer Gruppe anzuwenden. Daher haben bei dem obengenannten Vorgehen die elektrischen Größen der Endprodukte große Streuungen. Zur Herabsetzung dieser Streuungen sowie zur Verbesserung der Reproduzierbarkeit sind genaue Messungen und Kontrollen während des Fertigungsprozesses erforderlich.
Es ist bekannt, mehr oder weniger ohne diese unbequemen zusätzlichen Maßnahmen der obengenannten Art für eine größere Menge von Einzelelementen eine gute Reproduzierbarkeit sowie geringere Fertigumgsstreuungen dadurch zu erzielen, daß diese in einem Verfahrensgange aus einem größeren Halbleiterverband hergestellt werden, wobei jedes Einzelelement einem Teilbezirk des Ausgangshalbleiterkörpers entspricht. Insbesondere sind zur Vereinfachung auch Aufdampfverfahren in Verbindung mit maskenartigen Abschirmungsvorrichtungen der Oberfläche der zu bedampfenden Halbleiterkörper angewendet worden. Dies gilt sowohl für gewöhnliche Aufdampfverfahren als auch für die Anwendung von thermischen Zersetzungsreaktionen, die unter dem Namen Disproportionierungsreaktionen bekanntgeworden sind und bei der Herstellung von Halbleiterkörpern mit epitaktisch aufgebrachten Schichten Bedeutung erlangt haben. Bei diesen Verfahren sind durchweg für die Herstellung zweier oder mehrerer Sperrschichten ebenfalls zwei oder mehrere maskenartige Abdeckungen erforderlich.
Eine Verminderung auf nur eine Abdeckung bei zwei Sperrschichten und damit eine entsprechende Vereinfachung der Herstellung von Halbleiterbauelementen ergibt sich nun erfindungsgemäß dadurch, daß beim Abscheiden des Halbleitermaterials zwischen der Maske (3) und dem Halbleiter (1) ein durchgehender enger Spalt gelassen wird, daß ein erstes Halogenid (7) über diese Anordnung geleitet wird und eine Halbleiterschicht mit einem ersten Verfahren zur Herstellung von Halbleiterbauelementen
Patentiert für:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen (Württ), Sindelfinger Str. 49
Als Erfinder benannt:
John Carter Marinace, Yorktown Heights, N.Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 6. Oktober 1961 (143 322)
Leitfähigkeitstyp (z. B. p) in dem Spalt niedergeschlagen wird und daß dann ein zweites Halogenid, das eine Halbleiterschicht des anderen Leitfähigkeitstyps (z. B. ή) erzeugt, über die Anordnung geleitet wird.
Dabei ist es vorteilhaft, wenn an Stelle des engen Spalts Vertiefungen vorgesehen werden, die mit den Löchern der Maske in Verbindung stehen.
Weitere Einzelheiten ergeben sich aus der Beschreibung sowie den Zeichnungen.
Fig. 1 zeigt, wie ein bekanntes Herstellungsverfahren von Halbleiterbauelementen abläuft;
F i g. 2 zeigt eine Seitenansicht einer Anordnung, die bei dem Verfahren nach der Erfindung benutzt werden kann;
F i g. 3 zeigt eine Seitenansicht des Halbleitergebildes, das mit der Anordnung von Fig. 2 erzielt wird; F i g. 4 zeigt eine Seitenansicht eines bevorzugten Maskierungsschemas;
Fig. 5 zeigt eine Matrix aus Bauelementen, die nach dem erfindungsgemäßen Verfahren hergestellt wurden.
In F i g. 1 sind die Verfahrensschritte gezeigt, die bei dem bekannten Verfahren mit Erfolg verwendet worden sind. Bei dem Schritt 1 ist eine Unterlage 1 dargestellt, die z. B. aus einer Germaniumplatte bestehen kann, deren Oberseite mit 2 bezeichnet ist.
Bei dem Schritt 2 ist eine Maske 3 dargestellt, die bei dieser bekannten Technik verwendet wird und auf der Oberseite der Unterlage 1 angeordnet ist. Die
509 573/252
Maske 3, die ζ. B. aus Glas besteht, hat an geeigneten Stellungen Öffnungen 4. Nach Auflegen der Maske 3 auf die Unterlage 1 wird das Abscheiden von Halbleitermaterial aus der Gasphase eingeleitet. Dieser Prozeß ist bereits in der Literatur ausführlich beschrieben worden. Es handelt sich dabei um eine Reaktion, bei der ein Halogen, z. B. Jod, mit einem Halbleitermaterial eine gasförmige Halbleiter-Halogenid-Verbindung bildet. Danach schlägt sich das aus dem Gas durch thermische Zersetzung dieser Verbindung frei werdende Halbleitermaterial epitaktisch auf der Unterlage nieder, die sich in einer Zone mit entsprechend gewählter Temperatur befindet. Bei diesem Prozeß kann verschieden dotiertes Halbleitermaterial nacheinander so aufgebracht werden, daß Zonen mit abwechselnd verschiedenen Leitfähigkeitstypen entstehen, wodurch schließlich, wie im Schritt 3 dargestellt, mehrere getrennte Systeme 5 erhalten werden, die sich oben auf der Unterlage 1 befinden. Diese Systeme können z.B. zwei Zonen des entgegengesetzten Leitfähigkeitstyps enthalten. Da die Systeme 5 monokristalline Erweiterungen der Unterlage 1 sind, ist eine ihrer Elektroden an einen gemeinsamen Punkt angeschlossen, so daß nur ein einziger ohmscher Kontakt zur Unterlage 1 nötig ist. Anschlüsse werden zu den oberen Teilen der einzelnen Systeme hergestellt, um das Bauelement zu vervollständigen.
In der F i g. 2 ist eine Vorrichtung zur Herstellung von Bauelementen durch positives Maskieren dargestellt, d. h. durch Maskieren, das das Aufbringen von Material unter der Maske gestattet und so zum Entstehen eines Gebildes führt, das als positive Form bezeichnet werden kann. Geeignete mechanische Mittel, die aus den Elementen 6 a und 6 b bestehen, werden zweckmäßig verwendet, um die Maske in einer solchen Weise einzustellen, daß ein Spalt in der Größenordnung von 25· 10~3cm zwischen Maske und Halbleiterkörper entsteht. Natürlich können z. B. auch Unterlegscheiben zu diesem Zweck verwendet werden. Das Abscheiden des Halbleitermaterials aus dem Halogenidgas erfolgt jetzt vorzugsweise unter der Maske 3, so daß gemäß F i g. 3 dadurch mehrere getrennte Zonen 8 gebildet werden. Es ist nicht völlig klar, warum das Abscheiden vorzugsweise unter der Maske erfolgt, aber es wird angenommen, daß unter der Maske eine höhere Gel2-Konzentration (z. B. bei Verwendung von Germanium) herrscht und daher die Reaktion dort schneller vor sich geht.
Mit Hilfe der Erfindung wird also die bekannte Technik sehr verfeinert. Diese Verfeinerung kann mit großem Vorteil ausgenutzt werden durch eine in F i g. 4 gezeigte Abänderung, bei der als Maske ein besonders !geformtes Gebilde verwendet wird.
Die Maske 9 gleicht der oben in F i g. 1 gezeigten Maske 3. Auf der Unterseite der Maske 9 sind jedoch Vertiefungen 10 vorgesehen, deren Tiefe etwa 25.· 10~3 cm beträgt. In den Vertiefungen 10 scheidet sich dann Halbleitermaterial ab. Dieses Abscheiden wird fortgesetzt, bis die Vertiefungen ganz mit Halbleitermaterial 12 ausgefüllt sind. Danach wird durch bekannte Verfahren der Leitfähigkeitstyp des aufgebrachten Materials verändert, so daß in unserem Beispiel Material 13 vom Leitfähigkeitstyp η in die Löcher der öffnungen 11 eingebracht wird.
Fig. 5 zeigt abschließend den Aufbau der Matrizen, die gemäß dem erfindungsgemäßen Verfahren hergestellt wurden. Es befinden sich mehrere getrennte Systeme auf der Oberseite der Unterlage 1. In diesem Zusammenhang sei erwähnt, daß für die so hergestellten Bauelemente der Bereich des pn-Übergangs sehr klein ist. Die Bereiche 12 und 13 sind am pn-übergang 14 miteinander verbunden. Da der Teil 12 infolge der Maskierung sehr dünn ist, ist der pn-Übergang'14 sehr klein. Bei der in F i g. 5 gezeigten Anordnung hat die Unterlage einen sehr hohen spezifischen Widerstand und wirkt in diesem Falle als Isolator. Es ist aber klar, daß auch eine Unterlage mit anderem spezifischem Widerstand benutzt werden kann.
Mit Hilfe des erfindungsgemäßen Verfahrens werden also in einfacher Weise gleichzeitig mehrere Bauelemente hergestellt, deren pn-Übergänge sehr klein sind und die so aufgebaut sind, daß sich die elektrischen Leitungen leicht anbringen lassen.

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiterbauelementen mit Zonen unterschiedlichen Leitungstyps durch Abscheiden von Halbleitermaterial aus gasförmigen Halbleiterhalogeniden auf einen Halbleiterkristall mit Hilfe thermischer Zersetzung unter Verwendung von Masken, dadurch gekennzeichnet, daß beim Abscheiden des Halbleitermaterials zwischen der Maske (3) und dem Halbleiterkristall (1) ein durchgehender enger Spalt gelassen wird, daß ein erstes Halogenid (7) über diese Anordnung geleitet und eine Halbleiterschicht der einen Leitfähigkeit (p) in dem Spalt niedergeschlagen wird und daß dann ein zweites Halogenid, welches eine Halbleiterschicht der anderen Leitfähigkeit (n) erzeugt, über die Anordnung geleitet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an Stelle des engen Spaltes zwischen dem Halbleiterkristall und der Maske an der mit dem Halbleiterkristall in Berührung kommenden Fläche Ausnehmungen (10) angebracht werden, welche mit den Löchern (11) der Maske verbunden sind.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Breite des Spaltes oder die Tiefe der Ausnehmungen (10) etwa 25 · IO-3 cm betragen.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkristall (1) einen hohen spezifischen Widerstand besitzt.
In Betracht gezogene Druckschriften:
»IBMTechnical Disclosure Bulletin«, Vol. 3,Nr. 4, September 1960, S. 42;
»Proc. IRE«, 1960, S. 1642/1643.
Hierzu 1 Blatt Zeichnungen
409 6i8/261 9.64 © ßundesdruckerei Berlin
DE1962J0022464 1961-10-06 1962-10-04 Verfahren zur Herstellung von Halbleiter-bauelementen Expired DE1178518C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US143322A US3171761A (en) 1961-10-06 1961-10-06 Particular masking configuration in a vapor deposition process

Publications (2)

Publication Number Publication Date
DE1178518B DE1178518B (de) 1964-09-24
DE1178518C2 true DE1178518C2 (de) 1965-05-26

Family

ID=22503562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962J0022464 Expired DE1178518C2 (de) 1961-10-06 1962-10-04 Verfahren zur Herstellung von Halbleiter-bauelementen

Country Status (5)

Country Link
US (1) US3171761A (de)
DE (1) DE1178518C2 (de)
FR (1) FR1365283A (de)
GB (1) GB989890A (de)
NL (1) NL283619A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3237062A (en) * 1961-10-20 1966-02-22 Westinghouse Electric Corp Monolithic semiconductor devices
GB1001908A (en) * 1962-08-31 1965-08-18 Texas Instruments Inc Semiconductor devices
FR1413980A (fr) * 1963-09-12 1965-10-15 Litton Industries Inc Procédé de fabrication d'éléments à circuit incorporé isolés
US3461003A (en) * 1964-12-14 1969-08-12 Motorola Inc Method of fabricating a semiconductor structure with an electrically isolated region of semiconductor material
DE1286511B (de) * 1964-12-19 1969-01-09 Telefunken Patent Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat
NL133717C (de) * 1965-06-28 1900-01-01
US3460240A (en) * 1965-08-24 1969-08-12 Westinghouse Electric Corp Manufacture of semiconductor solar cells
DE1639581B1 (de) * 1965-10-06 1970-01-15 Telefunken Patent Verfahren zum Herstellen einer Halbleiteranordnung
DE2151346C3 (de) * 1971-10-15 1981-04-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
EP0281335A3 (de) * 1987-02-28 1988-11-09 Canon Kabushiki Kaisha Verfahren zur Herstellung eines Gegenstandes aus Halbleitermaterial
US5985356A (en) * 1994-10-18 1999-11-16 The Regents Of The University Of California Combinatorial synthesis of novel materials
US7767627B1 (en) 1994-10-18 2010-08-03 Symyx Solutions, Inc. Combinatorial synthesis of inorganic or composite materials

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE548791A (de) * 1955-06-20
DE1029941B (de) * 1955-07-13 1958-05-14 Siemens Ag Verfahren zur Herstellung von einkristallinen Halbleiterschichten
US2910634A (en) * 1957-05-31 1959-10-27 Ibm Semiconductor device
NL251614A (de) * 1959-05-28 1900-01-01
US3012902A (en) * 1959-12-08 1961-12-12 Owens Illinois Glass Co Process of reacting a vaporous metal with a glass surface
BE607571A (de) * 1960-09-09

Also Published As

Publication number Publication date
US3171761A (en) 1965-03-02
NL283619A (de)
DE1178518B (de) 1964-09-24
GB989890A (en) 1965-04-22
FR1365283A (fr) 1964-07-03

Similar Documents

Publication Publication Date Title
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE2132652C3 (de) Verfahren zum Herstellen eines Festwertspeichers
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE1178518C2 (de) Verfahren zur Herstellung von Halbleiter-bauelementen
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE1207015B (de) Transistor, insbesondere Unipolartransistor mit einem plattenfoermigen Halbleiterkoerper eines Leitungstyps und Verfahren zum Herstellen
DE2422120C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2357376B2 (de) Mesa-thyristor und verfahren zu seiner herstellung
DE1284519B (de) Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2108850C2 (de) Verfahren zur Befestigung von Zuleitungen an Halbleiterplättchen
DE1464525C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Feldeffekt
DE2259133C3 (de) Verfahren zum Kontaktieren einer Halbleiteranordnung und Anwendung des Verfahrens
DE1293900B (de) Feldeffekt-Halbleiterbauelement
DE1764237C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE1564962C3 (de) Verfahren zur Herstellung einer integrierten Schaltung in einem einkristallinen Halbleiterkörper unter Verwendung eines programmgesteuerten Elektronenstrahls
DE2306842B2 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE2527191B2 (de) Verfahren zur Herstellung eines Thyristors
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2811207A1 (de) Temperaturgradient-zonenschmelzverfahren durch eine oxidschicht