DE1286511B - Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat - Google Patents
Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen SubstratInfo
- Publication number
- DE1286511B DE1286511B DET27666A DET0027666A DE1286511B DE 1286511 B DE1286511 B DE 1286511B DE T27666 A DET27666 A DE T27666A DE T0027666 A DET0027666 A DE T0027666A DE 1286511 B DE1286511 B DE 1286511B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- layer
- semiconductor
- resistance
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- 238000003486 chemical etching Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/007—Autodoping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/4981—Utilizing transitory attached element or associated separate material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/4981—Utilizing transitory attached element or associated separate material
- Y10T29/49812—Temporary protective coating, impregnation, or cast layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Bipolar Transistors (AREA)
Description
1 2
In der Halbleitertechnik benutzt man zur Herstel- Verfahrens sei an Hand der Fig. 1 dargestellt. Ein
lung von Transistoren mit kleinem Kollektorbahn- Halbleiterkörper, der aus einem niederohmigen
widerstand gewöhnlich Halbleiterkörper, die auf Grundkörper 1 mit einem spezifischen Widerstand
einem niederohmigen Substrat mit einem spezifischen von z. B. etwa 5 · 10~3 bis 10~2Qcm — ein solcher
Widerstand von etwa 10~3 bis 5· 10~3 Ω cm eine dünne 5 nicht extrem niederohmiger Grundkörper erlaubt
epitaktische Schicht von gleichem Leitfähigkeitstyp ohne Schwierigkeiten die Abscheidung einwandfreier
und einem spezifischen Widerstand von etwa 1Ω cm Epitaxialschichten — und einer oder mehreren
besitzen. In verschiedenen Fällen ist es jedoch er- höherohmigen Epitaxialschichten 2 besteht, wird mit
wünscht, daß das Substrat noch niederohmiger ist. einer Isolierschicht 3 z. B. durch thermische Oxyda-Dies
ist z. B. bei Schalttransistoren der Fall, bei denen io tion überzogen.
eine Verminderung des Kollektorbahnwiderstandes Anschließend wird auf die Isolierschicht 3 eine
und damit der Sättigungsspannung angestrebt wird, Trägerschicht 4 z. B. aus polykristallinem Halbleiterbesonders
dann, wenn die verwendeten Halbleiter- material, z. B. aus der Gasphase, abgeschieden, wie
körper zum Zweck der Erzielung kleiner Schaltzeiten dies die F i g. 1 a zeigt. Nun wird der Halbleiterköreiner
Golddiffusion unterzogen worden sind, die 15 per 1 von der Unterseite der Anordnung her bis auf
neben der Erhöhung der Ladungstragerrekombina- eine restliche Dicke von etwa 10 bis 30 μ, die vortion
auch eine störende Abnahme der Leitfähigkeit zugsweise größer als die Dicke der höherohmigen
zur Folge hat. Extrem niederohmige Substrate sind Epitaxialschicht ist, abgetragen — in der Fig. la bis
auch erwünscht für Leistungs-, insbesondere Höchst- zur Höhe der gestrichelten Linie — und dann auf die
frequenzleistungstransistoren. 20 abgetragene Fläche eine Schicht 5 aus extrem hoch-
Diese werden meist bei großen Aussteuerungen be- dotiertem Halbleitermaterial, z. B. mit einem spezitrieben
und erfordern zur Herabsetzung der im KoI- fischen Widerstand von etwa 10~3 bis 10~4Ω cm oder
lektorbahngebiet erzeugten Wärme einen kleinen spe- darunter aus der Gasphase niedergeschlagen, wie
zifischen Widerstand des Kollektormaterials. Der dies in der Fig. Ib zu sehen ist. Hierbei ist es unVerwendung
extrem niederohmigen Substratmaterials 25 erheblich, wenn sich die niederohmige Schicht wegen
bei der Herstellung von Halbleiterbauelementen ihrer hohen Dotierung polykristallin abscheidet. Abstehen
jedoch hauptsächlich zwei Gründe entgegen. schließend wird die Trägerschicht 4, die nur der Be-Einmal
ist es bei einem sehr niederohmigen Substrat wahrung der mechanischen Stabilität der Anordinfolge
der Ausdiffusion von Dotierungsatomen aus nung während des Abtragens der Substratschicht
dem Substrat während des Aufwachsprozesses sehr 30 dient, wieder entfernt, z. B. mit Hilfe eines selektiven,
schwierig, auf das Subtrat hochohmige Schichten auf- nur die Trägerschicht 4 und nicht die Isolierschicht 3
wachsen zu lassen. Zum anderen ist im Falle eines angreifenden Ätzmittels, so daß die Abtragung der
sehr hochdotierten Substratmaterials dessen Kristall- Trägerschicht 4 automatisch durch die Isolierschicht 3
gitter gestört, und diese Störungen setzen sich zum begrenzt wird.
Teil in der epitaktisch aufgewachsenen Schicht fort. 35 Die Abtragung des Halbleiterkörpers 1 bis auf eine
Außerdem diffundieren Dotierungsatome auch noch restliche Dicke geschieht z. B. durch chemisches
nach dem Aufwachsen bei den später folgenden Tem- Ätzen, um auf diese Weise Störungen der Kristall-
peraturbehandlungen aus dem niederohmigen Substrat struktur zu vermeiden. Dabei ist es ohne weiteres
in die Schicht hinein. möglich, die eventuell sich ergebende Abrundung
Der Erfindung liegt die Aufgabe zugrunde, ein 40 der abgetragenen Fläche in den geforderten Grenzen
Verfahren zum Herstellen eines Halbleiterkörpers von z. B. etwa 10 μ zu halten. Eine solche Abrundung
mit einem niederohmigen Substrat anzugeben, bei ist ebenso wie ein Fehler in der restlichen Schicht-
dessen Anwendung die oben beschriebenen Nachteile dicke für die elektrischen Eigenschaften der aus dem
vermieden werden. Erfindungsgemäß wird die Auf- Material hergestellten Bauelemente praktisch ohne
gäbe dadurch gelöst, daß ein Halbleiterkörper mit 45 Bedeutung. Soll die Abrundung in kleinen Grenzen
einer Isolierschicht überzogen wird, anschließend auf gehalten werden, ist es aber auch möglich, eine me-
diese Isolierschicht auf einer Seite des Halbleiter- chanische Abtragung einzuschalten, wobei besonders
körpers eine Hilfsträgerschicht abgeschieden wird, hervorzuheben ist, daß eine geringe Störung der
nun der Halbleiterkörper auf der der Hilfsträger- Kristallstruktur bis zu einer Tiefe von etwa 1 bis 2 μ
schicht gegenüberliegenden Seite bis auf eine vorge- 50 bei diesem Verfahren ebenfalls ohne Bedeutung ist,
gebene Dicke abgetragen wird, dann auf die abge- da sie die später herzustellenden Bauelemente nicht
tragene Fläche als niederohmiges Substrat eine Halb- berührt.
lederschicht niedergeschlagen wird, die niederohmiger In einem anderen Ausführungsbeispiel, das in der
ist als der Halbleiterkörper, und daß anschließend die F i g. 2 dargestellt ist, wird ein beispielsweise homo-Hilfsträgerschicht
wieder entfernt wird. Mit Hilfe 55 gener Halbleiterkörper 1 mit einer Isolierschicht 3
des erfindungsgemäßen Verfahrens ist es möglich, und einer Trägerschicht 4 bedeckt, dann der Halbeinen
Halbleiterkörper mit einem niederohmigen leiterkörper 1 bis auf eine restliche vorgegebene
Substrat herzustellen, ohne daß dabei die Eigen- Schichtdicke — in der F i g. 2 a bis zur Höhe der geschaften
der höherohmigen Halbleiterschicht beein- strichelten Linie — abgetragen und auf diese Fläche
trächtigt werden. 60 jetzt wieder eine Halbleiterschicht 5 abgeschieden.
Der Halbleiterkörper und die darauf aufgebrachte Man ist auch in der Lage, die Halbleiterschicht 5 aus
Halbleiterschicht haben vorzugsweise den gleichen mehreren Schichten verschiedener Dotierung auszu-
Leitungstyp. Der Halbleiterkörper kann aus homo- bilden, z. B. aus einer niederohmigen Schicht direkt
genem Material bestehen oder Zonen unterschied- unterhalb der stehengebliebenen Halbleiterschicht 1
licher Leitfähigkeit aufweisen. Im letzten Fall wer- 65 bis zur strichtpunktierten Linie in Fig. 2b und einer
den die Isolierschicht und die Trägerschicht auf die darunter befindlichen, extrem niederohmigen Schicht,
höherohmige Zone aufgebracht. oder es wird z. B. die Dotierung der Schicht durch
Ein Ausführungsbeispiel des erfindungsgemäßen ihre Steuerung im Aufwachsreaktor während des Auf-
wachsprozesses mit einem Profil versehen, welches ζ. B. von erst niederohmigen und dann steigend zu
extrem niederohmigen Bereichen reicht.
Die erwähnten Schichten können entweder Dotierungen entgegengesetzten oder gleichen Leitungstyps
besitzen.
Aus den Ausführungsbeispielen ist ersichtlich, daß alle Arbeitsgänge des erfindungsgemäßen Verfahrens
unkritisch sind. Mit Hilfe des erfindungsgemäßen Verfahrens ist es somit möglich, die Substratleitfähigkeit
eines epitaktischen Halbleiterkörpers bei gleicher oder besserer Qualität der Epitaxialschichten um etwa
eine bis zwei Größenordnungen zu erhöhen, ohne dabei die epitaktischen Halbleiterkörper nennenswert
zu verteuern.
Claims (8)
1. Verfahren zum Herstellen eines Halbleiterkörpers mit einem niederohmigen Substrat, dadurch
gekennzeichnet, daß ein Halbleiterkörper mit einer Isolierschicht überzogen wird, anschließend auf diese Isolierschicht auf
einer Seite des Halbleiterkörpers eine Hilfsträgerschicht abgeschieden wird, nun der Halbleiterkörper
auf der der Hilfsträgerschicht gegenüberliegenden Seite bis auf eine vorgegebene Dicke
abgetragen wird, dann auf die abgetragene Fläche als niederohmiges Substrat eine Halbleiterschicht,
die niederohmiger ist als der Halbleiterkörper niedergeschlagen wird und daß abschließend die
Hilfsträgerschicht wieder entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleiterkörper und eine
Halbleiterschicht mit gleichem Leitungstyp verwendet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Halbleiterkörper mit
Zonen unterschiedlicher Leitfähigkeit verwendet wird und daß die Isolierschicht und die Trägerschicht
auf die höherohmige Zone aufgebracht werden.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Halbleiterkörper aus
homogenem Material verwendet wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß ein Halbleiterkörper aus einem
niederohmigen Grundkörper mit einer oder mehreren, vorzugsweise höherohmigen Epitaxialschichten
verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die auf die
abgetragene Fläche abgeschiedene Halbleiterschicht mit einem Dotierungsprofil oder mehreren
Schichten unterschiedlicher Dotierung versehen wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine auf die
abgetragene Fläche aufgebrachte Halbleiterschicht verwendet wird, die aus hoch- bis extrem hochdotiertem
Halbleitermaterial besteht.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Abtragung des
Halbleiterkörpers durch chemisches Ätzen und die Entfernung der Trägerschicht mit Hilfe eines
selektiven Ätzprozesses vorgenommen wird.
Hierzu 1 Blatt Zeichnungen
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET27666A DE1286511B (de) | 1964-12-19 | 1964-12-19 | Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat |
CH1088865A CH495059A (de) | 1964-12-19 | 1965-08-03 | Verfahren zum Herstellen eines Halbleiterkörpers |
SE10884/65A SE313119B (de) | 1964-12-19 | 1965-08-19 | |
GB46986/65A GB1126338A (en) | 1964-12-19 | 1965-11-05 | A method of producing semiconductor bodies with an extremely low-resistance substrate |
US510547A US3462322A (en) | 1964-12-19 | 1965-11-30 | Method of fabricating electrical devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET27666A DE1286511B (de) | 1964-12-19 | 1964-12-19 | Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1286511B true DE1286511B (de) | 1969-01-09 |
Family
ID=7553648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DET27666A Withdrawn DE1286511B (de) | 1964-12-19 | 1964-12-19 | Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat |
Country Status (5)
Country | Link |
---|---|
US (1) | US3462322A (de) |
CH (1) | CH495059A (de) |
DE (1) | DE1286511B (de) |
GB (1) | GB1126338A (de) |
SE (1) | SE313119B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4321747A (en) * | 1978-05-30 | 1982-03-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of manufacturing a solid-state image sensing device |
US4965173A (en) * | 1982-12-08 | 1990-10-23 | International Rectifier Corporation | Metallizing process and structure for semiconductor devices |
US4663820A (en) * | 1984-06-11 | 1987-05-12 | International Rectifier Corporation | Metallizing process for semiconductor devices |
US4659400A (en) * | 1985-06-27 | 1987-04-21 | General Instrument Corp. | Method for forming high yield epitaxial wafers |
JPH01106466A (ja) * | 1987-10-19 | 1989-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3113156B2 (ja) * | 1994-08-31 | 2000-11-27 | 信越半導体株式会社 | 半導体基板の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2793145A (en) * | 1952-06-13 | 1957-05-21 | Sylvania Electric Prod | Method of forming a junction transistor |
DE1178518B (de) * | 1961-10-06 | 1964-09-24 | Ibm | Verfahren zur Herstellung von Halbleiter-bauelementen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2875141A (en) * | 1954-08-12 | 1959-02-24 | Philco Corp | Method and apparatus for use in forming semiconductive structures |
US2904613A (en) * | 1957-08-26 | 1959-09-15 | Hoffman Electronics Corp | Large area solar energy converter and method for making the same |
US3256587A (en) * | 1962-03-23 | 1966-06-21 | Solid State Products Inc | Method of making vertically and horizontally integrated microcircuitry |
US3300832A (en) * | 1963-06-28 | 1967-01-31 | Rca Corp | Method of making composite insulatorsemiconductor wafer |
US3290753A (en) * | 1963-08-19 | 1966-12-13 | Bell Telephone Labor Inc | Method of making semiconductor integrated circuit elements |
US3326729A (en) * | 1963-08-20 | 1967-06-20 | Hughes Aircraft Co | Epitaxial method for the production of microcircuit components |
-
1964
- 1964-12-19 DE DET27666A patent/DE1286511B/de not_active Withdrawn
-
1965
- 1965-08-03 CH CH1088865A patent/CH495059A/de unknown
- 1965-08-19 SE SE10884/65A patent/SE313119B/xx unknown
- 1965-11-05 GB GB46986/65A patent/GB1126338A/en not_active Expired
- 1965-11-30 US US510547A patent/US3462322A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2793145A (en) * | 1952-06-13 | 1957-05-21 | Sylvania Electric Prod | Method of forming a junction transistor |
DE1178518B (de) * | 1961-10-06 | 1964-09-24 | Ibm | Verfahren zur Herstellung von Halbleiter-bauelementen |
Also Published As
Publication number | Publication date |
---|---|
SE313119B (de) | 1969-08-04 |
CH495059A (de) | 1970-08-15 |
US3462322A (en) | 1969-08-19 |
GB1126338A (en) | 1968-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1933731C3 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung | |
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE1196296B (de) | Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE1289191B (de) | ||
DE1246890B (de) | Diffusionsverfahren zum Herstellen eines Halbleiterbauelements | |
DE1764378C3 (de) | Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung | |
DE1544324B2 (de) | Verfahren zum niederschlagen einer epitaktischen halbleiter schicht vorbestimmter dicke | |
DE2002810C3 (de) | Halbleiterdiode zum Erzeugen oder Verstarken von Mikrowellen und Verfahren zu ihrem Betrieb | |
DE2823973A1 (de) | Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter | |
DE1221363B (de) | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen | |
DE1286511B (de) | Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat | |
DE1514335B1 (de) | Flaechentransistor | |
DE1917058B2 (de) | Halbleiterbauelement mit schottky- sperrschicht | |
DE2940975T1 (de) | ||
DE1764237C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1293900B (de) | Feldeffekt-Halbleiterbauelement | |
DE1280416B (de) | Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten | |
DE1965408C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
DE1102287B (de) | Verfahren zur Herstellung von scharfen pn-UEbergaengen in Halbleiterkoerpern von Halbleiter-anordnungen durch Zusammenschmelzen einer p-leitenden Zone mit einer n-leitenden Zone in einem Erhitzungs-prozess | |
DE1912931C3 (de) | Halbleiterbauelement | |
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
DE2209534A1 (de) | Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung | |
DE1911335A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1292758B (de) | Elektrisches Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E771 | Valid patent as to the heymanns-index 1977, willingness to grant licences | ||
EHJ | Ceased/non-payment of the annual fee |