DE1544324B2 - Verfahren zum niederschlagen einer epitaktischen halbleiter schicht vorbestimmter dicke - Google Patents
Verfahren zum niederschlagen einer epitaktischen halbleiter schicht vorbestimmter dickeInfo
- Publication number
- DE1544324B2 DE1544324B2 DE19661544324 DE1544324A DE1544324B2 DE 1544324 B2 DE1544324 B2 DE 1544324B2 DE 19661544324 DE19661544324 DE 19661544324 DE 1544324 A DE1544324 A DE 1544324A DE 1544324 B2 DE1544324 B2 DE 1544324B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- thickness
- epitaxial
- oxide
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000151 deposition Methods 0.000 title claims description 8
- 230000008569 process Effects 0.000 title description 4
- 239000000463 material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
- H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Element Separation (AREA)
Description
1 2
Verfahren zum Niederschlagen einer epitaktischen Sperrschichtbreite. Das hochohmige Material macht
Halbleiterschicht vorbestimmter Dicke auf Teilen der die Übergangskapazität pro Flächeneinheit sehr geOberfläche
eines monokristallinen Halbleitersubstrats, ring. Wenn die Dicke des epitaktischen Materials 14
dessen nicht mit dem Halbleitermaterial zu beschich- geringer ist als die Sperrschichtbreite, erstreckt sich
tende Teile mit einer Oxidmaske bedeckt sind, wo- 5 die Sperrschicht bis zur Oberfläche des niederohmigen
bei vor dem Niederschlagen der Halbleiterscbicht Substrats 16. Das hat einen Serienwiderstand für das
eine Oxidschicht auf dem Substrat abgeschieden und epitaktische Material von nahezu Null zur Folge,
von dieser die für das Niederschlagen von Halbleiter- Wenn femer die Dicke der epitaktischen Schicht 14
material vorgesehenen Teile der Oberfläche entfernt geringer ist als die normale Sperrschichtbreite, ist die
werden, sind bekannt. io effektive Sperrschichtbreite gleich der Dicke des
Dabei ist es jedoch nicht möglich, die Dicke der epitaktischen Materials. Die Kapazitäts-Spannungs-
epitaktischen Schicht während ihrer Bildung genau Kurve bleibt dann im wesentlichen flach, bis die
zu bestimmen und einzuhalten. Dieser Nachteil wird Durchlaßspannung an der Diode hoch genug ist, um
insbesondere bei extrem dünnen Schichten offen- die natürliche Sperrschichtbreite auf einen kleineren
kundig, da es bei dickeren Schichten nicht von so 15 Wert als die Dicke des epitaktischen Materials zu
großer Bedeutung ist, extrem genaue Schichtdicken reduzieren. Da das epitaktische Material 14 sehr
zu erhalten. dünn ist, erfolgt während des epkaktischen Wachs-
Die Dicke einer auf einem Substrat gebildeten turns eine gewisse Selbstdotierung aus dem Material
epitaktischen Schicht kann bei diesem Verfahren des Substrats. Das setzt den Widerstand des epitak-
aber dann genau bestimmt werden, wenn erfindungs- 20 tischen Materials herab und bedingt eine obere
gemäß die Oxidschicht mit vorbestimmter Dicke ab- Grenze des erzielbaren Widerstands des epitaktischen
geschieden wird und die Dicke der sich bildenden Materials.
epitaktischen Halbleiterschicht beim Niederschlagen Bei Herstellung der Diode 10 unter Anwendung
mit der vorher absolut gemessenen Dicke der die des erfindungsgemäßen Verfahrens wird auf dem
freien Substratflächen begrenzenden Oxidschicht ver- 25 niederohmigen, einkristallinen N-leitenden Halbglichen
und damit bestimmt wird. leitersubstrat 16 ein Oxidfilm gebildet. Das Oxid läßt
Der wesentliche Vorteil dieses Verfahrens besteht man vorzugsweise thermisch wachsen, obwohl auch
darin, daß sich die Vergleichsmessung viel einfacher andere Arten von Oxiden gegebenenfalls verwendet
als eine Absolutmessung durchführen läßt. Mit dem werden oder nötig sein können, um vorhergehende
erfindungsgemäßen Verfahren können somit auch 30 Diffusionen oder eine andere Struktur zu schützen,
extrem dünne Schichten hergestellt werden, deren In den meisten Fällen kann jedoch ein thermisch
Dicke genau bestimmt werden kann. Dies ermöglicht erzeugtes Oxid verwendet werden, da die bei den
dann die Herstellung von Bauelementen, die zur hohen Temperaturen erfolgende erneute Störstoff-Erzielung
optimaler Betriebseigenschaften extrem verteilung das spätere Verhalten der Vorrichtung
dünne epitaktische Schichten enthalten müssen. 35 nicht beeinflußt und daher unwichtig ist. Die Dicke
Ausführungsbeispiele der Erfindung sind in der des Oxidfilms wird etwa gleich der gewünschten
Zeichnung dargestellt. Darin zeigt Dicke des epitaktischen Stifts 14 gewählt, und die
Fig. 1 eine vergrößerte, leicht schematisierte Dicke kann innerhalb viel engerer Fehlergrenzen, als
Schnittansicht einer unter Anwendung des erfin- sie erforderlich sind, nach die Vorrichtung nicht an-
dungsgemäßen Verfahrens hergestellten Diode, 40 greifenden Methoden genau bestimmt werden. So
Fig. 2 eine vergrößerte, leicht schematisierte kann z.B. die Dicke der Oxidschicht durch visuelle
perspektivische Darstellung, welche einen Schnitt des Beobachtung der Farbe auf etwa ±100 A bestimmt
erfindungsgemäßen Verfahrens zur Herstellung einer werden; auf einige wenige Angström kann sie unter
Diode von F i g. 1 erläutert. Anwendung üblicher Interferometermethoden bein F i g. 1 der Zeichnung ist eine allgemein als 45 stimmt werden. Wichtig ist, daß der Oxidfilm auf
Schottky-Diode bezeichnete, gemäß der Erfindung diese Weise ohne Beschädigung des Oxids gemessen
hergestellte Metall-Halbleiterdiode mit dem Bezugs- werden kann, so daß die Dicke in einem Zwischenzeichen
10 versehen. Der gleichrichtende Übergang stadium bei der Herstellung der Vorrichtung überist
zwischen einem Metallfilm 12 und einem hoch- wacht werden kann.
ohmigen, N-leitenden epitaktischen Stift 14 gebildet. 50 Dann wird der Oxidfilm in Form eines Musters
Der Metallfilm 12 dient als verbreiterter Anoden- gebracht, wie dies in Fig. 2 dargestellt ist, wobei
kontakt. Die epitaktische Schicht 14 ist auf einem übliche photolithographische Methoden zur Enteinkristallinen,
verhältnismäßig niederohmigem Sub- fernung des Oxidfilms und Freilegung des Substrats
strat 16 gewachsen, und ein zweiter Metallfilm 18 auf 16 an den vorherbestimmten Stellen, an welchen die
der gegenüberliegenden Seite des Substrats 16 dient 55 epitaktische Schicht oder die Schicht 14 niederals
Kathodenkontakt. Ein thermisch gewachsender geschlagen werden soll, angewendet werden. Wichtig
Oxidfilm 20 ergibt die Randisolierung für die epitak- ist, daß alles überschüssige Oxid entfernt wird, mit
tische Schicht 14 und dient außerdem, wie nach- Ausnahme des zur Umgrenzung der Fläche, in welstehend
beschrieben, als Markierung für ein epitak- eher die epitaktische Schicht niedergeschlagen wertisches
Wachstum; ein verhältnismäßig dicker, nieder- 60 den soll, erforderlichen und des zur Verhinderung
geschlagener Oxidfilm 22 verstärkt die Trennung eines Kurzschlusses der aktiven Zonen der Vorrichzwischen
dem niederohmigen Substrat und dem tung nötigen Oxids.
Anodenmetallfilm 12 und verringert so die Streu- Alsdann wird auf der freigelegten Oberfläche des
kapazität der Diode. Halbleitersubstrats 16 hochohmiges, N-leitendes
Die die Kathode bildende epitaktische Schicht 14 65 Material epitaktisch wachsen gelassen. Das in der
besteht aus hochohmigem Material und besitzt eine von den zentralen Öffnungen 24 begrenzten Fläche
genau kontrollierte Dicke, welche gleich oder geringer aufgewachsene epitaktische Material bildet die Schicht
%{( als die für den jeweiligen Widerstand berechnete 14. Das auf der übrigen freiliegenden Oberfläche des
Substrats 16 gewachsene überschüssige epitaktische Material 26 spielt für die Funktion der Halbleitervorrichtung
keine Rolle. Nach Niederschlagung der epitaktischen Schicht kann die Dicke der Schicht 14
mit üblichen mechanischen Profiliervorrichtungen geprüft werden. Das Profil zeigt, bis auf 1 Mikron
oder weniger, genau die Dicke der epitaktischen Schicht relativ zur Dicke der als Bezugsmarke dienen-Oxidschicht
20 an.
Zur Fertigstellung der Diode wird noch die Oxidschicht 22 nach einem beliebigen üblichen Niedertemperaturverfahren
auf das Substrat aufgebracht, nach üblichen photolithographischen und Ätzmethoden
in der Oxidschicht über der Schicht 14 eine Öffnung gebildet und schließlich auf das ganze Substrat
eine Metallschicht aufgebracht, welcher die Form des Kontakts 12 gegeben wird.
Nach der vorstehend beschriebenen Methode wurden der F i g. 1 entsprechende Dioden hergestellt,
in welchen die epitaktischen Schichten 14 etwa 0,020 ao bis etwa 0,024 mil dick waren und einen Durchmesser
von etwa 1,0 mil aufwiesen; der Durchmesser des kreisförmigen Oxidrings 20 betrug etwa 10,0 mil,
und die niedergeschlagenen Oxidfilme 22 waren etwa 8000 Ä dick, was eine Gesamtoxiddicke von etwa
13 000 A ergibt. Der Durchmesser des Übergangs zwischen dem Metall 12 und der epitaktischen Schicht
14, d. h. der Durchmesser des in die niedergeschlagene Oxidschicht 22 eingeschnittenen Loch betrug
etwas weniger als 1,0 mil. Die Dioden wurden in Packungen mit einer Kapazität von etwa 0,16 pF
getestet. Unter Verwendung dieser Packungen erhielt man die folgenden typischen Parameter der Vorrichtung:
Durchlaßspannung bei 10 mA .. —0,85 V
Sperrspannung bei 10 μΑ ~11 V
Gesamtkapazität bei einer Vorspannung Null bei 1 MHz ~0,35 pF
Serienwiderstand ~ 17 Ohm
Zieht man die Kapazität der Packung ab, so verbleibt eine gesamte Übergangskapazität von etwa
35
40 0,19 pF. Der Serien widerstand war höher als erwartet,
ebenso die Kapazität bei einer Vorspannung Null; die höheren Werte können jedoch durch den Selbstdotierungseffekt
erklärt werden. Die Vorrichtungen wurden mit einem epitaktischen Material mit einem
Widerstand von etwa 3,0 Ohm-cm gebaut, so daß die Sperrschichten etwa 0,02 mil betrugen. Ein niderohmigeres
Material würde eine schmälere Sperrschicht ergeben, so daß man eine höhere Kapazität
pro Flächeneinheit und einen höheren Serienwiderstand erhalten würde. Infolge mechanischer Probleme
läßt sich der Widerstand von sehr dünnen epitaktischem Material nur sehr schwer messen, so daß der
spezifische Widerstand aus den Parametern der Vorrichtung zurückberechnet werden muß. Führt man
diese Berechnung durch, beträgt der spezifische Widerstand des epitaktischen Materials entsprechend
der beobachteten Kapazität und dem Widerstand etwa 0,1 bis 0,5 Ohm-cm.
Nach der vorstehenden Technik wurden auch Mikrowellen-Mischschaltungsdioden^ybridenmischschaltungen,
integrierte Schaltungen und Transistoren
hergestellt.
Claims (1)
- Patentanspruch:Verfahren zum Niederschlagen einer epitaktischen Halbleiterschicht vorbestimmter Dicke auf Teilen der Oberfläche eines monokristallinen Halbleitersubstrats, dessen nicht mit dem Halbleitermaterial zu beschichtende Teile mit einer Oxidmaske bedeckt sind, wobei vor dem Niederschlagen der Halbleiterschicht eine Oxidschicht auf dem Substrat abgeschieden und von dieser die für das Niederschlagen von Halbleitermaterial vorgesehenen Teile der Oberfläche entfernt werden, dadurch gekennzeichnet, daß die Oxidschicht mit vorbestimmter Dicke abgeschieden wird und daß die Dicke der sich bildenden epitaktischen Halbleiterschicht beim Niederschlagen mit der vorher absolut gemessenen Dicke der die freien Substratflächen begrenzenden Oxidschicht verglichen und damit bestimmt wird.Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US47045665A | 1965-07-08 | 1965-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1544324A1 DE1544324A1 (de) | 1970-12-17 |
| DE1544324B2 true DE1544324B2 (de) | 1971-07-22 |
Family
ID=23867698
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19661544324 Pending DE1544324B2 (de) | 1965-07-08 | 1966-07-08 | Verfahren zum niederschlagen einer epitaktischen halbleiter schicht vorbestimmter dicke |
| DE19661794320 Pending DE1794320A1 (de) | 1965-07-08 | 1966-07-08 | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer selektiv auf einem halbleitenden Substrat niedergeschlagenen,epitaktischen Schicht |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19661794320 Pending DE1794320A1 (de) | 1965-07-08 | 1966-07-08 | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer selektiv auf einem halbleitenden Substrat niedergeschlagenen,epitaktischen Schicht |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3615929A (de) |
| JP (4) | JPS4942837B1 (de) |
| DE (2) | DE1544324B2 (de) |
| GB (2) | GB1154891A (de) |
| SE (1) | SE327014B (de) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3804681A (en) * | 1967-04-18 | 1974-04-16 | Ibm | Method for making a schottky-barrier field effect transistor |
| GB1250020A (en) * | 1967-12-27 | 1971-10-20 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| USRE28653E (en) * | 1968-04-23 | 1975-12-16 | Method of fabricating semiconductor devices | |
| US3614560A (en) * | 1969-12-30 | 1971-10-19 | Ibm | Improved surface barrier transistor |
| NL170902C (nl) * | 1970-07-10 | 1983-01-03 | Philips Nv | Halfgeleiderinrichting, in het bijzonder monolithische geintegreerde halfgeleiderschakeling. |
| US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
| US3753774A (en) * | 1971-04-05 | 1973-08-21 | Rca Corp | Method for making an intermetallic contact to a semiconductor device |
| US4965652A (en) * | 1971-06-07 | 1990-10-23 | International Business Machines Corporation | Dielectric isolation for high density semiconductor devices |
| US3877051A (en) * | 1972-10-18 | 1975-04-08 | Ibm | Multilayer insulation integrated circuit structure |
| US3959812A (en) * | 1973-02-26 | 1976-05-25 | Hitachi, Ltd. | High-voltage semiconductor integrated circuit |
| US3981072A (en) * | 1973-05-25 | 1976-09-21 | Trw Inc. | Bipolar transistor construction method |
| US3971057A (en) * | 1973-08-21 | 1976-07-20 | The United States Of America As Represented By The Secretary Of The Navy | Lateral photodetector of improved sensitivity |
| US3886580A (en) * | 1973-10-09 | 1975-05-27 | Cutler Hammer Inc | Tantalum-gallium arsenide schottky barrier semiconductor device |
| US3988823A (en) * | 1974-08-26 | 1976-11-02 | Hughes Aircraft Company | Method for fabrication of multilayer interconnected microelectronic devices having small vias therein |
| GB1573309A (en) * | 1976-03-24 | 1980-08-20 | Mullard Ltd | Semiconductor devices and their manufacture |
| US4075650A (en) * | 1976-04-09 | 1978-02-21 | Cutler-Hammer, Inc. | Millimeter wave semiconductor device |
| JPH0697522A (ja) * | 1990-11-30 | 1994-04-08 | Internatl Business Mach Corp <Ibm> | 超伝導材料の薄膜の製造方法 |
| US6750091B1 (en) | 1996-03-01 | 2004-06-15 | Micron Technology | Diode formation method |
| FR2815472B1 (fr) * | 2000-10-13 | 2003-03-21 | St Microelectronics Sa | Diac planar |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3105159A (en) * | 1961-08-16 | 1963-09-24 | Rca Corp | Pulse circuits |
| US3463975A (en) * | 1964-12-31 | 1969-08-26 | Texas Instruments Inc | Unitary semiconductor high speed switching device utilizing a barrier diode |
-
1965
- 1965-07-08 US US470456A patent/US3615929A/en not_active Expired - Lifetime
-
1966
- 1966-07-06 GB GB30365/66A patent/GB1154891A/en not_active Expired
- 1966-07-06 GB GB56041/68A patent/GB1154892A/en not_active Expired
- 1966-07-08 DE DE19661544324 patent/DE1544324B2/de active Pending
- 1966-07-08 DE DE19661794320 patent/DE1794320A1/de active Pending
- 1966-07-08 SE SE09410/66A patent/SE327014B/xx unknown
-
1974
- 1974-02-22 JP JP49021336A patent/JPS4942837B1/ja active Pending
- 1974-02-22 JP JP49021334A patent/JPS4942835B1/ja active Pending
- 1974-02-22 JP JP49021335A patent/JPS4942836B1/ja active Pending
-
1976
- 1976-02-07 JP JP51012742A patent/JPS5149194B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| SE327014B (de) | 1970-08-10 |
| JPS4942835B1 (de) | 1974-11-16 |
| JPS4942836B1 (de) | 1974-11-16 |
| JPS4942837B1 (de) | 1974-11-16 |
| DE1544324A1 (de) | 1970-12-17 |
| GB1154891A (en) | 1969-06-11 |
| JPS5149194B1 (de) | 1976-12-24 |
| GB1154892A (en) | 1969-06-11 |
| DE1794320A1 (de) | 1971-10-07 |
| US3615929A (en) | 1971-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1544324B2 (de) | Verfahren zum niederschlagen einer epitaktischen halbleiter schicht vorbestimmter dicke | |
| DE1933731C3 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung | |
| DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
| DE2655341C2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung | |
| DE1196296B (de) | Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung | |
| DE2841467A1 (de) | Programmierbare festwertspeicherzelle | |
| DE2732184A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2120388A1 (de) | Verbindungshalbleitervorrichtung | |
| DE1266406B (de) | Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen | |
| DE1514915C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE3109074C2 (de) | ||
| DE2336908C3 (de) | Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung | |
| DE2854994C2 (de) | Halbleiteranordnung mit einem Transistor und einem mit dem Basisgebiet des Transistors verbundenen Widerstand | |
| DE2649738C2 (de) | Halbleiterbauelement | |
| DE4240565A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung | |
| DE3932277C2 (de) | ||
| DE3234925C2 (de) | ||
| DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
| DE1805261A1 (de) | Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben | |
| DE2947291A1 (de) | Verbindungshalbleiter-hall-effekt-element | |
| DE3003911A1 (de) | Halbleiteranordnung | |
| DE2245368A1 (de) | Halbleitertechnisches herstellungsverfahren | |
| DE2263075A1 (de) | Monolithische integrierte halbleiteranordnung |