DE2949590A1 - Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor - Google Patents

Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor

Info

Publication number
DE2949590A1
DE2949590A1 DE19792949590 DE2949590A DE2949590A1 DE 2949590 A1 DE2949590 A1 DE 2949590A1 DE 19792949590 DE19792949590 DE 19792949590 DE 2949590 A DE2949590 A DE 2949590A DE 2949590 A1 DE2949590 A1 DE 2949590A1
Authority
DE
Germany
Prior art keywords
transistor
emitter
base
test
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792949590
Other languages
English (en)
Other versions
DE2949590C2 (de
Inventor
Dipl.-Phys. Dr. Hans 7410 Reutlingen Linstedt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch Ltda
Original Assignee
Robert Bosch do Brasil Ltda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch do Brasil Ltda filed Critical Robert Bosch do Brasil Ltda
Priority to DE19792949590 priority Critical patent/DE2949590A1/de
Publication of DE2949590A1 publication Critical patent/DE2949590A1/de
Application granted granted Critical
Publication of DE2949590C2 publication Critical patent/DE2949590C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

  • Verfahren zur Vormessung von llochstromparametern bei
  • Leistungstransistoren und hierzu geeigneterLeistungstransistor Stand der Technik Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs und einem zur Durchführung dieses Verfahrens geeigneten Leistungstransistor nach der Gattung des ersten Vorrichtungsanspruchs. Es ist bekannt, bei Leistungstransistoren, die nach dem Planarverfahren hergestellt sind, diese noch auf der Halbleiterscheibe einem sogenannten Vormessen zu unterwerfen.
  • Dies ist deshalb möglich, weil sich auf der noch unzerteilten Scheibe nach den Diffusions- und Metallisierungsschritten bis auf den zunächst noch gemeinsamen Kollektoranschluß fertige, jedoch völlig getrennte Transistoren befinden, so daß jeder dieser Transistoren zur Erzielung einer hohen Endmeßausbeute (nach dem Ritzen, Brechen, Markieren und Verkappen) entsprechend seinen Leistungsdaten in bestimmte Kategorien eingeordnet und gekennzeichnet oder verworfen werden kann.
  • Diese genaue Vormessung jedes Transistors bzw. jedes Leistungstransistors noch auf der Scheibe ist jedoch bezüglich der sogenannten ilochstromparameter (beispielsweise der Sättigungsspannung bei hohen Strömen) ausgeschlossen, und zwar wegen der beim Vormessen nur begrenzten Möglichkeit der, beispielsweise von einer Meßapparatur oder auch einem Meßautomaten herrührenden Meßsonden oder Nadeln, hohe Ströme zu führen, wegen der begrenzten Stromkapazität des Meßautomaten, wegen der nicht kontrollierbaren Ubergangswiderstände an der Scheibenauflage bei solchen hohen Strömen und überhaupt wegen der Unmöglichkeit, bei diesen sehr schnellen Vormeßvorgängen im getakteten Ablauf die erforderlichen hohen Ströme zu schalten und zuzuführen, ganz abgesehen davon, daß die Meßsonden oder Nadeln selbst sehr schnell beschädigt werden würden, da hier Ströme in der Größenordnung von 30 Ampere, je nach Leistungstyp auch mehr oder weniger, zu beherrschen sind.
  • Im Prinzip besteht zwar die Möglichkeit, durch entsprechende Verfahrensvorschriften (z. B. bezüglich des Grundmaterials, der Scheibendicke) und durch die Auswartung bestimmter Vormeßparameter (z. B. der Verstärkung) Aussagen bezüglich der lioc;;stromparameter zu machen, diese sind jedoch nur bedingt gültig, so daß stets ein gewisser, wenn auch geringer Prozentsatz der Elemente bei der Endmessung die vorgeschriebenen Hochstromwerte nicht erreicht, was zumindest unnötige Montagekosten verursacht.
  • Es besteht daher Bedarf nach einer Möglichkeit, noch auf der Scheibe befindliche Leistungstransistoren auch bezüglich ihrer Hochstromparameter zu erfassen und darüber einwandfrei auswertbare und gültige Aussagen machen zu können.
  • In der IC-Technik sind Testmuster in der Weise bekannt, daß auf der Haibleiterscheibe (Si-Scheibe) bestimmte Elemente wegfallen und an ihrer Stelle ein Testmuster eingeblendet wird. Hierdurch kann aber nur die Scheibe als Ganzes, nicht jedes Element einzeln getestet werden, so daß als Ergebnis eines solchen Testes auch nur die Scheibe ila ganzen verworfen werden muß oder als brauchbar bezeichnet werden kann, nicht die einzelnen Elemente.
  • Bekannt ist weiterhin aus der DE-AS 22 01 833 die lierstellung mehrerer Transistoren aus einer halbleiterscheibe eines bestimmten Leitungstyps. Hierbei wird jeweils ein Teil der Basisschicht durch ein ringförmiges Gebilde isoliert, welches zusammen mit den Emittergebieten in die Basisschicht eindiffundiert wird. Es wird dann noch vor der Metallisierung und dem Zerteilen der Scheibe der elektrische Flächenwiderstand der p-leitenden Basisschicht zwischen dem Emitter und der Kollektorschicht dadurch gemessen, daß Stromund Spannungsmessungen durchgeführt werden zwischen dem von dem kreisförmigen Gebilde isolierten Teil der Basisschicht und einem Punkt der Basisschicht außerhalb dieses ringförmigen Bereichs. ist dann der elektrische Flächenwiderstand der Basis, von dem die Eigenschaften der hergestellten Transistoren abhängen, zwischen den Emittern und der Kollektorschicht zu niedrig, dann kann die Scheibe erneut in den Ofen gebracht werden, so daß die Emitter solange rediffundiert werden, bis der gewünschte elektrische Flächenwiderstand erreicht ist. Es werden bei diesem bekannten System also Flächenwiderstände von Basisbereichen überprüft, nicht jedoch echte Transistordaten an dif fundierten Transistorscheiben. Dabei ist noch wesentlich, daß bei diesem bekannten Verfahren für die einzelnen Transistoren keine getrennten t1asisgebiete vorhanden sind; der Basisbereich geht ohne Benutzung von Degrenzunjsmasken über die ganze Scheibenfläche.
  • zeigen dieses durchgehenden Basisbereichs ist eine Vermessung der einzelnen Transistoren auf der Scheibe vor dem Trennen nicht möglich, tatsächlich werden die zusätzlichen kreisförmigen Gebilde, die Emitterbereiche darstellen können, auch nicht direkt zur Messung von Parametern benutzt, sondern sind Isolierbereiche. Die bei dieser Veröffentlichung vorgenommene Messung des Basisquerwiderstand gibt allenfalls eine Ersatzniöglichkeit über eine vorher geprüfte Korrelation zwischen Basiswiderstand und beispielsweise der Verstärkung an, soweit diese nicht durch noch andere Parameter, wie z.B.
  • Trägerlebensdauer, bestimmt wird, so daß maximal eine Voraussage über die am Haupttransistor zu erwartende Verstärkung emacht werden kann. Mit Hochstromparametern beschäftigt sich das System dieser DE-AS 22 01 833 nicht.
  • Bekannt ist schließlich aus der GB-PS 993 388, zusätzlich zu den gewünschten Bauwlementen auf der Scheibe in vollständig planar Technik Eli.fstransistoren zu erstellen, die eine eigene Basis und eigene Emitterbereiche haben. Es ergeben sich so Hilfstransiltoren, und es ist erforderlich, neben dem Emitterkontaktfteck einen zusätzlichen, vom Basisbercich des Haupttransistor; getrennten Basiskontaktfleck vorzusehen.
  • Entscheidend ist ab,>r, daß ein solcher kleiner I1ilfstransistor dem Haupttransistor allenfalls benachbart, aber nicht in diesem enthalten ist. Dadurch entfällt jedoch die Möglichkeit eines direkten Datenvergleichs mit dem Haupttransistor, da lokale Ungleichmäßigkeiten, die durch die Herstellungsprozesse auf der Scheibe auftreten können, zu Unterschieden in den Daten von Haupt- und Hilfstransistor führen. Gerade die Messung von Hochstromparametern ist dann auf diese Weise nicht möglich, da das Vormessen des Hilfstransistors keine eindeutige Korrelierung zwischen an diesem Hilfstransistor gemessenen llochstromwerten mit denen des Haupttransistors zuläßt.
  • Vorteile der Erfindung Das erfindungsgemäße Verfahren zur Vormessung von Hochstromparametern mit den kennzeichnenden Merkmalen des llauptanspruchs bzw. der erfindungsgemäße Transistor mit den kennzeichnenden Merkmalen des ersten Vorrichtungsanspruchs haben gegenüber der Testmuster-Technik den Vorteil, daß auch die Iiochstromparameterder einzelnen Leistu?#9' transistoren noch auf der Scheibe und in Verbindung mit dem Vormeavorgang geprüft und mit erheblicher Präzision festgestellt werden können, so daß es möglich ist, Fertigungstrends schon beim Vormessen und nicht erst beim Endmessen nach dem Ritzen, Brechen, Markieren und Verkappen sowie dem Montieren des Leistungstransistors zu erfassen. Außerdem ist vorteilhaft, daß sich so, beispielsweise durch unterschiedliches Einfärben (Inken) Selektionen der auf der Si-Scheibe befindlichen Leistungstransistoren nach ihren Hochstromparametern durchführen lassen, um den Einbau in unterschiedliche Gehäuse vornehmen zu können. Eine sonst übliche Familienbildung beim Endmessen setzt gleiche Gehäuse voraus.
  • Vorteilhaft ist weiterhin, daß nur solche Transistor-Kristalle gelagert zu werden brauchen, die später nach der Montage gute Hochstromwerte ergeben, so daß sich eine der Unsicherheiten einer Kristallagerung eliminieren läßt. BEi solchen Transistorkristallen, die zwar intakt sind, aber ungenügende Hochs trome igenschaf ten haben, kann dann von einer Montage abgesehen werden. Dieser Vorteil ist insbesondere wesentlich bei sehr aufwendigen Montagearten, z. B. Hybrid-Anordnungen.
  • Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der Erfindung möglich. Besonders vorteilhaft ist, daß durch die Gewinnung einer empirischen Korrelation zwischen den Testtransistor-Parametern auf der Scheibe zu den Hochstromparametern bei auf einem Sockel montiertem Transistor eine für alle weiteren Vormessungen gültige Voraussage über das Hochstromverhalten von mittels des Testemitters überprüften Tiansistoren gemacht werden kann.
  • Besonders vorteilhaft ist Es schließlich bei vorliegender Erfindung allgemein, daß die Testemitterstrukturen jeweils innerhalb der einzelnen Transistoren angebracht sind, ueber welche eine Aussage gemacht werden soll, um unmittelbar zur Vorausbestimmang von Parametern an den zugehörigen Transistoren benutzt zu werden. Infolge der auch für die Basishersteiiuny benutzten,photolithographischen Prozesse ist bei vorliegender Erfindung auch die Begrenzung der Basisgebiete möglich, wodurch sich bereits auf der Scheibe eine Definition der Transistoren ergibt; der Testemitter fahrt dann zu einer zusätzlichen Information über die normal beim Vormejsen meßbaren Daten hinaus und ermöglicht die Bestimmung der Hochstromparameter jedes einzelnen Leistungstransistors auf der Scheibe.
  • Zeichnung Ein Ausführungsbeispiel der Erfindung ist in der Zeichnun; dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. 1 eine Draufsicht auf eine monolithisch integrierte Transistorschaltung, hier bestehend aus Treibertransistor und Leistungstransistor in Darlington-Schaltung, gemäß der Erfindung, Fig. 1a eine Draufsicht auf eine unzerteilte Si-Scheibe mit einer Vielzahl von auf ihr befindlichen Transistorstrukturen, Fig. 2 in einer Teilschnittdarstellung längs der Linie II-II der Fig. 1 durch einen Emitterzahn mit separatem Testemitter an einer Transistorstruktur und Fig. 3 in Form eines Diagramms den Streuungsbereich der Voraussagegenauigkeit von Leistungstransistoren, deren Ilochstromverhalten durch Vormessung am Testemitter bestimmt worden ist.
  • Beschreibung der Ausführungsbeispiele Die Erfindung basiert auf der Erkenntnis, daß für die Beurteilung der Hochstromparameter eines (Leistungs)Transistors nicht die absolute Stromstärke maßgebend ist bzw.
  • für eine Messung benötigt wird, sondern die Stromdichte, also die Stromstärke pro Fläche, eine wesentliche Angabe beinhaltet und zur Voraussage über das Hochstromverhalten dieses Transistors ausgewertet werden kann.
  • In Fig. 1 ist als Ausführungsbeispiel in sehr starker Vergrößerung die Draufsicht eines monolithisch integrierten Darlington-Transistors (sargestellt, wobei aber nur eine Teildarstellung unterhalb der Bruchkante detailliert angegeben ist, während der restliche Verlauf nur schematisch in einfacher Linienfübrung für den Treibertransistor TT sowie den Leistungstransistor LT gezeigt ist.
  • Es kommt im übrigen auch nicht darauf an, ob es sich bei dem dargestellten Ausführuns,sbeispiel um einen Darlington-Transistor bzw. überhaupt um einen ausgesprochenen Leistungstransistor handelt; wesentlich ist lediglich, daß der dargestellte Transistor als einer von vielen in der bekannten Planartechnik hergestellten Transistoren sich noch auf der unzerteilten Si-Scheibe befindet, wie dies in der Fig. 1aschematisch angedeutet ist und die Merkmale aufweist, die eine Beurteilung seiner Hochstromparameter zulassen.
  • Wie üblich sind in das einheitliche Kollektorgrundmaterial 2 der Silizßumscheibe 1 von oben her zunächst die Basiszonen 3 mit ihren Kontakt-Fenstern 4 und ihrer Metallisierunq 5 und in diese Basiszonen (herrührend aus einer zweiten Belichtung) hinein die Emitterzonen der beiden Transistoren TT und LT eindiffundiert, wobei in der Zeichnung detailliert lediglich die Emitterzone 6 mit dem inneren Emitterkontakt 7 und der zugehorigen Metallisierung 8 dargestellt sind.
  • Aus der Zeichnung erkennt man, daß an einer beliebigen Stelle im Verlauf dazu Emitterzone ein Endbereich oder ein sonstiger Teilb##reich, der im Grunde nur eine extrem kleine Fläche der gesamten Emitterflächen etwa des Treibertransistors oder auch des Leistungstransistors ausmacht (bei dem dargestellten Ausführungsbeispiel dss Leistungstransistors LT),ausgespart, auf jeden Fall aber von der eigentlichen Emitterfläche getrennt ausgebildet ist. In der dargestellten Zeichnung endet die Emitterfläche 6 bei dem hier speziell ins Auge gefaßten, nach oder ezn unten geführten Bog<#n9aer an der Kante 6a und im Abstand zu dieser Kante wird in die Basis jedes auf der Scheibe befindlichen Leistungstransistors, vorzugsweise gleichzeitig zusammen mit dem eigentlichen Emitter eine emitterähnliche Fläche, die im folgenden als sogenannter Testemitter bezeichnet wird, eindiffundiert. Diese Fläche trägt in der Fig. 1 das Bezugszeichen 10 und ist kreisrund. Zum besseren Verständnis ist in dem links neben dem den Testemitter 10 tragenden Bogen 9 im Bogen 9a die dort und im gesamten Bereich des Treibertransistors TT und des Leistungstransistors LT verlaufende eigentliche Leistungsemitterfläche mit schräger Schraffur und dem Bezugszeichen 11 versehen.
  • Das Kontaktgebiet dieser bevorzuyt kreisrund ausgebildeten Testemitterflache 10 ist mit 12 bezeichnet. Auf dieses kleine Kontaktfenster 12, welches zur Kontaktierung mit einer PrAf- oder Meßsonde oder -nadel zu klein ist, wird dann eine der eigentlichen Kontaktierung dienende btetallisierung 13 aufgebracht, die dann für die gewünschten Zwecke ausreichend groß ist. Bei dem dargestellten Ausführungsbeispiel ist die Metallisierung 8 für die Leistungsemitterfläche entsprechend der Randkante 8a etwas zurückgenommen und die Metallisierung 13 des Testemitters überdeckt, selbstverständlich gegenüber der Leistungsemítterfläche 6 durch entsprechende Oxidschichten, wie beim Planarverfahren ueblich, isoliert, auch zum Teil clie Leistungsemitterfläche, muß dies aber nicht notwendigerweise.
  • Die Größe der Testemitterfläche, also die Größe des eindiffundierten bereichs 10 ist dabei so zu bemessen, daß mit cler Stromkapazität beispielsweise einer vorhandenen Vormeßeinrichtun, die selbstverständlich nicht für ilochstromparameter ausgelegt ist und aus den weiter vorn erwähnten Gründen hierzu auch nicht in der Lage ist, an diesem Testemitter Stromdichten von der Höhe entstehen, wie sie bei der Hochstrommessung am eigentlichen Leistungsemitter für die erforderlichen Hochstromstärken auftreten.
  • Für eine Stromdichte von 200 A/cm2 waren daher bei 100 mA Meßstrom höchstens etwa 0,05 mm2 Fläche für den Testemitter zweckmäßig, wobei eine kleinere Fläche, beispielsweise 0,03 mm2 noch günstiger wäre, um bei noch kleineren Testemitter-Strömen noch höhere Stromdichten erzielen zu können. Es versteht sich, daß es sich bei diesen Angaben um ledigliche Hinweise für in besseres Verständnis der Erfindung handelt, die nicht einschränkend zu verstehen sind. Die Bildung des Kontaktfensters 12 und die gesonderte Metallisierung 13 beim Testemitter können gleichzeitig mit den entsprechenden Diffusions schritten beim übrigen Element durchgeführt werden, was besonders im Planarverfahren keine Schwieriqkeiten bereitet. Der bei späterem Betrieb auftretende, geringfügige Verlust an ungenutzter Leistungsemitterfläche ist bedeutungslos; er liegt bei großflächigen Leistungstransistoren im Promille-Bereich.
  • Zur Durchmessung des Testemitters kann es zweckmäßig sein und stellt daher eine bevorzugte Ausgestaltung der Erfindung dar, an jeden Transistor, und zwar sinnvollerweise an dessen (Ritz)-Rand ein zusätzliches, nach oben gerichtetes Kontaktfenster 14 bezüglich der Kollektorkontaktierung sowie einen dieses Kontaktfenster 14 über deckenden Metallisierungsfleck 15 anzubringen. Bei der normalerweise Durchmessung jedes Transistors auf der Scheibe bildet/ deren untere Fläche den gemeinsamen Kollektorkontakt.
  • Es kann aber aufwendig sein, unten an der Scheibe dicPotential-Meßsonde anzubringen, insbesondere wenn man die jeweiligen Metallisierungen von im vorliegenden Fall Testemitter, normaler Basis und des Kollektors mit sogenannten Kelvin-Sonden zur Doppelkontaktierung durchführt, wobei eine der beiden, jeweils die gleiche Metallisierung kontaktierenden Sonden der Stromzuführung dient und die andere dazu bestimmt ist, die Spannung ohne Verfälschung durch eventuelle Ubergangswiderstände zu erfassen. Da sich die sämtliche durchzuprfends Transistoren tragende Si-Scheibe auf einem Tisch befindet und an diesem beispielsweise durch Vakuumansaugung gehalten ist, ergibt sich an diesem Tisch ein einheitliches Potential und eine Doppelkontaktierung ist nicht möglich. Andererseits ist allerdings an der Scheibenauflage bei den hier vorliegenden geringen Meßströmen sowie der auf der Kollektorseite eines jeden Leistungselementes zur ohmL schen Kontaktierung stets vorhandenen Emitterdiffusion und der stets aufgebrachten Metallisierung eine so geringe Stromdichte zu erwarten, daß Einflüsse der Kontaktwiderstände dort praktisch keine Rolle spielen.
  • Der eigentliche Vormeßvorgang spielt sich dann so ab, daß man an der Testemittermetallisierung 13 eine (Test)-Emittersonde, auch Doppelsonde, anbringt, und desgleichen am Kollektor-Metallisierungsfleck 15 zur Kollektorkontaktierung. Zur Ansteuerung des Testemitters läßt sich der normale Basisanschluß benutzen, also die Basissonde, die an der Basismetallisierung unter Umständen ohnehin schon anliegt, wenn der jeweilige Transistor auf andere Parameter durchgemessen wird. Man legt dann zwischen Kollektorsonde und Emittersonde eine bestimmte Spannung an, beispielsweise UCEt P 1 Volt und steuert dann einen gewissen Basisstrom an, beispielsweise 10 mA. Es ergibt sich dann ein bestimmter, durch den Testemitter bewirkter Kollektorstrom ICt in mA, der beispielsweise zwischen 50 und 100 mA liegen könnte. Es versteht sich, daß auch diese Angaben lediglich beispielhaft sind.
  • Anschließend und nachdem man eine vorgegebene Anzahl solcher Transistorelemente auf der Scheibe einzeln mit Hilfe des Testemitters durchgemessen und die Ergebnisse festgestellt hat, werden diese Transistoren montiert und dann wieder einzeln bezüglich ihrer Hochstromparameter durchgemessen. Es ergibt sich so eine Korrelation zwischen den auf der Scheibe mit Hilfe des Testemitters gewonnenen Parametern zu den Hochstromparametern auf dem Sockel und diese Korrelation wird dann dazu benutzt, um ein empirisch gewonnenes Vormeßprogramm für die Fertigung zu erstellen.
  • Die Darstellung der Fig. 3 zeigt genauer, was gemeint ist. Das Diagramm der Fig. 3 zeigt längs der Abszisse Testkollektorströxj I t in mA, wie sie durch Vormessung mit dem Testemitter bei gegebenen Daten des Basisstroms (1 = 10 mA) und der Kollektoremitterspannung (UCE = 1 Volt) gewonnen sind, während die Ordinate in Ampere den entsprechenden Kollektorstrom zeigt, der als Hochstroni IDC bei der Endmessung des auf dem Sockel montierten Kristalls erzielt worden ist, wiederum bei konstantem Basisstrom und konstanter Kollektoremitterspannung (ru = 320 mA, UCE 1,5 Volt).
  • Aufgrund der durch die Meßgenauigkeit und die Verarbeitungsschritte der Vor- und Endmessung verursachten Streuung ergibt sich ein durch die gestrichelten Kurvenverläufe beidseitig begrenztes Kurvenfeld, wobei die durchgezogene Linienführung den gemittelten Wert zeigt, mit welchem bei der Vormessung zur Erzielung einer Voraussage bezüglich des Hochstromverhaltens gearbeitet werden kann. Man erkennt, daß dann, wenn sich bei der Vormessung lediglich ein Kollektorstrom von 50 mA einstellt, der normale Kollektorstrom bei der Endmessung im Bereich von lediglich etwa 13 A liegt, während bei einem erzielten Vormeß-Kollektorstrom von 90 mA mit etwa 31 A bei der Endmessung gerechnet werden kann.
  • Es ist daher möglich, die bei Leistungstransistoren besonders wesentlichen Hochstromparameter schon während des Vormessens zu erkennen und über diese eindeutige Aussagen zu machen, und zwar ohne daß der Vormeßvorgang zur Feststellung sonstiger Transistorparameter aufwandsmäßig merklich beeinflußt wird.
  • Bevorzugte Ausgestaltungen bestehen darin, daß bei einem beliebigen Leistungstransistor der Bereich des Testemitters in diesem und möglichst in dessen Mitte angebracht wird; alternativ kann bei einem Darlington-Leistungstransistor der Testemitter in die Basis jedes Treibertransistors eindiffundiert werden. Es empfiehlt sich außerdem, den Abstand des Emitter-Basisübergangs des Testemitters zum Basis-Kontakt analog zu wählen wie isn Leistungstransistor selbst.
  • Es versteht sich, daß bei der Herstellung erfindungsgemäßer Transistoren auf der Si-Scheibe für deren Basisherstellung durch die benutzten photolithographischen Prozesse auch eine begrenzung der Basisgebiete der auf der Scheibe befindlichen Transistoren vorgenommen wird, so daß bereits auf der Scheibe eine Definition der jeweiligen Transistoren vorliegt.

Claims (15)

  1. Patentansprüche Verfahren zur Vormessung von liochstromparametern bei auf einer gemeinsamen Halbleiterscheibe befindlichen Leistungstransistoren vor der Zerteilung der Scheibe, insbesondere nach dem Planarverfahren hergestellter Darlington-Transistoren, dadurch gekennzeichnet, daß in die Basis jedes Leistungstransistors auf der Scheibe vom eigentlichen Emitter getrennt gleichzeitig ein weiterer Emitterbereich (Testemitter) sehr kleiner Fläche eindiffundiert wird und dieser Testemitter zusammen mit den übrigen Elementen mit einem gesonderten Kontaktfenster und einer Metallisierung versehen wird, wobei die Fläche des Testemitters so bemessen wird, daß sich an diesem bei einer nachfolgenden Vormessung Stromdichten der Höhe ergeben, wie sie bei einer Iiochstrommessung am eigentlichen Emitter (Leistungsemitter) auftreten.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dif boi der Vormessung mit dem Testemitter gewonnenen Stromstärken (Kollektorstrom ICt) in Korrelation gesetzt werden mit den Stromstärken der nachfolgenden Hochstromparametermessung des gleichen Transistors zur Gewinnung eines Kennlinienfeldes, welches aufgrund von Vormessungen am Testemitter Voraussagen über das Hochstromverhalten des jeweiligen Transistors gestattet.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß am (Ritz)-Rand eines jeden auf der Scheibe befindlichen Transistors ein nach oben gerichtetes Kontaktfenster (14) und ein Metallisierungsfleck (15) zur Kollektor-Potential-Kontaktierung angebracht wird und daß zur Bestimmung des Hochstromverhaltens bei der Vormessung die Metallisierung (13) des Testemitters (10), die Metallisierung (15) des Kollektor-Kontaktfensters (14) und eine normale Basiskontakt-Metallisierung durch Meßsonden kontaktiert und bei vorgegebenem Basisstrom und Kollektoremitterspannung der Kollektorstrom erfaßt wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß beim Vormessen solche Transistoren, deren Hochstromverhalten den Erwartungen nicht entspricht, gekennzeichnet und gegebenenfalls eliminiert werden.
  5. ,. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Testemitter in einen mittleren Basisbereich jedes Leistungstransistors eindiffundiert wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Testemitter bei einem Darlington-Transistor in den Basisbereich des zugeordneten Leistungstransistors eindiffundiert wird.
  7. 7. Monolithisch integrierter, in Planartechnik ausgefüllrter Transistor, insbesondere zusammen mit einer Vielzahl weiterer Transistoren auf einer gemeinsamen Halbleiterscheibe (Si-Scheibe) befindlicher Darlin#-ton-Leistungstransistor, zur Durchführung des Verfahrens nach einem oder mehreren der Ansprüche 1 bis G, dadurch gekennzeichnet, daß in dio Basis (4) jedes Leistungstransistors (Treibertransistor TT) eines Darlingtontransistors oder Leistungstransistors (LT) vom eigentlichen Emitter (6) getrennt gleichzeitig ein weiterer Emitterbereich (Testemitter 10) sehr kleiner Fläche eindiffundiert und mit einem gesonderten Kontaktfenster (12) und einer Metallisierung (13) versehen ist.
  8. 8. Transistor nach Anspruch 7, dadurch gekennzeichnet, daß am (Ritz)-Rand eines jeden auf der gemeinsamen ilalbleiterscheibe (1) befindlichen oistungstransistors (Darlington-Transistor TT, LT) ein Kontaktfenster (14) und ein zugeordneter Metallisierungsfleck (15) zur Kollektorkontaktierung angeordnet ist.
  9. 9. Transistor nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Testemitter (10) eine kreisrunde Fläche aufweist.
  10. 10. Transistor nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die der Testemitterfläche zugeordnete Metallisierung (13) größer als die Testemitterfläche ist und, durch eine isolierende Oxidschicht getrennt, angrenzende Emitterbereiche und Basisbereiche überdecken kann.
  11. 11. Transistor nach einem der Ansprüche 7 bis 10, dadurch qekennzeichnet, daß der Testsmitterbereich in der Mitte des Leistungstransistors (LT) angeordnet ist.
  12. 12. Transistor nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß der Abstand des Emitter-Basisübergangs beim Testemitter zum Basiskontakt dem entsprechenden Abstand beim Leistungstransistor entspricht.
  13. 13. Transistor nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß der Testemitter bei einem Darlington-Transistor in die Basis des Treibrtransistors eindiffundiert ist.
  14. 14. Transistor nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß die Flache des Testemitters so bemessen ist, daß bei einem vorgegebenen Meßstrom in seinem Bereich Stromdichten erzielbar sind, die den Stromdichten bei der Hochstrommessung am Leistungstransistor entsprechen.
  15. 15. Transistor nach einem oder mehreren der Ansprüche 7 bis 14, dadurch gekennzeichnet, daß die Basisgebiete jedes auf der gemeinsamen Si-Scheibe (1) befindlichen (Leistungs)-Transistors aufgrund eines für die Basisherstellung benutzten photolithographischen Prozesses begrenzt und von den Basisgebieten anderer Transistoren getrennt ist.
DE19792949590 1979-12-10 1979-12-10 Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor Granted DE2949590A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792949590 DE2949590A1 (de) 1979-12-10 1979-12-10 Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792949590 DE2949590A1 (de) 1979-12-10 1979-12-10 Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor

Publications (2)

Publication Number Publication Date
DE2949590A1 true DE2949590A1 (de) 1981-06-11
DE2949590C2 DE2949590C2 (de) 1987-06-04

Family

ID=6088025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792949590 Granted DE2949590A1 (de) 1979-12-10 1979-12-10 Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor

Country Status (1)

Country Link
DE (1) DE2949590A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10200649A1 (de) * 2002-01-10 2003-07-24 Infineon Technologies Ag Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB993388A (en) * 1964-02-05 1965-05-26 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3440715A (en) * 1967-08-22 1969-04-29 Bell Telephone Labor Inc Method of fabricating integrated circuits by controlled process
US3507036A (en) * 1968-01-15 1970-04-21 Ibm Test sites for monolithic circuits
DE2062059A1 (de) * 1969-12-17 1971-06-24 Rca Corp Verfahren zur Herstellung von Tran si stören
DE2201833B2 (de) * 1971-01-26 1977-11-10 RCA Corp, New York, N.Y. (V.St.A.) Verfahren zum herstellen mehrerer transistoren aus einer halbleiterscheibe
GB1520868A (en) * 1976-06-30 1978-08-09 Ibm Integrated semiconductor circuits
DE2414222B2 (de) * 1973-03-24 1979-04-05 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors während der Herstellung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB993388A (en) * 1964-02-05 1965-05-26 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3440715A (en) * 1967-08-22 1969-04-29 Bell Telephone Labor Inc Method of fabricating integrated circuits by controlled process
US3507036A (en) * 1968-01-15 1970-04-21 Ibm Test sites for monolithic circuits
DE2062059A1 (de) * 1969-12-17 1971-06-24 Rca Corp Verfahren zur Herstellung von Tran si stören
DE2201833B2 (de) * 1971-01-26 1977-11-10 RCA Corp, New York, N.Y. (V.St.A.) Verfahren zum herstellen mehrerer transistoren aus einer halbleiterscheibe
DE2414222B2 (de) * 1973-03-24 1979-04-05 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors während der Herstellung
GB1520868A (en) * 1976-06-30 1978-08-09 Ibm Integrated semiconductor circuits

Also Published As

Publication number Publication date
DE2949590C2 (de) 1987-06-04

Similar Documents

Publication Publication Date Title
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE2728052C2 (de) Prüfstruktur für monolithisch integrierte Halbleiterschaltungen
DE2132652C3 (de) Verfahren zum Herstellen eines Festwertspeichers
DE2418906B2 (de) Verfahren zur Verbindung der in einer Halbleiterscheibe erzeugten Schaltungskreise
DE2733071A1 (de) Anordnung mit mehreren thermoelementen in reihenschaltung
DE3008754C2 (de)
DE2804373C2 (de)
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE1810322B2 (de) Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung
EP0283588B1 (de) Steuerbares Leistungs-Halbleiterbauelement
DE2201833C3 (de) Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe
DE2837762C2 (de) Verfahren zur Herstellung von Triacs
DE1901665C3 (de) Verfahren zur Herstellung und Prüfung monolithisch integrierter Halbleiterschaltungen
EP0213409B1 (de) Struktur zur Qualitätsprüfung einer Substratscheibe aus Halbleitermaterial
DE3738494A1 (de) Rauscharme halbleitereinrichtung und verfahren zu ihrer herstellung
DE10028145C2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE2949590A1 (de) Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE2414222C3 (de) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE19511596A1 (de) Verfahren zum Ätzen von Halbleiterwafern
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee