DE10200649A1 - Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements - Google Patents

Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements

Info

Publication number
DE10200649A1
DE10200649A1 DE10200649A DE10200649A DE10200649A1 DE 10200649 A1 DE10200649 A1 DE 10200649A1 DE 10200649 A DE10200649 A DE 10200649A DE 10200649 A DE10200649 A DE 10200649A DE 10200649 A1 DE10200649 A1 DE 10200649A1
Authority
DE
Germany
Prior art keywords
cells
group
resistance
connection
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10200649A
Other languages
English (en)
Inventor
Chihao Xu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10200649A priority Critical patent/DE10200649A1/de
Publication of DE10200649A1 publication Critical patent/DE10200649A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Testen eines zellenartig aufgebauten Halbleiterbauelements, wobei das Verfahren vorsieht, die Zellen in zwei Gruppen zu unterteilen, in dem die Zellen der ersten Gruppe an eine erste Anschlusselektrode und die Zellen der zweiten Gruppe an eine zweite Anschlusselektrode angeschlossen werden und wobei die Anzahl der Zellen der zweiten Gruppe wesentlich geringer als die Anzahl der Zellen der ersten Gruppe ist. Anschließend werden Messungen elektrischer Eigenschaften des Halbleiterbauelements anhand der Zellen der zweiten Gruppe durchgeführt.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements, insbesondere eines zellenartig aufgebauten Leistungstransistors.
  • Leistungshalbleiterbauelemente mit einer Vielzahl gleichartig aufgebauter Transistorzellen, die parallel geschaltet sind, sind beispielsweise Transistoren der SIPMOS-Familie der Anmelderin. Derartige Transistoren weisen einen Halbleiterkörper mit einer stark dotierten Substratzone, die den Drain- Anschluss bildet, und einer auf der Substratzone ausgebildeten schwächer dotierten Driftzone auf. Im Bereich einer Vorderseite des Halbleiterkörpers ist in der Driftzone eine zellenartige Struktur mit einer Vielzahl gleichartig aufgebauter Zellen vorhanden, wobei jede Zelle eine Kanalzone eines zu der Driftzone komplementären Leitungstyps und eine Source- Zone eines zu der Kanalzone komplementären Leitungstyps aufweist. Zur Ausbildung eines leitenden Kanals in der Kanalzone zwischen der Source-Zone und der Driftzone ist eine Gate- Elektrode vorhanden, die isoliert gegenüber der Source-Zone, der Kanalzone und der Driftzone angeordnet ist und die sich von der Source-Zone bis zu der Driftzone erstreckt.
  • Die Transistorzellen, die eine gemeinsame Drain-Zone aufweisen, sind bei dem bekannten Bauelement parallel geschaltet, indem die Gate-Elektroden an einen gemeinsamen Gate-Anschluss angeschlossen sind und indem die Source-Zonen an eine gemeinsame Source-Elektrode angeschlossen sind. Diese Parallelschaltung vieler gleichartiger Zellen erhöht die Stromfestigkeit des Bauelements.
  • Für Leistungsanwendungen, beispielsweise zum Schalten hoher Ströme für Motoren, sind derartige zellenartig aufgebaute MOS-Transistoren erhältlich, die eine Spannungsfestigkeit von mehreren Kilovolt und eine Stromfestigkeit von mehr als hundert Ampere aufweisen.
  • Vorteilhafterweise werden Halbleiterbauelemente nach Abschluss des Halbleiterfertigungsprozesses mittels Testautomaten noch auf dem Wafer oder nach der Vereinzelung der Bauelemente, das heißt nach dem Zerteilen des Wafers, getestet, noch bevor die Bauelemente in Gehäusen untergebracht werden. Fehlerhafte Bauelemente können dadurch aussortiert werden, noch bevor weitere Kosten durch das Verpacken entstehen.
  • Gerade bei Leistungsbauelementen mit hohen Spannungsfestigkeiten sind aufwändige und damit kostenintensive Gehäuse mit umfangreichen Isolationsmaßnahmen erforderlich, um eine korrektes Funktionieren des Bauelements zu gewährleisten. Die Kosten für das Verpacken des Chips in ein derartiges Gehäuse, das häufig mehrere parallel geschaltete Chips enthält, stellt mitunter einen größeren Kostenfaktor als die Herstellung des Chips dar, so dass es bei diesen Bauelementen von besonderem Interesse ist, fehlerhafte Bauelemente noch vor dem Verpacken aussortieren zu können. Als fehlerhaft gelten dabei insbesondere Leistungshalbleiterbauelemente deren Einschaltwiderstand oberhalb einer vorgegebenen Schwelle liegt.
  • Das Testen derartiger Bauelemente mittels Testautomaten noch vor dem Einbau in ein Gehäuse, das heißt noch auf dem Wafer oder unmittelbar nach dem Vereinzeln, ist allerdings nicht unproblematisch. Die Kontaktierung des Bauelements beim Testen, wozu beispielsweise Messspitzen des Testautomaten an entsprechende Anschlüsse des Bauelements angelegt werden, unterscheidet sich erheblich von der Kontaktierung im späteren Gehäuse. Beispielsweise bei vertikalen Leistungstransistoren ist es hinlänglich bekannt, dass das Substrat bzw. die Rückseite des Chips einen der Anschlüsse bildet, wobei das Bauelement zur Kontaktierung der Rückseite im Gehäuse auf eine gut elektrisch leitende Anschlussfläche (beispielsweise ein DCB-Substrat) aufgebracht wird. Hierdurch lassen sich geringe Kontaktwiderstände, also Widerstände zwischen dem Halbleiter und dem Kontaktanschluss realisieren. Der Kontaktwiderstand zwischen einem Anschluss des Halbleiterbauelements und einem entsprechenden Anschluss des Testautomaten bei einer Messung auf dem Wafer oder unmittelbar nach dem Vereinzeln ist hingegen wesentlich höher. Dies schon deshalb, weil es sich während der Messung anders als später im Gehäuse nur um eine lose Kontaktierung handelt. Dieser Kontaktwiderstand beträgt üblicherweise im Bereich von einigen Ohm.
  • Bei Leistungsbauelementen mit einem Einschaltwiderstand von einigen Milliohm, den es beim Testen des Bauelements zu ermitteln gilt, führt ein Kontaktwiderstand, dessen Wert ein Vielfaches des zu messenden Widerstands beträgt, zu unbrauchbaren Messergebnissen. Dies führt dazu, dass derartige Leistungsbauelemente erst nach der Montage (Unterbringung im Gehäuse) gemessen werden können, mit der Folge eines hohen Verlusts, wenn das Bauelement verworfen werden muss.
  • Ziel der vorliegenden Erfindung ist es deshalb, ein Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements vor der Montage zur Verfügung zu stellen, das eine zuverlässige Aussage über die elektrischen Eigenschaften des Bauelements, insbesondere den elektrischen Widerstand ermöglicht.
  • Dieses Ziel wird durch ein Verfahren gemäß der Merkmale des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Das erfindungsgemäße Verfahren zum Testen eines eine Vielzahl gleichartig aufgebauter Zellen aufweisenden Leistungshalbleiterbauelements, wobei jede Zelle des Bauelements eine erste Anschlusszone aufweist und das Bauelement wenigstens eine zweite Anschlusszone aufweist, sieht zunächst vor, das Leistungshalbleiterbauelement derart vorzubereiten, dass die Zellen in wenigstens zwei Gruppen unterteilt werden, wobei die ersten Anschlusszonen der Zellen der ersten Gruppe an eine erste Anschlusselektrode und die ersten Anschlusszonen der Zellen der zweiten Gruppe an eine zweite Anschlusselektrode angeschlossen sind, und wobei die Anzahl der Zellen der zweiten Gruppe geringer als die Anzahl der Zellen der ersten Gruppe ist. Gemäß dem erfindungsgemäßen Verfahren wird dabei wenigstens eine elektrische Eigenschaft der Zellen der zweiten Gruppe gemessen.
  • Das erfindungsgemäße Verfahren dient insbesondere zur Messung des elektrischen Widerstands - wie beispielsweise des Einschaltwiderstands bei Leistungstransistoren - zwischen Lastanschlüssen, das heißt der ersten und zweiten Anschlusszone des Bauelements. Das Verfahren macht sich zu Nutze, dass dieser Widerstand von der Anzahl der parallel geschalteten Zellen abhängig ist und mit zunehmender Anzahl der Zellen abnimmt. Mittels des erfindungsgemäßen Verfahrens wird nur der Widerstand der parallel geschalteten Zellen der zweiten Gruppe ermittelt, wobei die Anzahl der Zellen dieser zweiten Gruppe vorzugsweise nur einen geringen Anteil an der Gesamtzahl der Zellen beträgt, so dass der Widerstand entsprechend größer als der Widerstand des gesamten Bauelements ist.
  • Die Anzahl der Zellen der zweiten Gruppe ist dabei so gewählt, dass der Widerstand im fehlerfreien Zustand größer als der mittlere Kontaktwiderstand des zur Messung verwendeten Testautomaten ist, wobei der Einfluss dieses Kontaktwiderstands auf das Messergebnis sinkt, je größer das Verhältnis zwischen dem Widerstand der parallelen Zellen der zweiten Gruppe und dem Kontaktwiderstand ist. Zur Erläuterung sei angenommen, dass die Gesamtzahl der Zellen des Bauelements das 104-fache der Anzahl der Zellen der zweiten Gruppe beträgt. Bei einem Einschaltwiderstand im Bereich von einigen Milliohm (beispielsweise 5 mΩ) des Bauelements beträgt der Einschaltwiderstand der Zellen der zweiten Gruppe dann etwa das 104- fache und liegt im Bereich von einigen 10 Ohm (beispielsweise 50 Ω). Während ein Kontaktwiderstand von einigen Ohm die Messung eines Widerstandes von einigen Milliohm für das Gesamtbeuelement nicht zulassen würde, können bei der Messung eines Widerstandes von einigen 10 Ohm bei einem solchen Kontaktwiderstand durchaus brauchbare Messergebnisse erreicht werden. Aus dem Messergebnis für die Zellen der zweiten Gruppe kann dann auf die elektrischen Eigenschaften der Gesamtanordnung geschlossen werden.
  • Die Qualität des Messergebnisses verbessert sich dabei je größer der Widerstand der parallelen Zellen der zweiten Gruppe im fehlerfreien Zustand im Verhältnis zu dem Kontaktwiderstand ist, also je geringer der zahlenmäßige Anteil der Zellen der zweiten Gruppe an der Gesamtzahl der Zellen ist. Die zweite Gruppe kann dabei ausschließlich zu Messzwecken auf dem Chip vorgesehen, sie kann während des späteren Betriebs des Bauelements aber auch genutzt werden, indem die erste Anschlusselektrode und die zweite Anschlusselektrode verbunden werden.
  • Das erfindungsgemäße Verfahren erfordert eine Vorbereitung des Halbleiterbauelements derart, dass die Zellen der zweiten Gruppe separat kontaktierbar sind. Bei Leistungsbauelementen, bei denen die Rückseite des Halbleiterkörpers einen Anschluss des Bauelements bildet, ist dabei ein zusätzlicher Anschluss an der Vorderseite für die zweiten Zellen erforderlich. Dieser kann beispielsweise dadurch erhalten werden, dass zunächst eine Anschlusselektrode erzeugt wird, die alle ersten Anschlusszonen der Zellen kontaktiert und die dann in einem Bereich oberhalb der zweiten Zellen unterteilt wird, um eine gegenüber der übrigen Elektrode isolierte Elektrode für die Zellen der zweiten Gruppe zu bilden.
  • Die Vorbereitung des Bauelements zur Durchführung des erfindungsgemäßen Testverfahrens und das Messverfahren werden nachfolgend anhand der beigefügten Figuren erläutert, in denen in
  • Fig. 1 ein Querschnitt durch einen zur Durchführung des erfindungsgemäßen Verfahrens geeigneten Leistungs- MOSFET und in
  • Fig. 2 eine Draufsicht auf den Leistungs-MOSFET nach Fig. 1 dargestellt ist.
  • Fig. 1 zeigt im Querschnitt ein für die Durchführung des erfindungsgemäßen Testverfahrens geeignetes Leistungshalbleiterbauelement, das als n-leitender Leistungs-MOSFET ausgebildet ist. Fig. 2 zeigt das Bauelement gemäß Fig. 1 in Draufsicht.
  • Das Bauelement weist einen n-leitenden Halbleiterkörper 100 auf, der in dem Ausführungsbeispiel eine stark n-dotierte Substratzone 102 und eine schwächer n-dotierte Driftzone 101 auf der Substratzone 102 aufweist. In der Driftzone 101 ist im Bereich der Vorderseite des Halbleiterkörpers 100 eine Struktur mit einer Vielzahl gleichartiger Zellen Z1, Z2, Z3, 24 ausgebildet, wobei jede Zelle Z1, Z2, Z3, Z4 eine pdotierte Kanalzone 10 aufweist, in der eine stark n-dotierte Source-Zone 20 angeordnet ist. Oberhalb des Halbleiterkörpers 100 ist mittels einer Isolationsschicht 50 isoliert gegenüber dem Halbleiterkörper im Bereich jeder Zelle eine Gate- Elektrode 40 angeordnet, die sich in lateraler Richtung von den Source-Zonen 20 bis über die Driftzone 101 erstreckt. Die Zellen, bzw. die Kanalzonen 10, sind in Draufsicht in nicht näher dargestellter Weise rechteckförmig, kreisförmig, wabenförmig bzw. sechseckig, achteckförmig oder dergleichen ausgebildet. Die Gate-Elektroden 40 aller Zellen sind in nicht näher dargestellter Weise an einen gemeinsamen Gate-Anschluss G des Bauelements angeschlossen.
  • Die Zellen Z1, Z2, Z3, Z4 sind derart in eine Gruppe I und eine zweite Gruppe II unterteilt, dass die Zellen Z1, Z2, Z3 der ersten Gruppe I an eine erste Anschlusselektrode 30 und die Zellen Z2 der zweiten Gruppe II an eine zweite Anschlusselektrode 32 angeschlossen sind. Diese Anschlusselektroden 30, 32 sind mittels einer Isolationsschicht 60 gegeneinander isoliert.
  • Die Anzahl der Zellen der zweiten Gruppe II ist vorzugsweise wesentlich geringer als die Anzahl der Zellen der ersten Gruppe I, wobei dieses Verhältnis der Anzahl der Zellen der ersten Gruppe zu der Anzahl der Zellen der zweiten Gruppe vorzugsweise 103 : 1 oder mehr beträgt.
  • Die Zellen der zweiten Gruppe II sind vorzugsweise von Zellen der ersten Gruppe I umgeben, wie in Fig. 2 schematisch dargestellt ist. Fig. 2 zeigt in Draufsicht die erste Anschlusselektrode 30 der Zellen der ersten Gruppe I, unterhalb der die Zellen der ersten Gruppe I angeordnet sind, und die zweite Anschlusselektrode 32, unterhalb der die Zellen der zweiten Gruppe II angeordnet sind. Die zweite Anschlusselektrode 32 ist mittels der Isolationsschicht 60 gegenüber der ersten Anschlusselektrode isoliert. Die Anordnung der Zellen der zweiten Gruppe II umgeben von Zellen der ersten Gruppe bewirkt, dass in den Zellen der zweiten Gruppe die gleichen Verhältnisse bezüglich des Stromverlaufs wie in den Zellen der ersten Gruppe I vorherrschen. Für den Fall, dass die Abmessungen der zweiten Elektrode 32 so klein sind, dass die Anschlusselektrode K1 des Testautomaten dort nicht angreifen kann, kann ein Anschlusspad 34 vorgesehen sein, der elektrisch mit der zweiten Eelektrode 32 verbunden und gegenüber der ersten Elektrode 30 isoliert ist und der die zur Kontaktierung mit der Elektrode K1 des Testers erforderliche Abmessungen aufweist. Ein solcher Anschlusspad ist in Fig. 2 dargestellt, wobei unterhalb dieses Pads 34 vorzugsweise keine Zellen angeordnet sind.
  • Ein wesentlicher Betriebsparameter des in den Fig. 1 und 2 dargestellten Halbleiterbauelements ist der Einschaltwiderstand, also der elektrische Widerstand zwischen den Source- Zonen 20 und der als Drain-Zone dienenden Substratzone 102 bei angesteuerten Gate-Elektroden 40.
  • Gemäß dem erfindungsgemäßen Testverfahren ist vorgesehen, diesen Einschaltwiderstand des Halbleiterbauelements noch vor dem Verpacken des Halbleiterbauelements in einem Gehäuse dadurch zu ermitteln, dass mittels eines herkömmlichen Testautomaten eine Ansteuerspannung an die Gate-Elektrode G und eine Spannung zwischen die Substratzone 102 und die zweite Anschlusselektrode 32 der zweiten Gruppe II der Zellen angelegt wird.
  • Die Anzahl der Zellen der zweiten Gruppe II ist dabei vorzugsweise so gewählt, das der zu erwartende Einschaltwiderstand, also der Einschaltwiderstand bei einem fehlerfreien Bauelement zwischen der zweiten Anschlusselektrode 32 und der Drain-Zone 102, wesentlich größer ist als ein Kontaktwiderstand zwischen Kontaktanschlüssen K1, K2 des Testautomaten, die in Fig. 1 schematisch dargestellt sind, und dem Halbleiterbauelement. Dabei ist zu berücksichtigen, dass jede der Zellen einen gewissen Einschaltwiderstand aufweist, wobei der Gesamt-Einschaltwiderstand des Bauelements mit der Anzahl der parallel geschalteten Zellen abnimmt. Ein besonders hoher Einschaltwiderstand kann dann dadurch erreicht werden, das nur wenige Zellen in der zur Messung herangezogenen zweiten Gruppe parallel geschaltet werden. Je größer der Einschaltwiderstand der parallel geschalteten Zellen der zweiten Gruppe II im Verhältnis zu dem Kontaktwiderstand zwischen den Kontaktanschlüssen K1, K2 und dem Halbleiterbauelement ist, um so weniger fällt dieser Kontaktwiderstand ins Gewicht. Anhand des ermittelten Einschaltwiderstandes der Zellen der zweiten Gruppe II kann auf den Einschaltwiderstand des Gesamtbauelements noch vor der unter Umständen aufwändigen und kostenintensiven Montage des Halbleiterbauelements geschlossen werden.
  • Das erfindungsgemäße Testverfahren ist auf beliebige zellenartig aufgebaute Leistungshalbleiterbauelemente anwendbar, beispielsweise auch auf Dioden, Thyristoren oder dergleichen.
  • Weiterhin ist die Vorbereitung des Halbleiterbauelements für das erfindungsgemäße Verfahren leicht mittels üblicher Prozesse während des Herstellungsverfahrens von Halbleiterbauelementen durchführbar. So ist bei Leistungs-MOSFET lediglich eine separate zweite Source-Elektrode für einen Teil der Zellen (die Zellen der zweiten Gruppe) vorzusehen. Abhängig davon, ob die zweite Source-Elektrode in dem späteren Gehäuse an die gemeinsame Source-Elektrode der Mehrzahl der Zellen (die Zellen der ersten Gruppe) angeschlossen wird, können die Zellen der zweiten Gruppe während der späteren Verwendung des Bauelements genutzt werden.

Claims (3)

1. Verfahren zum Testen eines eine Vielzahl gleichartig aufgebauter Zellen (Z1, Z2, Z3, Z4) aufweisenden Leistungshalbleiterbauelements, wobei jede Zelle (Z1, Z2, Z3, Z4) eine erste Anschlusszone (20) aufweist und das Bauelement wenigstens eine zweite Anschlusszone (102) aufweist, und wobei das Verfahren folgende Verfahrensschritte umfasst:
- Vorbereiten des Leistungshalbleiterbauelements derart, dass die Zellen (Z1, Z2, Z3, Z4) in wenigstens zwei Gruppen (I, II) unterteilt werden, wobei die ersten Anschlusszonen (20) der Zellen der ersten Gruppe (I) an eine erste Anschlusselektrode (30) und die ersten Anschlusszonen (20) der Zellen der zweiten Gruppe (II) an eine zweite Anschlusselektrode (32) angeschlossen sind, und wobei die Anzahl der Zellen (Z4) der zweiten Gruppe (II) geringer als die Anzahl der Zellen (Z1, Z2, Z3) der ersten Gruppe ist,
- Messen wenigstens einer elektrischen Eigenschaft der Zellen (24) der zweiten Gruppe (II).
2. Verfahren nach Anspruch 1, bei dem das Messen der elektrischen Eigenschaften die Messung des elektrischen Widerstands zwischen der zweiten Anschlusselektrode (32) der zweiten Gruppe (II) und der wenigstens einen zweiten Anschlusszone (102) umfasst.
3. Verfahren nach Anspruch 1 oder 2, bei dem die Anzahl der Zellen der ersten Gruppe (I) wesentlich geringer ist als die Anzahl der Zellen der zweiten Gruppe (II).
DE10200649A 2002-01-10 2002-01-10 Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements Ceased DE10200649A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10200649A DE10200649A1 (de) 2002-01-10 2002-01-10 Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10200649A DE10200649A1 (de) 2002-01-10 2002-01-10 Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
DE10200649A1 true DE10200649A1 (de) 2003-07-24

Family

ID=7711808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10200649A Ceased DE10200649A1 (de) 2002-01-10 2002-01-10 Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements

Country Status (1)

Country Link
DE (1) DE10200649A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049324A1 (de) * 2006-10-19 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers
CN102445644A (zh) * 2010-10-15 2012-05-09 中芯国际集成电路制造(上海)有限公司 Mos器件的spice测试结构
CN103165578A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 用于cmos器件的测试器件、制作方法及其使用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949590C2 (de) * 1979-12-10 1987-06-04 Robert Bosch Gmbh, 7000 Stuttgart, De
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US5097302A (en) * 1990-03-20 1992-03-17 Fuji Electric Co., Ltd. Semiconductor device having current detection capability
US5410171A (en) * 1992-03-30 1995-04-25 Nippondenso Co., Ltd. Vertical type semiconductor with main current section and emulation current section
US5877617A (en) * 1996-06-28 1999-03-02 Denso Corporation Load current supply circuit having current sensing function

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949590C2 (de) * 1979-12-10 1987-06-04 Robert Bosch Gmbh, 7000 Stuttgart, De
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US5097302A (en) * 1990-03-20 1992-03-17 Fuji Electric Co., Ltd. Semiconductor device having current detection capability
US5410171A (en) * 1992-03-30 1995-04-25 Nippondenso Co., Ltd. Vertical type semiconductor with main current section and emulation current section
US5877617A (en) * 1996-06-28 1999-03-02 Denso Corporation Load current supply circuit having current sensing function

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049324A1 (de) * 2006-10-19 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers
CN102445644A (zh) * 2010-10-15 2012-05-09 中芯国际集成电路制造(上海)有限公司 Mos器件的spice测试结构
CN102445644B (zh) * 2010-10-15 2014-02-12 中芯国际集成电路制造(北京)有限公司 Mos器件的spice测试结构
CN103165578A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 用于cmos器件的测试器件、制作方法及其使用方法
CN103165578B (zh) * 2011-12-09 2015-12-02 中芯国际集成电路制造(上海)有限公司 用于cmos器件的测试器件、制作方法及其使用方法

Similar Documents

Publication Publication Date Title
DE112013005295B4 (de) Halbleitervorrichtung
DE102013111154B4 (de) Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
DE2728052C2 (de) Prüfstruktur für monolithisch integrierte Halbleiterschaltungen
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE602004010116T2 (de) Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts
DE19823140A1 (de) Abtast-Feldeffekttransistor
WO2011069737A4 (de) Schaltungseinrichtung mit einem halbleiter-bauelement
DE10314503B4 (de) Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika
DE10118402A1 (de) Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren
DE102014111102B4 (de) Sondenkarte und Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests
DE2408540C2 (de) Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102008006124B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102015101200B4 (de) Elektronische Anordnung und Chipbaugruppe
DE102020124491A1 (de) Halbleitertesteinrichtung, Testverfahren für Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen
DE102021112974A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP1577676A1 (de) Verfahren und Schaltung zum Schutz von Prüfkontakten bei der Hochstrom-Messung von Halbleiter-Bauelementen
DE10200649A1 (de) Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements
DE102011077778B4 (de) Verfahren zum Messen der Eigenschaften eines Halbleiterelements und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10028145C2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE102004028695B3 (de) Halbleiterbauelement mit einem Bruchsensor
DE202016101991U1 (de) Mit erhöhter Chipausbeute hergestelltes Leistungshalbleitermodul
WO2008046904A1 (de) Halbleiterkörper und verfahren zum testen eines halbleiterkörpers
DE69728957T2 (de) Bondflächenstruktur zum Testen integrierter Schaltungen während des Herstellungsverfahrens
DE10213876C1 (de) Anordnung zur Messung von Hochspannung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection