DE102020124491A1

DE102020124491A1 - Halbleitertesteinrichtung, Testverfahren für Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen

Info

Publication number: DE102020124491A1
Application number: DE102020124491.6A
Authority: DE
Inventors: Yuji Ebiike; Takaya Noguchi; Yoshinori Ito; Yoshikazu Ikuta; Koichi Takayama
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-09-30
Filing date: 2020-09-21
Publication date: 2021-04-01
Also published as: CN112582290A; JP2021056100A; JP7294036B2; US11380596B2; CN112582290B; US20210098314A1

Abstract

Eine Halbleitertesteinrichtung umfasst: eine Stromversorgung; einen Hochspannungsdraht, der Hochspannungsanschlüsse einer Vielzahl von Halbleitervorrichtungen, welche zu testende Objekte sind, mit einer Hochspannungsseite der Stromversorgung verbindet; einen Niederspannungsdraht, der Niederspannungsanschlüsse der Halbleitervorrichtungen mit einer Niederspannungsseite der Stromversorgung verbindet; erste Schalter, die jeweils mit den Halbleitervorrichtungen in Reihe geschaltet sind, wobei jeder der ersten Schalter ein Ende, das über den Niederspannungsdraht mit der Niederspannungsseite der Stromversorgung verbunden ist, und ein anderes Ende, das mit dem Niederspannungsanschluss verbunden ist, aufweist; zweite Schalter, die jeweils mit den Halbleitervorrichtungen verbunden sind, wobei jeder der zweiten Schalter ein Ende, das mit dem Hochspannungsanschluss verbunden ist, und ein anderes Ende, das mit dem Niederspannungsanschluss verbunden ist, aufweist; und eine Steuerungsschaltung, die die ersten Schalter und die zweiten Schalter enthält.

Description

Hintergrund der Erfindung
Gebiet
Die vorliegende Offenbarung bezieht sich auf eine Halbleitertesteinrichtung, die eine Halbleitervorrichtung testet, ein Testverfahren für Halbleitervorrichtungen, das die Halbleitertesteinrichtung nutzt, und ein Verfahren zum Herstellen von Halbleitervorrichtungen.
Hintergrund
Bei einem Herstellungsprozess für eine Halbleitervorrichtung werden zum Beispiel Elemente, die eine große Anzahl an Kristalldefekten enthalten und eine verhältnismäßig kurze Lebensdauer haben, als defekte Produkte aussortiert, indem ein Burn-in-Test zum Beaufschlagen hoher Lasten wie etwa Temperatur und Spannung durchgeführt wird. Dies macht es möglich, die Zuverlässigkeit der Halbleitervorrichtung sicherzustellen. Insbesondere weist verglichen mit einer vorwiegend aus Silizium (Si) geschaffenen Halbleitervorrichtung eine vorwiegend aus Siliziumcarbid (SiC) geschaffene Halbleitervorrichtung mehr Kristalldefekte auf. Daher ist das Aussortieren mittels des Burn-in-Tests wichtig.
Ein Problem solch eines Burn-in-Tests besteht darin, dass eine Testzeit lang ist. Die verwandte Technik offenbart eine Halbleitertesteinrichtung, die den Burn-in-Test durchführen kann, indem eine Spannung gleichzeitig an eine Vielzahl von auf einem Halbleiterwafer ausgebildeten Halbleitervorrichtungen angelegt wird (siehe zum Beispiel JP 2019-046907 A ).
Zusammenfassung
In der herkömmlichen Halbleitertesteinrichtung wird jedoch, falls ein Defekt wie etwa ein Leckstrom, der gleich einem Referenzwert oder größer ist, in einem Teil der Vielzahl von Halbleitervorrichtungen auftritt, an die die Spannung gleichzeitig angelegt wird, eine Testschaltung durch die Halbleitervorrichtung kurzgeschlossen, wenn die Spannungsbeaufschlagung bzw. Spannungsanlegung danach fortgesetzt wird. Es besteht ein Problem, dass der Test für die anderen Halbleitervorrichtungen mit guten Vorrichtungscharakteristiken nicht fortgesetzt werden kann.
Die vorliegende Offenbarung wurde gemacht, um die oben beschriebenen Probleme zu lösen, und eine Aufgabe der vorliegenden Offenbarung besteht darin, eine Halbleitertesteinrichtung zu erhalten, die eine Vielzahl von Halbleitervorrichtungen gleichzeitig testen kann und, selbst wenn ein Defekt in einem Teil der Halbleitervorrichtungen auftritt, damit fortfahren kann, die anderen Halbleitervorrichtungen mit guten Vorrichtungscharakteristiken zu testen.
Eine Halbleitertesteinrichtung gemäß der vorliegenden Offenbarung umfasst: eine Stromversorgung; einen Hochspannungsdraht, der Hochspannungsanschlüsse einer Vielzahl von Halbleitervorrichtungen, welche zu testende Objekte sind, mit einer Hochspannungsseite der Stromversorgung verbindet; einen Niederspannungsdraht, der Niederspannungsanschlüsse der Halbleitervorrichtungen mit einer Niederspannungsseite der Stromversorgung verbindet; erste Schalter, die jeweils mit den Halbleitervorrichtungen in Reihe geschaltet sind, wobei jeder der ersten Schalter ein Ende, das über den Niederspannungsdraht mit der Niederspannungsseite der Stromversorgung verbunden ist, und ein anderes Ende, das mit dem Niederspannungsanschluss verbunden ist, aufweist; zweite Schalter, die jeweils mit den Halbleitervorrichtungen verbunden sind, wobei jeder der zweiten Schalter ein Ende, das mit dem Hochspannungsanschluss verbunden ist, und ein Ende, das mit dem Niederspannungsanschluss verbunden ist, aufweist; und eine Steuerungsschaltung, die die ersten Schalter und die zweiten Schalter steuert.
Ein Testverfahren für Halbleitervorrichtungen gemäß der vorliegenden Offenbarung umfasst: ein elektrisches Verbinden von Hochspannungsanschlüssen einer Vielzahl von Halbleitervorrichtungen mit einer Hochspannungsseite einer Stromversorgung; ein elektrisches Verbinden von Niederspannungsanschlüssen der Halbleitervorrichtungen mit einer Niederspannungsseite der Stromversorgung; ein Beginnen einer gleichzeitigen Anlegung einer Spannung an die Vielzahl von Halbleitervorrichtungen, um Leckströme zu detektieren; und ein Bestimmen der Halbleitervorrichtung, in der der Leckstrom, der gleich einem Referenzwert oder größer ist, detektiert wird, als defekte Halbleitervorrichtung, ein Trennen der defekten Halbleitervorrichtung von der Niederspannungsseite der Stromversorgung und danach ein Anheben eines Potentials des Niederspannungsanschlusses der defekten Halbleitervorrichtung auf ein Potential des Hochspannungsanschlusses.
Ein Verfahren zum Herstellen von Halbleitervorrichtungen gemäß der vorliegenden Offenbarung umfasst: ein Ausbilden einer Driftschicht auf einer vorderen Oberfläche eines Substrats; ein selektives Ausbilden eines Wannenbereichs auf der Driftschicht; ein selektives Ausbilden eines Sourcebereichs auf einem Oberflächenschichtabschnitt des Wannenbereichs; ein Ausbilden eines Gate-Isolierfilms auf Seiten der vorderen Oberfläche der Driftschicht, des Wannenbereichs und des Sourcebereichs; ein Ausbilden einer Gateelektrode auf dem Gate-Isolierfilm; ein Ausbilden einer Sourceelektrode auf dem Sourcebereich; ein Ausbilden einer Drainelektrode auf einer rückseitigen Oberfläche des Substrats; ein Platzieren eines Halbleiterwafers, auf dem eine Vielzahl von Halbleitervorrichtungen durch die obigen Schritte ausgebildet ist, auf einem Wafertisch so, dass eine Seite einer unteren Oberfläche des Halbleiterwafers mit dem Wafertisch in Kontakt kommt, und ein elektrisches Verbinden der Drainelektrode mit einer Hochspannungsseite einer Stromversorgung; ein Inkontaktbringen einer Sonde mit einer Seite einer oberen Oberfläche des Halbleiterwafers und ein elektrisches Verbinden der Sourceelektrode mit einer Niederspannungsseite der Stromversorgung; ein Beginnen einer gleichzeitigen Anlegung einer Spannung an die Vielzahl von Halbleitervorrichtungen, um Leckströme zu detektieren; ein Bestimmen der Halbleitervorrichtung, in der der Leckstrom, der gleich einem Referenzwert oder größer ist, detektiert wird, als defekte Halbleitervorrichtung, ein Trennen der defekten Halbleitervorrichtung von der Niederspannungsseite der Stromversorgung und danach ein Anheben eines Potentials der Sourceelektrode der defekten Halbleitervorrichtung auf ein Potential der Drainelektrode; ein Markieren der Halbleitervorrichtung, die als defektes Produkt bestimmt wurde; ein Vereinzeln der Halbleitervorrichtungen, die auf dem Halbleiterwafer ausgebildet sind; und ein Aussortieren der vereinzelten Halbleitervorrichtungen in nicht defekte Produkte und defekte Produkte.
In der Halbleitertesteinrichtung gemäß der vorliegenden Offenbarung sind erste Schalter jeweils mit einer Vielzahl von Halbleitervorrichtungen, die zu testende Objekte sind, in Reihe geschaltet, hat jeder der ersten Schalter ein mit einer Niederspannungsseite einer Stromversorgung verbundenes Ende und ein mit einem Niederspannungsanschluss der Halbleitervorrichtung verbundenes anderes Ende, sind zweite Schalter jeweils mit den Halbleitervorrichtungen verbunden und hat jeder der zweiten Schalter ein mit dem Hochspannungsanschluss der Halbleitervorrichtung verbundenes Ende und ein mit dem Niederspannungsanschluss verbundenes anderes Ende. Selbst wenn einige Halbleitervorrichtungen defekt sind, ist es daher, wenn die Vielzahl von Halbleitervorrichtungen gemeinsam getestet wird, möglich, den Test ohne Beeinflussung der anderen Halbleitervorrichtungen fortzusetzen.
Andere und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Offenbarung werden sich aus der folgenden Beschreibung vollständiger zeigen.
Figurenliste

1 ist ein schematisches Diagramm, das eine Halbleitertesteinrichtung gemäß einer ersten Ausführungsform veranschaulicht.
2 ist ein Schaltungsdiagramm, das eine Testschaltung der Halbleitertesteinrichtung gemäß einer ersten Ausführungsform veranschaulicht.
3 ist ein Flussdiagramm, um ein Testverfahren unter Verwendung der Halbleitertesteinrichtung gemäß einer ersten Ausführungsform zu erläutern.
4 ist ein Schaltungsdiagramm, das die Testschaltung zur Zeit eines Testbeginns der Halbleitertesteinrichtung gemäß einer ersten Ausführungsform veranschaulicht.
5 ist ein Schaltungsdiagramm, das ein Beispiel der Testschaltung nach dem Testbeginn der Halbleitertesteinrichtung gemäß einer ersten Ausführungsform veranschaulicht.
6 ist ein Schaltungsdiagramm, das eine Testschaltung einer Modifikation der Halbleitertesteinrichtung gemäß der ersten Ausführungsform veranschaulicht.
7 ist ein Schaltungsdiagramm, das eine Testschaltung einer Halbleitertesteinrichtung gemäß einer zweiten Ausführungsform veranschaulicht.
8 ist ein Schaltungsdiagramm, das die Testschaltung zur Zeit eines Testbeginns der Halbleitertesteinrichtung gemäß der zweiten Ausführungsform veranschaulicht.
9 ist ein Schaltungsdiagramm, das ein Beispiel der Testschaltung nach dem Testbeginn der Halbleitertesteinrichtung gemäß der zweiten Ausführungsform veranschaulicht.
10 ist ein Schaltungsdiagramm, das eine Testschaltung einer Modifikation der Halbleitertesteinrichtung gemäß der zweiten Ausführungsform veranschaulicht.
11 ist ein Schaltungsdiagramm, das eine Testschaltung einer Halbleitertesteinrichtung gemäß einer dritten Ausführungsform veranschaulicht.
12 ist ein Schaltungsdiagramm, das eine Testschaltung eines Anwendungsbeispiels der Halbleitertesteinrichtung gemäß der dritten Ausführungsform veranschaulicht.
13 ist ein Flussdiagramm, um das Verfahren zum Herstellen von Halbleitervorrichtungen gemäß einer vierten Ausführungsform zu erläutern.

Beschreibung von Ausführungsformen
Unter Bezugnahme auf die Zeichnungen werden im Folgenden Ausführungsformen erläutert. In den Zeichnungen, auf die im Folgenden verwiesen wird, sind gleiche oder äquivalente Teilbereiche mit den gleichen Bezugsziffern und -zeichen bezeichnet, und eine Erläuterung der Teilbereiche wird nicht wiederholt.
Erste Ausführungsform
Eine Halbleitertesteinrichtung gemäß einer ersten Ausführungsform wird unter Bezugnahme auf 1 bis 5 erläutert. 1 ist ein schematisches Diagramm, das eine Halbleitertesteinrichtung 100 gemäß dieser Ausführungsform veranschaulicht. 2 ist ein Schaltungsdiagramm, das eine Testschaltung 110 der Halbleitertesteinrichtung 100 veranschaulicht. 3 ist ein Flussdiagramm, um ein Testverfahren unter Verwendung der Halbleitertesteinrichtung 100 zu erläutern. 4 ist ein Schaltungsdiagramm, das die Testschaltung 110 zur Zeit eines Testbeginns veranschaulicht. 5 ist ein Schaltungsdiagramm, das ein Beispiel der Testschaltung 100 nach dem Testbeginn veranschaulicht.
Zunächst wird unter Bezugnahme auf 1 die Konfiguration der Halbleitertesteinrichtung 100 erläutert.
Die Halbleitertesteinrichtung 100 enthält eine Stromversorgung 1, einen Wafertisch 2, der mit einer Hochspannungsseite der Stromversorgung 1 verbunden ist, eine Vielzahl von Sonden 3, die voneinander elektrisch unabhängig sind, eine Sondenkarte 4, die die Sonden 3 hält und mit einer Niederspannungsseite der Stromversorgung 1 verbunden ist, und eine Steuerungseinheit 5, die im Inneren einen Schalter und eine Steuerungsschaltung 5a enthält. Die Sonden 3 sind über die Steuerungseinheit 5 ebenfalls mit der Hochspannungsseite der Stromversorgung 1 elektrisch verbunden. Ein Halbleiterwafer 6 und auf dem Halbleiterwafer 6 ausgebildete Halbleitervorrichtungen 7 sind zu testende Objekte und sind nicht in der Konfiguration der Halbleitertesteinrichtung 100 enthalten. Ein Teil der Komponenten ist in 1 weggelassen. Die Halbleitertesteinrichtung 100 ist jedoch so konfiguriert, dass sie die in 2 veranschaulichte Testschaltung 110 enthält. 2 wird unten erläutert.
Als Beispiel ist in der folgenden Erläuterung ein Testziel der Halbleitertesteinrichtung 100 ein vertikaler SiC-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor). Das Beispiel wird unten im Detail erläutert.
Die Halbleitervorrichtung 7, die das zu testende Objekt ist, ist ein vertikaler SiC-MOSFET, der eine Drainelektrode 7a (einen Hochspannungsanschluss), eine Gateelektrode 7b und eine Sourceelektrode 7c (einen Niederspannungsanschluss) enthält, wie in einem Rahmen mit gestrichelter Linie in 2 veranschaulicht ist. In 1 sind die Drainelektrode 7a, die Gateelektrode 7b und die Sourceelektrode 7c nicht veranschaulicht. Jedoch ist jeweils eine Vielzahl von Drainelektroden 7a einer Vielzahl von Halbleitervorrichtungen 7 in der Vielzahl von Halbleitervorrichtungen 7 auf der Seite der rückseitigen Oberfläche des Halbleiterwafers 6, das heißt, auf der Seite des Wafertisches 2, ausgebildet. Eine Vielzahl von Gateelektroden 7b und eine Vielzahl von Sourceelektroden 7c der Halbleitervorrichtungen 7 sind jeweils unabhängig voneinander in der Vielzahl von Halbleitervorrichtungen 7 auf der Seite der vorderen Oberfläche des Halbleiterwafers 6, das heißt auf der Seite der Sonden 3, ausgebildet.
Der Wafertisch 2 ist ein leitfähiger Tisch zum Platzieren des Halbleiterwafers 6. Der Wafertisch 2 ist über die Steuerungseinheit 5 unter Verwendung eines Hochspannungsdrahts 11 mit der Hochspannungsseite der Stromversorgung 1 elektrisch verbunden. Mit anderen Worten wird der Halbleiterwafer 6 auf dem Wafertisch 2 so platziert, dass die auf der Seite der unteren Oberfläche des Halbleiterwafers 6 ausgebildeten Drainelektroden 7a mit dem Wafertisch 2 in Kontakt kommen. Folglich verbindet der Wafertisch 2 die Drainelektroden 7a der Halbleitervorrichtungen 7 und die Hochspannungsseite der Stromversorgung 1 elektrisch. Zu dieser Zeit sind, da die Drainelektroden 7a jeweils auf der Seite der rückseitigen Oberfläche des Halbleiterwafers 6 ausgebildet sind, die Drainelektroden 7a der Vielzahl von Halbleitervorrichtungen 7 über den Wafertisch 2 gemeinsam mit der Hochspannungsseite der Stromversorgung 1 elektrisch verbunden.
Die Sonden 3 sind eine Vielzahl von der Sondenkarte 4 gehaltener Anschlüsse und voneinander unabhängig. Die Sonden 3 sind unabhängig voneinander mit den Sourceelektroden 7c verbunden, die auf der Seite der oberen Oberfläche des Halbleiterwafers 6 ausgebildet sind. Die Sonden 3 sind über die Sondenkarte 4 und die Steuerungseinheit 5 unter Verwendung eines Niederspannungsdrahts 12 mit der Niederspannungsseite der Stromversorgung 1 elektrisch verbunden. Mit anderen Worten werden die Sonden 3 mit den Sourceelektroden 7c der Halbleitervorrichtungen 7 in Kontakt gebracht, um die Sourceelektroden 7c der Halbleitervorrichtungen 7 und die Niederspannungsseite der Stromversorgung 1 elektrisch zu verbinden. Die Sourceelektroden 7c sind in der Vielzahl von Halbleitervorrichtungen 7 jeweils unabhängig voneinander ausgebildet. Die jeweiligen Sourceelektroden 7c sind über die Vielzahl von Sonden 3 mit der Niederspannungsseite der Stromversorgung 1 elektrisch verbunden. In 1 ist der Niederspannungsdraht 12, der von den Sonden 3 über die Sondenkarte 4 mit der Steuerungseinheit 5 verbunden ist, vereinfacht und veranschaulicht. Jedoch wird als der Niederspannungsdraht 12 eine Vielzahl von Drähten verwendet, die unabhängig voneinander mit einer Vielzahl von Anschlüssen verbunden sind. Die Sonden 3 sind ebenfalls über die Steuerungseinheit 5 mit der Hochspannungsseite der Stromversorgung 1 elektrisch verbunden.
Auf diese Weise sind die auf der Seite der unteren Oberfläche des Halbleiterwafers 6 ausgebildeten Drainelektroden 7a und die auf der Seite der oberen Oberfläche des Halbleiterwafers 6 ausgebildeten Sourceelektroden 7c unter Verwendung des Wafertisches 2 bzw. der Sonden 3 mit der Stromversorgung 1 elektrisch verbunden. Folglich kann die Halbleitertesteinrichtung 100 eine Spannung zwischen Drains und Sources der Vielzahl von Halbleitervorrichtungen 7 gleichzeitig anlegen und den Burn-in-Test durchführen.
Die Sondenkarte 4 hält wie oben erläutert die Sonden 3. Die Sondenkarte 4 ist so konfiguriert, dass sie zusammen mit den Sonden 3 von der Halbleitertesteinrichtung 100 abnehmbar ist. Da die Sondenkarte 4 abnehmbar ist, kann die Sondenkarte 4 entsprechend Testzielen und -zwecken durch verschiedene unterschiedliche Sondenkarten ersetzt werden. Die Sondenkarte 4 kann nach Bedarf im Innern Schaltungskomponenten wie etwa eine Stromversorgung und einen Schalter enthalten.
Um die Testschaltung der Halbleitertesteinrichtung 100 zu steuern, ist die Steuerungseinheit 5 so vorgesehen, dass sie mit dem mit der Hochspannungsseite der Stromversorgung 1 verbundenen Hochspannungsdraht 11 und dem mit der Niederspannungsseite der Stromversorgung 1 verbundenen Niederspannungsdraht 12 verbunden ist. Die Steuerungseinheit 5 enthält als deren interne Komponenten die Steuerungsschaltung 5a, eine Vielzahl von Unterbrecherschaltern 13 (erste Schalter), die in der Testschaltung 110 in 2 veranschaulicht sind, und eine Vielzahl von Drain-Source-Schaltern 14 (zweite Schalter). Details der Unterbrecherschalter 13 und der Drain-Source-Schalter 14 werden unten in einer Erklärung der Testschaltung 110 erläutert. Die Steuerungseinheit 5 kann ferner eine (nicht veranschaulichte) Spannungs-Detektionsschaltung, die eine Spannung zwischen Nebenschlusswiderständen misst, enthalten.
Die Halbleitertesteinrichtung 100 enthält ferner eine (nicht veranschaulichte) Leckstrom-Detektionsschaltung, um während einer Spannungsanlegung, um einen Defekt und eine Verschlechterung der Halbleitervorrichtung 7 zu detektieren, einen Leckstrom zu messen.
Die Testschaltung 110 der Halbleitertesteinrichtung 100 wird unter Bezugnahme auf 2 erläutert.
Die Testschaltung 110 enthält den mit der Hochspannungsseite der Stromversorgung 1 verbundenen Hochspannungsdraht 11, den mit der Niederspannungsseite der Stromversorgung 1 verbundenen Niederspannungsdraht 12, die Unterbrecherschalter 13 (die ersten Schalter), die mit der Seite der Sourceelektroden 7c der Halbleitervorrichtungen 7, welche die zu testenden Objekte sind, verbunden sind, und die Drain-Source-Schalter 14 (die zweiten Schalter), die zwischen die Drains und Sources der Halbleitervorrichtungen 7 geschaltet sind. All jene, die in Rahmen mit gestrichelter Linie in 2 veranschaulicht sind, sind die Halbleitervorrichtungen 7, welche die zu testenden Objekte sind. Die Halbleitervorrichtungen 7 sind nicht in der Konfiguration der Halbleitertesteinrichtung 100 enthalten.
Wie in 2 veranschaulicht ist, ist in der Testschaltung 110 der Halbleitertesteinrichtung 100 die Vielzahl von Halbleitervorrichtungen 7 parallel geschaltet. Folglich ist es möglich, eine Spannung zwischen den Drains und den Sources der jeweiligen Halbleitervorrichtungen 7 gleichzeitig anzulegen und die Vielzahl von Halbleitervorrichtungen 7 gleichzeitig zu testen.
Der Hochspannungsdraht 11 verbindet die Hochspannungsseite der Stromversorgung 1 und die Drainelektroden 7a (die Hochspannungsanschlüsse) der Halbleitervorrichtungen 7 elektrisch. Der Niederspannungsdraht 12 verbindet die Niederspannungsseite der Stromversorgung 1 und die Sourceelektroden 7c (die Niederspannungsanschlüsse) der Halbleitervorrichtungen 7 elektrisch. Da die Halbleitertesteinrichtung 100 auf diese Weise mit den Halbleitervorrichtungen 7 verbunden ist, kann eine Spannung zwischen den Drainelektroden 7a und den Sourceelektroden 7c der Halbleitervorrichtungen 7 angelegt werden.
Die Unterbrecherschalter 13 (die ersten Schalter) sind eine Vielzahl von Schaltern, die mit den jeweiligen Halbleitervorrichtungen 7 zwischen den Sourceelektroden 7c und der Niederspannungsseite der Stromversorgung 1 verbunden sind. Indem man die Unterbrecherschalter 13 ausschaltet, werden die mit den ausgeschalteten Unterbrecherschaltern 13 verbundenen Halbleitervorrichtungen 7 von den Testschaltungen getrennt. Als Komponenten der Halbleitertesteinrichtung 100 sind die Unterbrecherschalter 13 in der in 1 veranschaulichten Steuerungseinheit 5 enthalten.
Die Drain-Source-Schalter 14 (die zweiten Schalter) sind Schalter, deren eine Enden mit den Drainelektroden 7a der jeweiligen Halbleitervorrichtungen 7 verbunden sind und deren andere Enden mit den Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 verbunden sind. Indem man die Drain-Source-Schalter 14 einschaltet, wird das Potential der Sourceelektroden 7c auf der Niederspannungsseite auf das Potential der Drainelektroden 7a auf der Hochspannungsseite angehoben. Als Komponenten der Halbleitertesteinrichtung 100 sind die Drain-Source-Schalter 14 in der in 1 veranschaulichten Steuerungseinheit 5 enthalten.
Beim Burn-in-Test werden, wenn eine Spannungsanlegung zwischen den Drainelektroden 7a und den Sourceelektroden 7c der Halbleitervorrichtungen 7 begonnen wird, in all den Halbleitervorrichtungen 7, welche Messziele sind, die Unterbrecherschalter 13 auf An gesteuert und werden die Drain-Source-Schalter 14 auf Aus gesteuert. Falls es eine Halbleitervorrichtung gibt, von der zu dieser Zeit ein Defekt schon bekannt ist, kann zu Beginn der Spannungsanlegung der Unterbrecherschalter 13 auf Aus gesteuert werden und kann der Drain-Source-Schalter 14 auf An gesteuert werden.
Nachdem die Schalter auf diese Weise gesteuert sind, um die Spannungsanlegung zu beginnen, bestimmt, wenn ein Leckstrom, der gleich einem vorher festgelegten Referenzwert oder größer ist, in einem Teil der Vielzahl von Halbleitervorrichtungen 7, welche die zu testenden Objekte sind, detektiert wird, die Steuerungsschaltung 5a die Halbleitervorrichtung als defekte Halbleitervorrichtung. Die Steuerungsschaltung 5a steuert nur den Unterbrecherschalter 13 und den Drain-Source-Schalter 14, die mit der defekten Halbleitervorrichtung verbunden sind. Zunächst steuert die Steuerungsschaltung 5a den Unterbrecherschalter 13 auf Aus und steuert danach den Drain-Source-Schalter 14 auf An. Die defekte Halbleitervorrichtung kann durch Ausschalten des Unterbrecherschalters 13 von der Testschaltung getrennt werden. Das Potential der Sourceelektrode 7c wird auf das Potential der Drainelektrode 7a angehoben, indem danach der Drain-Source-Schalter 14 eingeschaltet wird. Daher kann eine Spannungsanlegung an die defekte Halbleitervorrichtung, für die der Test ausgesetzt werden soll, stabil unterbunden werden. Folglich ist es möglich, den Test ohne Beeinflussung der anderen Halbleitervorrichtungen fortzusetzen.
Ein Testverfahren zum Testen von Halbleitervorrichtungen unter Verwendung der Halbleitertesteinrichtung 100 wird unter Bezugnahme auf 3 erläutert.
Zunächst wird der Halbleiterwafer 6 auf dem Wafertisch 2 so platziert, dass die Seite der unteren Oberfläche des Halbleiterwafers 6 mit dem Wafertisch 2 in Kontakt kommt (Schritt S101). Eine Positionseinstellung für den Halbleiterwafer 6 wird nach Bedarf durchgeführt, um die auf der Seite der unteren Oberfläche des Halbleiterwafers 6 ausgebildeten Drainelektroden 7a mit dem Wafertisch 2 in Kontakt zu bringen. Folglich sind die Hochspannungsseite der Stromversorgung 1 und die Drainelektroden 7a (die Hochspannungsanschlüsse) der Halbleitervorrichtungen 7 elektrisch verbunden.
Anschließend werden die Sonden 3 mit der Vielzahl von auf der Seite der oberen Oberfläche des Halbleiterwafers 6 ausgebildeten Sourceelektroden 7c in Kontakt gebracht (Schritt S102). Dadurch werden die Niederspannungsseite der Stromversorgung 1 und die Sourceelektroden 7c (die Niederspannungsanschlüsse) der Halbleitervorrichtungen 7 elektrisch verbunden. Die Sonden 3 können mit der Sourceelektrode 7c eines Teils der Vielzahl von auf dem Halbleiterwafer 6 ausgebildeten Halbleitervorrichtungen 7 verbunden werden oder können mit den Sourceelektroden 7c aller Halbleitervorrichtungen 7 verbunden werden.
Nachdem die Drainelektroden 7a und die Sourceelektroden 7c auf diese Weise jeweils mit der Stromversorgung 1 verbunden sind, wird ein Test mit Spannungsanlegung begonnen (Schritt S103). Zu dieser Zeit wird eine Spannung zwischen den Drainelektroden 7a und den Sourceelektroden 7c der Vielzahl von Halbleitervorrichtungen 7 von der Stromversorgung 1 über den mit dem Hochspannungsdraht 11 verbundenen Wafertisch 2 und die mit dem Niederspannungsdraht 12 verbundenen Sonden 3 angelegt. Wenn die Spannungsanlegung begonnen wird, werden, wie in 4 veranschaulicht ist, die Unterbrecherschalter 13 (die ersten Schalter) auf An gesteuert und werden die Drain-Source-Schalter 14 (die zweiten Schalter) auf Aus gesteuert. Der Test mit Spannungsanlegung kann bei der Raumtemperatur durchgeführt werden oder kann unter hoher Temperatur in einem Bereich durchgeführt werden, den die Halbleitertesteinrichtung 100 zulässt.
Wenn der Test mit Spannungsanlegung begonnen wurde, bestimmt die Leckstrom-Detektionsschaltung, ob ein Leckstrom, der gleich dem vorher festgelegten Referenzwert oder größer ist, in irgendeiner der Vielzahl von Testziel-Halbleitervorrichtungen 7 detektiert wird (Schritt S104).
Wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in irgendeiner der Halbleitervorrichtungen 7 detektiert wird (Ja in Schritt S104), bestimmt die Steuerungsschaltung 5a, dass die Halbleitervorrichtung eine defekte Halbleitervorrichtung ist. Zunächst steuert die Steuerungsschaltung 5a den mit der defekten Halbleitervorrichtung verbundenen Unterbrecherschalter 13 auf Aus bzw. steuert anschließend den mit der defekten Halbleitervorrichtung verbundenen Drain-Source-Schalter 14 auf An (Schritt S105). Wenn beispielsweise ein Leckstrom, der gleich dem Referenzwert oder größer ist, in der Halbleitervorrichtung 7 am rechten Ende in der Testschaltung 110 zu der Zeit des in 4 veranschaulichten Testbeginns detektiert wird, bestimmt, wie in 5 veranschaulicht ist, die Steuerungsschaltung 5a eine Halbleitervorrichtung 71 als defekte Halbleitervorrichtung 71. Die Steuerungsschaltung 5a steuert den Drain-Source-Schalter 14 und den Unterbrecherschalter 13, die mit der defekten Halbleitervorrichtung 71 verbunden sind. Zunächst steuert die Steuerungsschaltung 5a den Unterbrecherschalter 13 auf Aus und steuert danach den Drain-Source-Schalter 14 auf An. Wenn auf diese Weise der Unterbrecherschalter 13 zuerst ausgeschaltet wird, wird die defekte Halbleitervorrichtung 71 von der Testschaltung getrennt. Wenn danach der Drain-Source-Schalter 14 eingeschaltet wird, wird das Potential der Sourceelektrode 7c auf das Potential der Drainelektrode 7a angehoben. Folglich kann das Potential der defekten Halbleitervorrichtung 71 stabilisiert werden. Zu dieser Zeit wird die Spannungsanlegung für die anderen Halbleitervorrichtungen 7 fortgesetzt.
Wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in all den Halbleitervorrichtungen 7 nicht detektiert wird (Nein in Schritt S104) oder nachdem die Schaltsteuerung wie oben in Schritt S105 durchgeführt ist, bestimmt anschließend die Steuerungsschaltung 5a, ob all die Testziel-Halbleitervorrichtungen 7 als defekte Halbleitervorrichtungen bestimmt sind, das heißt, die Schaltsteuerung in Schritt S105 wird an all den Testziel-Halbleitervorrichtungen 7 durchgeführt (Schritt S106).
Wenn die Schaltsteuerung in Schritt S105 an all den Halbleitervorrichtungen 7 durchgeführt ist, das heißt, die Unterbrecherschalter 13 auf Aus gesteuert sind bzw. die Drain-Source-Schalter 14 auf An gesteuert sind (JA in Schritt S106), sind all die Halbleitervorrichtungen 7 von der Testschaltung getrennt. An keine Halbleitervorrichtungen 7 wird Spannung angelegt. Daher geht die Steuerungsschaltung 5a weiter zu Schritt S108, setzt die Spannungsanlegung aus und beendet den Test.
Wenn auf der anderen Seite die Schaltsteuerung in Schritt S105 an nicht all den Halbleitervorrichtungen 7 durchgeführt wird, das heißt, wenn die Halbleitervorrichtung 7, an die gerade eine Spannung angelegt wird, vorhanden ist (Nein in Schritt S106), bestimmt die Halbleitertesteinrichtung 100, ob ein festgelegte Testzeit verstrichen ist (Schritt S107). Die Testzeit wird vorher entschieden.
Wenn bestimmt wird, dass die Testzeit nicht verstrichen ist (Nein in Schritt S107), kehrt die Steuerungsschaltung 5a zum Schritt S104 zurück und setzt die Detektion mittels der Leckstrom-Detektionsschaltung fort.
Wenn auf der anderen Seite bestimmt wird, dass die festgelegte Testzeit verstrichen ist (Ja in Schritt S106), beendet die Steuerungsschaltung 5a den Test mit Spannungsanlegung (Schritt S108).
Nachdem der Test mit Spannungsanlegung endet, löst die Steuerungsschaltung 5a den Kontakt der Sonden 3, die mit der Sourceelektrode 7c in Kontakt gebracht wurden (Schritt S109).
Schließlich wird der auf dem Wafertisch 2 platzierte Halbleiterwafer 6 als Messziel aus der Einrichtung herausgenommen, und der Test endet (Schritt S110).
Indem man den Burn-in-Test unter Verwendung der Halbleitertesteinrichtung 100 wie oben erläutert durchführt, ist es möglich, eine positive Spannung zwischen den Drains und den Sources der Vielzahl von Halbleitervorrichtungen 7 anzulegen und eine Halbleitervorrichtung, die eine große Anzahl an Kristalldefekten enthält und eine verhältnismäßig kurze Lebensdauer der Vorrichtung aufweist, als defektes Produkt auszusortieren. Es ist möglich, die Zuverlässigkeit der Halbleitervorrichtungen sicherzustellen.
Eine Überprüfung der Charakteristiken für die Halbleitervorrichtungen kann zwischen Schritt S102 und Schritt S103, das heißt, vor dem Beginn des Tests mit Spannungsanlegung, und zwischen dem Schritt S107 und dem Schritt S108, das heißt, nach dem Ende des Tests mit Spannungsanlegung, durchgeführt werden. Indem man die Überprüfung der Charakteristiken vor dem Beginn des Tests mit Spannungsanlegung durchführt, ist es insbesondere in der Halbleitervorrichtung 7, in der ein Defekt gefunden wird, möglich, vorher den Unterbrecherschalter 13 auszuschalten und den Drain-Source-Schalter 14 einzuschalten und die Halbleitervorrichtung von der Testschaltung zu trennen, um zu verhindern, dass an die Halbleitervorrichtung eine Spannung angelegt wird.
Effekte der auf diese Weise konfigurierten Halbleitertesteinrichtung 100 werden erläutert.
In der herkömmlichen Halbleitertesteinrichtung ist, wenn eine Spannung an eine Vielzahl von Halbleitervorrichtungen gleichzeitig angelegt wird, um den Burn-in-Test durchzuführen, eine Testzeit im Burn-in-Test manchmal lang. Falls ein Defekt auftritt und ein Leckstrom in einem Teil der Halbleitervorrichtungen auftritt, wird daher die Testschaltung kurzgeschlossen und wird die Stromversorgung abgeschaltet, wenn die Spannungsanlegung danach fortgesetzt wird. Es besteht ein Problem, dass der Test für die anderen Halbleitervorrichtungen mit guten Vorrichtungscharakteristiken nicht fortgesetzt werden kann. Auf der anderen Seite gibt es in der Halbleitertesteinrichtung in dieser Ausführungsform einen Effekt, dass, wenn ein Test an einer großen Anzahl von Halbleitervorrichtungen durchgeführt wird, der Test an einer Vielzahl von Halbleitervorrichtungen gleichzeitig durchgeführt werden kann und bis zuletzt fortgesetzt werden kann, selbst wenn in einem Teil der Halbleitervorrichtung ein Defekt auftritt.
Das heißt, in der Konfiguration der Halbleitertesteinrichtung 100 in dieser Ausführungsform sind die Unterbrecherschalter 13 und die Drain-Source-Schalter 14 in der Testschaltung 110 vorgesehen. Daher gibt es einen Effekt, dass, wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in einem Teil der Halbleitervorrichtungen detektiert wird, die Halbleitervorrichtung als defekte Halbleitervorrichtung bestimmt und von der Testschaltung getrennt werden kann und das Potential der Halbleitervorrichtung stabilisiert werden kann, und es ist möglich, den Test ohne Beeinflussung der verbleibenden Halbleitervorrichtungen mit guten Vorrichtungscharakteristiken fortzusetzen.
Eine Modifikation der Halbleitertesteinrichtung in der ersten Ausführungsform wird unter Bezugnahme auf 6 erläutert. 6 ist ein Schaltungsdiagramm, das eine Testschaltung 120 veranschaulicht, die erhalten wird, indem die Testschaltung 110 der Halbleitertesteinrichtung 100 in dieser Ausführungsform modifiziert wird.
Zunächst wird unter Bezugnahme auf 6 die Testschaltung 120 erläutert.
Die Testschaltung 120 ist von der Testschaltung 110 in der ersten Ausführungsform insofern verschieden, als die Testschaltung 120 zusätzlich zwischen Drains und Sources eine Vielzahl von Stromversorgungen 10 zum Anlegen einer Spannung zwischen Gates und Sources enthält und ferner zwischen den Gateelektroden 7b und den Sourceelektroden 7c Gate-Source-Schalter 15 (vierte Schalter), die mit den Stromversorgungen 10 parallel verbunden sind, und Gate-Source-Trennschalter 19 (fünfte Schalter), die mit den Stromversorgungen 10 in Reihe geschaltet sind, enthält.
Wenn zwischen den Gates und den Sources der Halbleitervorrichtungen 7 ebenfalls eine Spannung angelegt wird, werden die unter Bezugnahme auf 1 erläuterten Sonden 3 jeweils unabhängig mit den Gateelektroden 7b der Halbleitervorrichtung 7 in Kontakt gebracht. Die Stromversorgungen 10 sind jeweils zwischen die Gateelektroden 7b und die Sourceelektroden 7c geschaltet. Als die Konfiguration der Testschaltung 120, wie in 6 veranschaulicht, ist es wünschenswert, die Hochspannungsseite der Stromversorgungen 10 mit der Seite der Sourceelektroden 7c zu verbinden und die Niederspannungsseite der Stromversorgungen 10 mit der Seite der Gateelektroden 7b zu verbinden.
Die Gate-Source-Schalter 15 (die vierten Schalter) sind Schalter, die parallel zu den Stromversorgungen 10 mit den Gateelektroden 7b und den Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 verbunden sind. Beim Burn-in-Test sind, wenn eine Spannung auch zwischen den Gateelektroden 7b und den Sourceelektroden 7c angelegt wird, die Gate-Source-Schalter 15 zur Zeit des Beginns einer Spannungsanlegung ausgeschaltet. Nachdem der Test begonnen wurde, steuert, wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in einem Teil der Vielzahl von Testziel-Halbleitervorrichtungen 7 detektiert wird, die Steuerungsschaltung 5a die Drain-Source-Schalter 14 und die Gate-Source-Schalter 15 gleichzeitig auf An. Folglich ist es möglich, das Potential der Sourceelektroden 7c auf das Potential der Gateelektroden 7b anzuheben.
Die Gate-Source-Trennschalter 19 (die fünften Schalter) sind Schalter, die mit den Gateelektroden 7b und den Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 in Reihe mit den Stromversorgungen 10 verbunden sind. Beim Burn-in-Test werden, wenn auch eine Spannung zwischen den Gateelektroden 7b und den Sourceelektroden 7c angelegt wird, die Gate-Source-Trennschalter 19 zur Zeit des Beginns einer Spannungsanlegung eingeschaltet. Nachdem der Test begonnen wurde, steuert, wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in einem Teil der Vielzahl von Testziel-Halbleitervorrichtungen 7 detektiert wird, die Steuerungsschaltung 5a den Unterbrecherschalter 13 auf Aus und steuert zur gleichen Zeit den Gate-Source-Trennschalter 19 auf Aus. Folglich ist es möglich, die Spannungsanlegung zwischen dem Gate und der Source abzuschalten und die Halbleitervorrichtung 7 von der Testschaltung zu trennen.
Indem man auf diese Weise eine positive Spannung zwischen den Drains und den Sources der Halbleitervorrichtungen 7 anlegt und eine negative Spannung zwischen den Gates und den Sources anlegt, ist es möglich, den Test an einem MOSFET mit einer niedrigen Schwellenspannung durchzuführen.
Ein Testverfahren zum Testen von Halbleitervorrichtungen unter Verwendung einer die Testschaltung 120 enthaltenden Halbleitertesteinrichtung wird mit Fokus auf Unterschiede gegenüber der die Testschaltung 110 enthaltenden Halbleitertesteinrichtung 100 erläutert.
In dem Testverfahren zum Testen von Halbleitervorrichtungen unter Verwendung der die Testschaltung 120 enthaltenden Halbleitertesteinrichtung sind Schritt S103 und Schritt S105 von den Schritten im Testverfahren der Halbleitertesteinrichtung 100, das unter Bezugnahme auf 3 erläutert wurde, teilweise verschieden. Die übrigen Schritte sind die gleichen.
In Schritt S103 werden zur Zeit des Beginns einer Spannungsanlegung die Unterbrecherschalter 13 auf An gesteuert und werden die Drain-Source-Schalter 14 auf Aus gesteuert. Außerdem werden die Gate-Source-Trennschalter 19 auf An gesteuert bzw. werden die Gate-Source-Schalter 15 auf Aus gesteuert.
In Schritt S105 steuert zunächst die Steuerungsschaltung 5a die Unterbrecherschalter 13 auf Aus. Zur gleichen Zeit steuert die Steuerungsschaltung 5a die Gate-Source-Trennschalter 19 auch auf Aus. Danach steuert die Steuerungsschaltung 5a die Drain-Source-Schalter 14 auf An. Zur gleichen Zeit steuert die Steuerungsschaltung 5a die Gate-Source-Schalter 15 auch auf An. Folglich kann, nachdem eine defekte Halbleitervorrichtung von der Testschaltung getrennt ist, das Potential zwischen dem Drain und der Source und zwischen dem Gate und der Source auf das gleiche Potential eingestellt werden. Deshalb stabilisiert sich das Potential der von der Testschaltung getrennten defekten Halbleitervorrichtung. Es ist möglich, den Test ohne Beeinflussung der anderen Halbleitervorrichtungen fortzusetzen.
Wenn der Burn-in-Test eines SiC-MOSFET durchgeführt wird, ist insbesondere ein Test mittels Anlegen einer positiven Spannung zwischen dem Drain und der Source und zur gleichen Zeit Anlegen einer negativen Spannung zwischen dem Gate und der Source effektiv. In solch einem Fall gibt es daher einen besonderen Effekt, dass, indem man den Unterbrecherschalter 13, den Drain-Source-Schalter 14 und den Gate-Source-Schalter 15 vorsieht, eine defekte Halbleitervorrichtung, in der ein Leckstrom, der gleich dem Referenzwert oder größer ist, detektiert wird, von der Testschaltung stabil getrennt werden kann und es möglich ist, den Test der verbleibenden Halbleitervorrichtungen mit guten Vorrichtungscharakteristiken fortzusetzen.
In dieser Ausführungsform ist als ein Beispiel der Halbleitervorrichtung 7, die das zu testende Objekt ist, der SiC-MOSFET erläutert, der Anschlüsse der Drainelektrode 7a, der Gateelektrode 7b und der Sourceelektrode 7c enthält. Jedoch ist die Halbleitervorrichtung 7 nicht auf diesen beschränkt. Wenn ein Si-MOSFET, ein IGBT (Bipolartransistor mit isoliertem Gate) oder dergleichen getestet wird, wird der gleiche Effekt erhalten, indem in deren Testschaltung Schalter vorgesehen werden, die dem Unterbrecherschalter 13 (dem ersten Schalter), dem Drain-Source-Schalter 14 (dem zweiten Schalter) und dem Gate-Source-Schalter 15 (dem vierten Schalter) äquivalent sind.
In dieser Ausführungsform ist der Halbleiterwafer 6 das Testziel der Halbleitertesteinrichtung 100. Jedoch kann nicht nur dies, sondern beispielsweise ein Krokodildraht (engl.: alligator wire) als der Wafertisch 2 oder die Sonden 3 genutzt werden, falls die Halbleitertesteinrichtung 100 eine Halbleitertesteinrichtung ist, die die in 2 veranschaulichte Testschaltung 110 oder die in 6 veranschaulichte Testschaltung 120 enthält. In diesem Fall ist das Testziel nicht auf den Halbleiterwafer beschränkt. Eine Vielzahl unabhängiger Halbleitervorrichtungen, eine Vielzahl von Halbleitermodulen oder dergleichen kann das Testziel sein. Das Gleiche gilt für die anderen Ausführungsformen.
Zweite Ausführungsform
Eine Halbleitertesteinrichtung in einer zweiten Ausführungsform wird unter Bezugnahme auf 7 bis 9 erläutert. 7 ist ein Schaltungsdiagramm, das eine Testschaltung 210 der Halbleitertesteinrichtung in dieser Ausführungsform veranschaulicht. 8 ist ein Schaltungsdiagramm, das die Testschaltung 210 zur Zeit eines Testbeginns veranschaulicht. 9 ist ein Schaltungsdiagramm, das ein Beispiel der Testschaltung 210 nach dem Testbeginn veranschaulicht.
Zunächst wird unter Bezugnahme auf 7 die Testschaltung 210 erläutert.
Die Testschaltung 210 der Halbleitertesteinrichtung in dieser Ausführungsform ist von der Testschaltung 110 der Halbleitertesteinrichtung 100 in der ersten Ausführungsform insofern verschieden, als, wie in 7 veranschaulicht ist, die Testschaltung 210 Verbindungsschalter 16 zwischen Sources (dritte Schalter) zum elektrischen Ein- oder Ausschalten zwischen den Sourceelektroden 7c (den Niederspannungsanschlüssen) der Vielzahl von Halbleitervorrichtungen 7 enthält. Die anderen Komponenten der Halbleitertesteinrichtung in dieser Ausführungsform sind die gleichen wie die Komponenten der Halbleitertesteinrichtung 100 in der ersten Ausführungsform. Daher werden ein schematisches Diagramm und eine Erläuterung der Halbleitertesteinrichtung weggelassen.
Wie in 7 veranschaulicht ist, sind die Verbindungsschalter 16 zwischen Sources (die dritten Schalter) so vorgesehen, dass die Sourceelektrode 7c jeder der Halbleitervorrichtungen 7 unabhängig von den Sourceelektroden 7c all der anderen Halbleitervorrichtungen ein- oder ausgeschaltet werden kann.
In 7 sind vier Halbleitervorrichtungen 7 parallelgeschaltet und werden getestet. Dafür werden sechs Verbindungsschalter 16 zwischen Sources und sechs Drähte genutzt. Folglich ist jede all der Halbleitervorrichtungen 7 über die Verbindungsschalter 16 zwischen Sources mit den anderen Halbleitervorrichtungen 7 verbunden. Wenn N Halbleitervorrichtungen 7 parallel verbunden sind, werden entsprechend dafür (1+2+ ... +(N-1)) Verbindungsschalter 16 zwischen Sources und (1+2+ ... +(N-1)) Drähte vorgesehen. Folglich kann jede der N Halbleitervorrichtungen 7 über die Verbindungsschalter 16 zwischen Sources mit all den anderen Halbleitervorrichtungen 7 unabhängig verbunden werden. Indem man die Vielzahl von Verbindungsschaltern 16 zwischen Sources, die unter den jeweiligen Halbleitervorrichtungen 7 verbunden werden sollen, bereitstellt, ist es, selbst wenn in irgendeiner Halbleitervorrichtung 7 ein Defekt auftritt, möglich, nur eine defekte Halbleitervorrichtung zu trennen, während die Sourceelektroden 7c in den anderen Halbleitervorrichtungen 7 verbunden gehalten werden.
In dem Test mittels der Testschaltung 210 wird wie in der ersten Ausführungsform der Test durchgeführt, indem über den Hochspannungsdraht 11 und den Niederspannungsdraht 12 von der Stromversorgung 1 eine Spannung zwischen den Drains und den Sources der Vielzahl von Halbleitervorrichtungen 7 angelegt wird. In diesem Fall kann, indem man all die Verbindungsschalter 16 zwischen Sources einschaltet, ein Sourcepotential der Testziele während des Tests gemeinsam eingestellt werden. Folglich ist es möglich, ein Rauschen zu stabilisieren, das während des Tests auftritt. Die in der Steuerungseinheit 5 enthaltene Steuerungsschaltung 5a kann die Steuerung der Verbindungsschalter 16 zwischen Sources ausführen. Eine (nicht veranschaulichte) separat vorgesehene IC zur Steuerung kann für die Steuerung genutzt werden.
Ein Testverfahren zum Testen von Halbleitervorrichtungen unter Verwendung der Halbleitertesteinrichtung in dieser Ausführungsform wird unter Bezugnahme auf 8 und 9 erläutert.
Im Testverfahren zum Testen der Halbleitervorrichtungen unter Verwendung der Halbleitertesteinrichtung in dieser Ausführungsform sind der Schritt S103 und der Schritt S105 von den Schritten des Testverfahrens der Halbleitertesteinrichtung 100, das unter Bezugnahme auf 3 in der ersten Ausführungsform erläutert wurde, teilweise verschieden. Die übrigen Schritte des Testverfahrens zum Testen der Halbleitervorrichtungen unter Verwendung der Halbleitertesteinrichtung in dieser Ausführungsform sind die gleichen wie die Schritte des Testverfahrens der Halbleitertesteinrichtung 100 in der ersten Ausführungsform. Daher wird eine Erläuterung der Schritte unterlassen.
Schritt S103 ist ein Schritt, bei dem eine Spannungsanlegung zwischen den Drains und den Sources der Halbleitervorrichtungen 7 begonnen wird. Zur Zeit eines Beginns der Spannungsanlegung im Test, in dem die Halbleitertesteinrichtung in dieser Ausführungsform genutzt wird, werden, wie in 8 veranschaulicht ist, die Drain-Source-Schalter 14 auf Aus geschaltet, werden die Unterbrecherschalter 13 auf An gesteuert bzw. werden die Verbindungsschalter 16 zwischen Sources auf An gesteuert. Indem man die Verbindungsschalter 16 zwischen Sources auf diese Weise einschaltet, kann das Potential auf der Seite der Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 gemeinsam eingestellt werden. Deshalb kann der Einfluss eines schwachen Leckstroms und Rauschens unterdrückt werden. Danach geht die Steuerungsschaltung 5a zu Schritt S104 weiter und detektiert einen Leckstrom wie in der ersten Ausführungsform.
Schritt S105 ist ein Schritt, bei dem die Schalter der Halbleitertesteinrichtung gesteuert werden, wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in Schritt S104 detektiert wird. Die Steuerungsschaltung 5a steuert alle die Verbindungsschalter 16 zwischen Sources, die eine defekte Halbleitervorrichtung, in der der Leckstrom, der gleich dem Referenzstrom oder größer ist, detektiert wird, und die anderen Halbleitervorrichtungen verbinden, auf Aus. Danach steuert die Steuerungsschaltung 5a den mit der defekten Halbleitervorrichtung verbundenen Unterbrecherschalter 13 auf Aus und steuert danach den Drain-Source-Schalter 14 auf An.
Wenn beispielsweise ein Leckstrom, der gleich dem Referenzwert oder größer ist, in der Halbleitervorrichtung 7 am rechten Ende in der 8 veranschaulichten Testschaltung detektiert wird, bestimmt, wie in 9 veranschaulicht ist, die Steuerungsschaltung 5a zuerst die Halbleitervorrichtung 71, in der der Leckstrom, der gleich dem Referenzwert oder größer ist, detektiert wird, als eine defekte Halbleitervorrichtung 71. Die Steuerungsschaltung 5a steuert all die Verbindungsschalter 16 zwischen Sources, die mit der defekten Halbleitervorrichtung 71 verbunden sind, auf Aus, steuert anschließend den Unterbrecherschalter 13 auf Aus und steuert danach den Drain-Source-Schalter 14 auf An. Folglich ist es, nachdem die Sourceelektrode 7c der defekten Halbleitervorrichtung 71, in der der Leckstrom detektiert wird, und die Sourceelektroden 7c der anderen Halbleitervorrichtungen 7 elektrisch getrennt sind, möglich, die defekte Halbleitervorrichtung 71 von der Testschaltung zu trennen und das Potential der Sourceelektrode 7c auf das Potential der Drainelektrode 7a anzuheben. Auf diese Weise kann die defekte Halbleitervorrichtung 71, in der der Leckstrom detektiert wird, von der Testschaltung getrennt werden, nachdem die Verbindung auf der Seite der Sourceelektrode 7c getrennt ist. Daher ist es möglich, zu unterbinden, dass ein Rauschen aufgrund des Umschaltens der Schalter die anderen Halbleitervorrichtungen 7 mit guten Vorrichtungscharakteristiken beeinflusst. Zu dieser Zeit wird für die anderen Halbleitervorrichtungen 7 die Spannungsanlegung fortgesetzt.
Als ein für die Erläuterung in der vorliegenden Offenbarung gemeinsamer Gegenstand ist in den Zeichnungen die Testschaltung schematisch veranschaulicht. Demnach werden zum Beispiel in 9 die Sourceelektrode 7c der Halbleitervorrichtung 71, in der ein Leckstrom, der gleich dem Referenzwert oder größer ist, detektiert wird, und die Sourceelektroden 7c der anderen Halbleitervorrichtungen durch den Niederspannungsdraht 12 verbunden gehalten, selbst wenn die Verbindungsschalter 16 zwischen Sources auf Aus gesteuert sind. Tatsächlich ist verglichen mit den Verbindungsschaltern 16 zwischen Sources der mit der Stromversorgung 1 verbundene Niederspannungsdraht 12 entfernt positioniert und lang. Selbst wenn die Sourceelektroden 7c durch den Niederspannungsdraht 12 verbunden sind, gibt es daher nahezu keinen Einfluss eines Rauschens zwischen der Halbleitervorrichtung 71 und den anderen Halbleitervorrichtungen 7. Mit anderen Worten ist es, da die Verbindungsschalter 16 zwischen Sources nahe den Sourceelektroden 7c der Halbleitervorrichtungen 7 vorgesehen sind, in der Halbleitertesteinrichtung in dieser Ausführungsform möglich, eine Fluktuation im Potential aufgrund des Einflusses von Rauschen oder dergleichen zwischen der Halbleitervorrichtung 71 und den anderen Halbleitervorrichtungen 7 zu stabilisieren.
Effekte der Halbleitertesteinrichtung in dieser Ausführungsform, die wie oben erläutert konfiguriert ist, werden erläutert.
Bei der Spannungsanlegung im Burn-in-Test wird eine hohe Spannung angelegt, oder der Test wird unter hoher Temperatur durchgeführt. Wenn auch die Testziel-Halbleitervorrichtung nicht als defekte detektiert wird, tritt daher wahrscheinlich ein Leckstrom oder Rauschen auf. Insbesondere wenn der Test auf einem Halbleiterwafer durchgeführt wird, auf dem eine Vielzahl von Halbleitervorrichtungen ausgebildet ist, werden die Halbleitervorrichtungen durch Rauschen oder dergleichen aufgrund anderer Halbleitervorrichtungen, die nahe den Halbleitervorrichtungen liegen, leicht beeinflusst.
Wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in einem Teil der Halbleitervorrichtungen während der Spannungsanlegung im Burn-in-Test auftritt, kann die defekte Halbleitervorrichtung 71 von der Testschaltung getrennt werden, indem der Unterbrecherschalter 13 gesteuert wird. Jedoch tritt beispielsweise während des Umschaltens des Schalters Rauschen auf. Wenn das Rauschen zu den anderen Halbleitervorrichtungen übertragen wird, tritt wahrscheinlich eine verknüpfte Unterbrechung (engl.: linked breakage) oder ein Defekt in den Halbleitervorrichtungen mit guten Vorrichtungscharakteristiken auf.
Daher kann in der Halbleitertesteinrichtung in dieser Ausführungsform, indem man die Verbindungsschalter 16 zwischen Sources einschaltet und die Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 während des Tests verbindet, ein Potential gemeinsam für die Halbleitervorrichtungen 7 eingestellt werden. Deshalb gibt es einen besonderen Effekt, dass der Einfluss von Rauschen während des Tests reduziert werden kann.
Wenn ein Leckstrom, der gleich dem Referenzwert oder größer ist, in einem Teil der Halbleitervorrichtungen detektiert wird, werden zuerst all die Verbindungsschalter 16 zwischen Sources, die mit der defekten Halbleitervorrichtung verbunden sind, auf Aus gesteuert und werden dann der Unterbrecherschalter 13 und der Drain-Source-Schalter 14 gesteuert. Folglich gibt es einen besonderen Effekt, dass ein durch Umschalten der Schalter wie etwa des Unterbrecherschalters 13 oder des Drain-Source-Schalters 14 verursachtes Rauschen ausgeschaltet werden kann und, selbst wenn ein Teil des Rauschens fortgepflanzt wird, das Rauschen durch eine Verbindung mit den anderen Halbleitervorrichtungen stabilisiert wird und eine Schädigung an den Halbleitervorrichtungen mit guten Vorrichtungscharakteristiken unterdrückt werden kann.
Eine Modifikation der Halbleitertesteinrichtung in der zweiten Ausführungsform wird unter Bezugnahme auf 10 erläutert. 10 ist ein Schaltungsdiagramm, das eine Testschaltung 220 veranschaulicht, die erhalten wird, indem die Testschaltung 210 der Halbleitertesteinrichtung in dieser Ausführungsform modifiziert wird.
Die Testschaltung 220 ist von der Testschaltung 210 in der zweiten Ausführungsform insofern verschieden, als die Testschaltung 220 einen Schalterverbindungsdraht 17 (einen dritten Schalterverbindungsdraht) enthält, der mit der Niederspannungsseite der Stromversorgung 1 verbunden ist, und die Verbindungsschalter 16 zwischen Sources, die mit der Seite der Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 verbunden sind, gemeinsam mit dem Schalterverbindungsdraht 17 verbunden sind.
Um die jeweiligen Sourceelektroden 7c der Vielzahl von Halbleitervorrichtungen 7 über die Verbindungsschalter 16 zwischen Sources elektrisch ein- oder auszuschalten, sind, wie oben erläutert wurde, wenn die Anzahl der Halbleitervorrichtungen 7 N beträgt, gewöhnlich (1+2+ ... +(N+1)) Verbindungsschalter 16 zwischen Sources notwendig. Indem man den Schalterverbindungsdraht 17 vorsieht, sind daher die mit den Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 unabhängig verbundenen Verbindungsschalter 16 zwischen Sources gemeinsam mit dem Schalterverbindungsdraht 17 verbunden. Folglich ist es möglich, die jeweiligen Sourceelektroden 7c unabhängig elektrisch ein- oder auszuschalten. Deshalb gibt es einen besonderen Effekt, dass die Anzahl der Verbindungsschalter 16 zwischen Sources und die Anzahl an Drähten auf N reduziert werden kann.
Dritte Ausführungsform
Eine Halbleitertesteinrichtung in einer dritten Ausführungsform wird unter Bezugnahme auf 11 erläutert. 11 ist ein Schaltungsdiagramm, das eine Testschaltung 310 der Halbleitertesteinrichtung in dieser Ausführungsform veranschaulicht.
Zunächst wird unter Bezugnahme auf 11 die Testschaltung 310 erläutert.
Die Testschaltung 310 der Halbleitertesteinrichtung in dieser Ausführungsform ist von der Testschaltung 110 der Halbleitertesteinrichtung 100 in der ersten Ausführungsform insofern verschieden, als, wie in 11 veranschaulicht ist, die Testschaltung 310 bidirektionale Dioden 18 enthält, die die Sourceelektroden 7c der Vielzahl von Halbleitervorrichtungen 7 elektrisch ein- oder ausschalten. Die übrigen Komponenten der Halbleitertesteinrichtung in dieser Ausführungsform sind die gleichen wie die Komponenten der Halbleitertesteinrichtung 100 in der ersten Ausführungsform. Daher sind ein schematisches Diagramm und eine Erläuterung der Halbleitertesteinrichtung weggelassen.
Die bidirektionalen Dioden 18 sind in der gleichen Anzahl und an den gleichen Positionen wie die Verbindungsschalter 16 zwischen Sources der Testschaltung 210 in der erläuterten zweiten Ausführungsform vorgesehen. In jeder der bidirektionalen Dioden 18 sind zwei Dioden so parallel verbunden, dass sie in entgegengesetzte Richtungen gerichtet sind, so dass, wenn eine Potentialdifferenz, die gleich einer festen Schwelle oder größer ist, zwischen beiden Enden der bidirektionalen Diode 18 auftritt, ein elektrischer Strom nur in Richtung einer der Enden fließt. Da die Seite der Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 über die bidirektionalen Dioden 18 verbunden ist, fließt dementsprechend, wenn auf der Seite der Sourceelektrode 7c irgendeiner der Halbleitervorrichtungen 7 Rauschen auftritt, ein elektrischer Strom in einer Richtung, um den Einfluss des Rauschens aufzuheben. Wenn kein Rauschen auftritt und keine Potentialdifferenz auftritt, sind die bidirektionalen Dioden 18 in einem Aus-Zustand. Daher fließt zwischen den Sourceelektroden 7c kein elektrischer Strom.
Ein Testverfahren zum Testen von Halbleitervorrichtungen unter Verwendung der Halbleitertesteinrichtung in dieser Ausführungsform hängt nicht mit der Steuerung der bidirektionalen Dioden 18 zusammen. Das Testverfahren ist das gleiche wie das Testverfahren, das unter Bezugnahme auf 3 in der ersten Ausführungsform erläutert wurde. Daher wird eine Erläuterung des Testverfahrens unterlassen.
Effekte der Halbleitertesteinrichtung in dieser Ausführungsform, die wie oben erläutert konfiguriert ist, werden erklärt.
In der Halbleitertesteinrichtung in dieser Ausführungsform gibt es, da die zwischen die Sourceelektroden 7c der Vielzahl von Halbleitervorrichtungen 7 geschalteten bidirektionalen Dioden 18 vorgesehen sind, einen Effekt, dass das Potential zwischen den Sourceelektroden 7c der jeweiligen Halbleitervorrichtungen 7 gemeinsam gehalten werden kann und der Einfluss von Rauschen während des Tests reduziert werden kann. Insbesondere müssen, wenn die in der zweiten Ausführungsform erläuterten Verbindungsschalter 16 zwischen Sources genutzt werden, die Verbindungsschalter 16 zwischen Sources gesteuert werden. Wenn jedoch die bidirektionalen Dioden 18 genutzt werden, gibt es einen besonderen Effekt, dass eine An-/Aus-Steuerung der Schalter nicht notwendig ist.
Wie die Testschaltung 220 in der zweiten Ausführungsform, die in 10 veranschaulicht ist, kann der Schalterverbindungsdraht 17 (ein Verbindungsdraht für bidirektionale Dioden) für die Testschaltung 310 der Halbleitertesteinrichtung in dieser Ausführungsform verwendet werden. In diesem Fall ist es wie in der zweiten Ausführungsform möglich, die Anzahl der bidirektionalen Dioden 18 und der Drähte zu reduzieren.
Ein Anwendungsbeispiel der Halbleitertesteinrichtung in der dritten Ausführungsform wird unter Bezugnahme auf 12 erläutert. 12 ist ein Schaltungsdiagramm, das eine Testschaltung 320 veranschaulicht, für die die Testschaltung 310 der Halbleitertesteinrichtung in dieser Ausführungsform verwendet wird.
Die Testschaltung 320 ist wie in 12 veranschaulicht ein Anwendungsbeispiel, um die Halbleitertesteinrichtung in dieser Ausführungsform auf Halbleitervorrichtungen 8 anzuwenden, welche eine Stromabtastung einbeziehende MOSFETs sind, die eine Vielzahl von Sourceelektroden in einer Halbleitervorrichtung enthalten. Die Halbleitervorrichtungen 8 sind in 12 in Rahmen mit gestrichelten Linien veranschaulicht. Da die Halbleitervorrichtungen 8 zu testende Objekte sind, sind die Halbleitervorrichtungen 8 in der Konfiguration der Halbleitertesteinrichtung nicht enthalten.
Jede der Halbleitervorrichtungen 8 enthält zusätzlich zu einer Drainelektrode 8a und einer Gateelektrode 8b zwei Arten von Sourceelektroden, welche eine Haupt-Sourceelektrode 8c und eine Mess-Sourceelektrode 8d sind. Die Haupt-Sourceelektroden 8c und die Mess-Sourceelektroden 8d sind in den jeweiligen Halbleitervorrichtungen 8 ausgebildet.
In solchen Halbleitervorrichtungen 8 wird, wenn eine Vielzahl von Halbleitervorrichtungen 8 gleichzeitig getestet wird und ein Defekt wie etwa ein Leckstrom auftritt, das Potential der jeweiligen Sourceelektroden durch Rauschen beeinflusst. Gewöhnlich ist die Kapazität der Mess-Sourceelektroden 8d verhältnismäßig kleiner als die Kapazität der Haupt-Sourceelektroden 8c und wird die Kapazität der Mess-Sourceelektroden 8d durch Rauschen leicht beeinflusst. Es handelt sich um einen Bruch bzw. eine Unterbrechung aufgrund des Rauschens.
Wie in 12 veranschaulicht ist, sind daher die bidirektionalen Dioden 18 zwischen die Haupt-Sourceelektroden 8c und die Mess-Sourceelektroden 8d geschaltet. Folglich gibt es, wie bei der Testschaltung 310 erläutert wurde, einen besonderen Effekt, dass der Einfluss des Rauschens unterdrückt werden kann.
In der obigen Erläuterung ist die bidirektionale Diode 18 zwischen die Haupt-Sourceelektrode 8c und die Mess-Sourceelektrode 8d der gleichen Halbleitervorrichtung 8 in der Testschaltung 320 geschaltet. Ferner kann der Verbindungsschalter 16 zwischen Sources oder die bidirektionale Diode 18 zwischen Sourceelektroden verschiedener Halbleitervorrichtungen 8 vorgesehen werden.
Vierte Ausführungsform
Eine vierte Ausführungsform bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung der Halbleitertesteinrichtung gemäß einer der ersten bis dritten Ausführungsformen. 13 ist ein Flussdiagramm, um das Verfahren zum Herstellen von Halbleitervorrichtungen in dieser Ausführungsform zu erläutern.
Zunächst wird das Verfahren zum Herstellen von Halbleitervorrichtungen in dieser Ausführungsform unter Bezugnahme auf 13 erläutert.
Zuerst wird ein SiC-Substrat vom n-Typ präpariert (Schritt S201).
Anschließend wird auf der vorderen Oberfläche des SiC-Substrats durch epitaktisches Wachstum eine SiC-Driftschicht vom n-Typ gebildet (Schritt S202).
Ein Wannenbereich vom p-Typ, der Aluminium (AI), das eine erste Störstelle ist, als Störstelle vom p-Typ enthält, wird mittels Ioneninjektion auf der gebildeten SiC-Driftschicht selektiv ausgebildet (Schritt S203).
Ein Sourcebereich vom n-Typ, der Stickstoff (N), der eine zweite Störstelle ist, als Störstelle vom n-Typ enthält, wird mittels Ioneninjektion auf einem Oberflächenschichtabschnitt des ausgebildeten Wannenbereichs selektiv ausgebildet (Schritt S204).
Anschließend wird eine Wärmebehandlung durchgeführt, um die Störstellen zu aktivieren (Schritt S205).
Nach der Wärmebehandlung wird ein aus Siliziumdioxid (SiO₂) bestehender Gate-Isolierfilm auf der Seite der vorderen Oberfläche der SiC-Driftschicht, die den Wannenbereich und den Sourcebereich enthält, mit Ausnahme eines Teils auf der Seite der vorderen Oberfläche des Sourcebereichs ausgebildet (Schritt S206).
Ferner wird auf dem Gate-Isolierfilm ein Polysiliziumfilm mit elektrischer Leitfähigkeit gebildet, und eine Gateelektrode wird durch Strukturieren des Polysiliziumfilms ausgebildet (Schritt S207) .
Anschließend wird auf der Gateelektrode eine Zwischenschicht-Isolierschicht gebildet (Schritt S208).
Danach wird auf dem Sourcebereich eine mit dem Sourcebereich elektrisch verbundene Sourceelektrode ausgebildet (Schritt S209).
Eine Drainelektrode wird anschließend auf der rückseitigen Oberfläche des SiC-Substrats gebildet (Schritt S210).
Auf diese Weise wird ein Halbleiterwafer komplettiert, auf dem eine Vielzahl von Halbleitervorrichtungen ausgebildet ist (Schritt S211).
Anschließend wird der Halbleiterwafer in die Halbleitertesteinrichtung in irgendeiner der ersten bis dritten Ausführungsformen gelegt und wird der Burn-in-Test durchgeführt (Schritt S212). Der Testschritt ist der gleiche wie in dem unter Bezugnahme auf 3 erläuterten Testverfahren in den ersten bis dritten Ausführungsformen. Eine detaillierte Erläuterung des Testschritts wird unterlassen.
Nachdem der Test endet, wird eine als defekt bestimmte Halbleitervorrichtung markiert (Schritt S213).
Anschließend wird ein ineffektiver Bereich in der äußeren Peripherie des Wafers abgeschnitten und wird ein Chip vereinzelt (Schritt S214).
Nachdem der Halbleiterwafer zerteilt ist und die einzelnen Halbleitervorrichtungen komplettiert sind, werden die als defekte Produkte bestimmten Halbleitervorrichtungen ausgeschlossen und werden die Halbleitervorrichtungen in nicht defekte Produkte und defekte Produkte sortiert (Schritt S215).
Auf diese Weise werden nicht defekte Halbleitervorrichtungen komplettiert (Schritt S216).
Wie oben erläutert wurde, ist es in dem Verfahren zum Herstellen von Halbleitervorrichtungen in dieser Ausführungsform, um nicht defekte Halbleitervorrichtungen herzustellen, möglich, die Seite der rückseitigen Oberfläche des Halbleiterwafers 6 mit der Hochspannungsseite der Stromversorgung 1 zu verbinden und die Seite der vorderen Oberfläche des Halbleiterwafers 6 mit der Niederspannungsseite der Stromversorgung 1 zu verbinden, um den Test durchzuführen. Deshalb gibt es einen Effekt, dass eine Vielzahl vertikaler MOSFETs zu einem Zeitpunkt, zu dem der Halbleiterwafer 6 komplettiert ist, gleichzeitig vermessen werden kann.
In dem Testverfahren für Halbleitervorrichtungen in dieser Ausführungsform werden ferner Halbleitervorrichtungen unter Verwendung der Halbleitertesteinrichtungen in den ersten bis dritten Ausführungsformen hergestellt. Daher kann eine Vielzahl von Halbleitervorrichtungen gleichzeitig getestet werden. Überdies kann eine Aussetzung des Tests aufgrund eines Defekts eines Teils der Halbleitervorrichtungen vermieden werden. Da dies zu einer Reduzierung der Testzeit führt, gibt es einen Effekt, dass eine gesamte Herstellungszeit für Halbleitervorrichtungen reduziert werden kann.
Ein Anwendungsbeispiel des Verfahrens zum Herstellen von Halbleitervorrichtungen in der vierten Ausführungsform wird erläutert.
In dem Verfahren zum Herstellen von Halbleitervorrichtungen in der vierten Ausführungsform wird der vertikale SiC-MOSFET wie etwa ein planarer Typ oder ein Grabentyp hergestellt. Das Verfahren zum Herstellen von Halbleitervorrichtungen in der vierten Ausführungsform kann jedoch auch auf ein Herstellungsverfahren zum Herstellen des eine Stromabtastung einbeziehenden MOSFET, der im Anwendungsbeispiel der dritten Ausführungsform erläutert wurde, angewendet werden.
Wenn der eine Stromabtastung einbeziehende MOSFET hergestellt wird, sind unter den in 13 veranschaulichten Herstellungsschritten vorwiegend der Schritt S210 und der Schritt S213 verschieden. Eine Erläuterung der anderen Herstellungsschritte wird unterlassen.
Schritt S210 ist ein Schritt zum Ausbilden einer Sourceelektrode. Im Fall des eine Stromabtastung einbeziehenden MOSFET sind in einer Halbleitervorrichtung zwei Elektroden, welche eine Haupt-Sourceelektrode und eine Mess-Sourceelektrode sind, enthalten. Daher wird im Schritt zum Ausbilden einer Sourceelektrode die Haupt-Sourceelektrode in einem Großteil eines Sourcebereichs vorgesehen und wird die Mess-Sourceelektrode in einem Teil eines Bereichs vorgesehen, wo die Haupt-Sourceelektrode nicht vorgesehen ist. Zu dieser Zeit werden die Haupt-Sourceelektrode und die Mess-Sourceelektrode unabhängig vorgesehen.
Schritt S213 ist ein Schritt des Burn-in-Tests. Wie im Anwendungsbeispiel der dritten Ausführungsform erläutert wird, wird der Burn-in-Test durchgeführt, indem eine bidirektionale Diode zwischen die Haupt-Sourceelektrode und die Mess-Sourceelektrode geschaltet wird. Folglich ist es möglich, eine Situation zu verhindern, in der die Mess-Sourceelektrode durch die Haupt-Sourceelektrode beeinflusst wird und in der Mess-Sourceelektrode ein Defekt auftritt oder die Mess-Sourceelektrode unterbrochen bzw. zerstört wird.
Eine geeignete Kombination, Modifikation und Weglassung der Ausführungsformen sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Im Lichte der obigen Lehren sind offensichtlich viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
Die gesamte Offenbarung der am 30. September 2019 eingereichten japanischen Patentanmeldung Nr. 2019-179446, einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist in ihrer Gesamtheit durch Bezugnahme hierin einbezogen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2019046907 A [0003]

Claims

Halbleitertesteinrichtung, aufweisend: eine Stromversorgung (1); einen Hochspannungsdraht (11), der Hochspannungsanschlüsse (7a) einer Vielzahl von Halbleitervorrichtungen (7), welche zu testende Objekte sind, mit einer Hochspannungsseite der Stromversorgung (1) verbindet; einen Niederspannungsdraht (12), der Niederspannungsanschlüsse (7c) der Halbleitervorrichtungen (7) mit einer Niederspannungsseite der Stromversorgung (1) verbindet; erste Schalter (13), die jeweils mit den Halbleitervorrichtungen (7) in Reihe geschaltet sind, wobei jeder der ersten Schalter (13) ein Ende, das über den Niederspannungsdraht (12) mit der Niederspannungsseite der Stromversorgung (1) verbunden ist, und ein anderes Ende, das mit dem Niederspannungsanschluss (7c) verbunden ist, aufweist; zweite Schalter (14), die jeweils mit den Halbleitervorrichtungen (7) verbunden sind, wobei jeder der zweiten Schalter (14) ein Ende, das mit dem Hochspannungsanschluss (7a) verbunden ist, und ein anderes Ende, das mit dem Niederspannungsanschluss (7c) verbunden ist, aufweist; und eine Steuerungsschaltung (5a), die die ersten Schalter (13) und die zweiten Schalter (14) steuert.
Halbleitertesteinrichtung nach Anspruch 1, wobei die Steuerungsschaltung (5a) zu einer Zeit eines Testbeginns die ersten Schalter (13) auf An steuert und die zweiten Schalter (14) auf Aus steuert und nach dem Testbeginn die Steuerungsschaltung (5a) die Halbleitervorrichtung (7), in der ein Leckstrom, der gleich einem Referenzwert oder größer ist, detektiert wird, als defekte Halbleitervorrichtung (7) bestimmt, den mit der defekten Halbleitervorrichtung (7) verbundenen ersten Schalter (13) auf Aus steuert und danach den mit der defekten Halbleitervorrichtung (7) verbundenen zweiten Schalter (14) auf An steuert.
Halbleitertesteinrichtung nach Anspruch 2, ferner aufweisend eine Vielzahl dritter Schalter (16), die mit den Niederspannungsanschlüssen (7c) der Halbleitervorrichtungen (7) verbunden sind und zwischen den Niederspannungsanschlüssen (7c) elektrisch ein- oder ausschalten.
Halbleitertesteinrichtung nach Anspruch 3, wobei die Steuerungsschaltung (5a) zur Zeit des Testbeginns die dritten Schalter (16) auf An steuert und nach dem Testbeginn die Steuerungsschaltung (5a) den mit dem Niederspannungsanschluss (7c) der defekten Halbleitervorrichtung (7) verbundenen dritten Schalter (16) auf Aus steuert und danach den mit der defekten Halbleitervorrichtung (7) verbundenen ersten Schalter (13) auf Aus steuert.
Halbleitertesteinrichtung nach Anspruch 3 oder 4, ferner aufweisend einen Verbindungsdraht (17) für dritte Schalter, der die Vielzahl dritter Schalter (16) mit der Niederspannungsseite der Stromversorgung (1) verbindet, wobei die einen Enden der dritten Schalter (16) mit den Niederspannungsanschlüssen (7c) der Halbleitervorrichtungen (7) unabhängig verbunden sind und die anderen Enden der dritten Schalter (16) gemeinsam mit dem Verbindungsdraht (17) für dritte Schalter verbunden sind.
Halbleitertesteinrichtung nach Anspruch 2, ferner aufweisend eine Vielzahl bidirektionaler Dioden (18), die mit den Niederspannungsanschlüssen (7c) der Halbleitervorrichtungen (7) verbunden sind und zwischen den Niederspannungsanschlüssen (7c) elektrisch ein- oder ausschalten.
Halbleitertesteinrichtung nach Anspruch 6, ferner aufweisend einen Verbindungsdraht (17) für bidirektionale Dioden, der die Vielzahl bidirektionaler Dioden (18) mit der Niederspannungsseite der Stromversorgung (1) verbindet, wobei die einen Enden der bidirektionalen Dioden (18) mit den Niederspannungsanschlüssen (7c) der Halbleitervorrichtungen (7) unabhängig verbunden sind und die anderen Enden der bidirektionalen Dioden (18) gemeinsam mit dem Verbindungsdraht (17) für bidirektionale Dioden verbunden sind.
Halbleitertesteinrichtung nach einem der Ansprüche 2 bis 7, ferner aufweisend vierte Schalter (15), wobei die Halbleitervorrichtungen (7) MOSFETs mit einer Gateelektrode (7b), einer Drainelektrode (7a), die der Hochspannungsanschluss (7a) ist, und einer Sourceelektrode (7c), die der Niederspannungsanschluss (7c) ist, sind, die einen Enden der vierten Schalter (15) jeweils mit den Gateelektroden (7b) der Halbleitervorrichtungen (7) verbunden sind und die anderen Enden der vierten Schalter (15) jeweils mit den Sourceelektroden (7c) der Halbleitervorrichtungen (7) verbunden sind.
Halbleitertesteinrichtung nach Anspruch 8, wobei die Steuerungsschaltung (5a) zur Zeit des Testbeginns die vierten Schalter (15) auf Aus steuert und nach dem Testbeginn die Steuerungsschaltung (5a) den mit der defekten Halbleitervorrichtung (7) verbundenen zweiten Schalter (14) und den mit der defekten Halbleitervorrichtung (7) verbundenen vierten Schalter (15) gleichzeitig auf An steuert.
Halbleitertesteinrichtung nach einem der Ansprüche 1 bis 9, wobei das zu testende Objekt ein Halbleiterwafer (6) ist, der eine Vielzahl von MOSFETs enthält, jeder der MOSFETs eine Gateelektrode (7b), eine Drainelektrode (7a), die der Hochspannungsanschluss (7a) ist, und eine Sourceelektrode (7c), die der Niederspannungsanschluss (7c) ist, aufweist, die Drainelektroden (7a) auf einer Seite einer rückseitigen Oberfläche des Halbleiterwafers (6) ausgebildet sind, die Sourceelektroden (7c) und die Gateelektroden (7b) auf einer Seite einer vorderen Oberfläche des Halbleiterwafers (6) ausgebildet sind, die Halbleitertesteinrichtung einen Wafertisch (2), Sonden (3), eine Sondenkarte (4) und eine Steuerungseinheit (5) aufweist, der Wafertisch (2) mit dem Hochspannungsdraht (11) verbunden ist, wenn der Halbleiterwafer (6) auf dem Wafertisch (2) so platziert ist, dass eine Seite einer unteren Oberfläche des Halbleiterwafers (6) mit dem Wafertisch (2) in Kontakt kommt, der Wafertisch (2) mit den Drainelektroden (7a) der Vielzahl von MOSFETs elektrisch verbunden ist, die Sonden (3) dem Wafertisch (2) gegenüberliegend vorgesehen sind, mit einer Seite einer oberen Oberfläche des Halbleiterwafers (6) in Kontakt gebracht und mit den Sourceelektroden (7c) der Vielzahl von MOSFETs unabhängig verbunden sind, die Sondenkarte (4) mit dem Niederspannungsdraht (12) verbunden ist und die Sonden (3) hält und die Steuerungseinheit (5) mit dem Hochspannungsdraht (11) und dem Niederspannungsdraht (12) verbunden ist und im Inneren die ersten Schalter (13), die zweiten Schalter (14) und die Steuerungsschaltung (5a) enthält.
Testverfahren für Halbleitervorrichtungen, aufweisend: ein elektrisches Verbinden von Hochspannungsanschlüssen (7a) einer Vielzahl von Halbleitervorrichtungen (7) mit einer Hochspannungsseite einer Stromversorgung (1); ein elektrisches Verbinden von Niederspannungsanschlüssen (7c) der Halbleitervorrichtungen (7) mit einer Niederspannungsseite der Stromversorgung (1); ein Beginnen einer gleichzeitigen Anlegung einer Spannung an die Vielzahl von Halbleitervorrichtungen (7), um Leckströme zu detektieren; und ein Bestimmen der Halbleitervorrichtung (7), in der der Leckstrom, der gleich einem Referenzwert oder größer ist, detektiert wird, als defekte Halbleitervorrichtung (7), ein Trennen der defekten Halbleitervorrichtung (7) von der Niederspannungsseite der Stromversorgung (1) und danach ein Anheben eines Potentials des Niederspannungsanschlusses (7c) der defekten Halbleitervorrichtung (7) auf ein Potential des Hochspannungsanschlusses (7a).
Verfahren zum Herstellen von Halbleitervorrichtungen, aufweisend: ein Ausbilden einer Driftschicht auf einer vorderen Oberfläche eines Substrats; ein selektives Ausbilden eines Wannenbereichs auf der Driftschicht; ein selektives Ausbilden eines Sourcebereichs auf einem Oberflächenschichtabschnitt des Wannenbereichs; ein Ausbilden eines Gate-Isolierfilms auf Seiten vorderer Oberflächen der Driftschicht, des Wannenbereichs und des Sourcebereichs; ein Ausbilden einer Gateelektrode (7b) auf dem Gate-Isolierfilm; ein Ausbilden einer Sourceelektrode (7c) auf dem Sourcebereich; ein Ausbilden einer Drainelektrode (7a) auf einer rückseitigen Oberfläche des Substrats; ein Platzieren eines Halbleiterwafers (6), auf dem eine Vielzahl von Halbleitervorrichtungen (7) durch die obigen Schritte ausgebildet ist, auf einem Wafertisch (2) so, dass eine Seite einer unteren Oberfläche des Halbleiterwafers (6) mit dem Wafertisch (2) in Kontakt kommt, und ein elektrisches Verbinden der Drainelektrode (7a) mit einer Hochspannungsseite einer Stromversorgung (1); ein Inkontaktbringen einer Sonde (3) mit einer Seite einer oberen Oberfläche des Halbleiterwafers (6) und ein elektrisches Verbinden der Sourceelektrode (7c) mit einer Niederspannungsseite der Stromversorgung (1); ein Beginnen einer gleichzeitigen Anlegung einer Spannung an die Vielzahl von Halbleitervorrichtungen (7), um Leckströme zu detektieren; ein Bestimmen der Halbleitervorrichtung (7), in der der Leckstrom, der gleich einem Referenzwert oder größer ist, detektiert wird, als defekte Halbleitervorrichtung (7), ein Trennen der defekten Halbleitervorrichtung (7) von der Niederspannungsseite der Stromversorgung (1) und danach ein Anheben eines Potentials der Sourceelektrode (7c) der defekten Halbleitervorrichtung (7) auf ein Potential der Drainelektrode (7a); ein Markieren der als defektes Produkt bestimmten Halbleitervorrichtung (7); ein Vereinzeln der auf dem Halbleiterwafer (6) ausgebildeten Halbleitervorrichtungen (7); und ein Sortieren der vereinzelten Halbleitervorrichtungen (7) in nicht defekte Produkte und defekte Produkte.
Verfahren zum Herstellen von Halbleitervorrichtungen nach Anspruch 12, wobei die Halbleitervorrichtung (7) eine eine Stromabtastung einbeziehende Halbleitervorrichtung ist, die eine Haupt-Sourceelektrode und eine Mess-Sourceelektrode als die Sourceelektrode (7c) enthält; die Mess-Sourceelektrode eine kleinere Kapazität als diejenige der Haupt-Sourceelektrode aufweist, wenn die Sourceelektrode (7c) ausgebildet wird, die Haupt-Sourceelektrode und die Mess-Sourceelektrode gebildet werden und, wenn damit begonnen wird, die Spannung anzulegen, eine bidirektionale Diode (18) zwischen die Haupt-Sourceelektrode und die Mess-Sourceelektrode geschaltet ist.