DE10010888B4

DE10010888B4 - Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten in Matrizen

Info

Publication number: DE10010888B4
Application number: DE10010888A
Authority: DE
Inventors: Roland Dr.-Ing. Thewes; Carsten Dipl.-Ing. Linnenbank; Ute Kollmer; Stephan Dipl.-Ing. Sauter
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-03-06
Filing date: 2000-03-06
Publication date: 2004-02-12
Anticipated expiration: 2020-03-07
Also published as: KR20030009381A; DE10010888A1; US20030062905A1; US6870373B2; WO2001067119A1; EP1264190A1

Abstract

Schaltungsanordnung zum Bewerten von Kapazitäten einer Matrix, die in zumindest einer Dimension eine Mehrzahl von Reihen (12, 13) mit zumindest einer Kapazität (C_char) aufweist, mit
– einem Prüfzweig (2), der mit ersten Elektroden jeder der zu bewertenden Kapazitäten (C_char) verbunden ist und mit dem an die ersten Elektroden zwei verschiedene Potentiale (V₁, V₂) anlegbar sind,
– einem Meßzweig (3), der mit zweiten Elektroden jeder der zu bewertenden Kapazitäten (C_char) verbunden ist und der einen ersten Meßpfad und einen zweiten Meßpfad aufweist, die an einem gemeinsamen Potential (V₀) anliegen, wobei der erste Meßpfad ein Instrument (1) zur Bewertung der Kapazitäten (C_char) aufweist und der erste und zweite Meßpfad mit den zweiten Elektroden verbindbar sind, und
– Ansteuerungsmitteln, die jede der zu bewertenden Kapazitäten (C_char) einzeln auf die zwei verschiedenen Potentiale schalten.

Description

Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten in Matrizen
Die vorliegende Erfindung betrifft allgemein eine Schaltungsanordnung sowie ein Verfahren zum Bewerten von Kapazitäten in Matrizen.
Das möglichst exakte Bewerten von Kapazitäten, das heißt das numerische Bestimmen eines Werts der Kapazität in einer vorgesehenen Einheit, spielt in zahlreichen Anwendungen der Technik eine große Rolle, insbesondere bei kleinen Kapazitäten. Für bestimmte wie beispielsweise Meßzwecke, wo die Größe der Kapazität möglichst exakt bekannt sein muß, ist eine präzise Bestimmung der in der Schaltung vorkommenden Kapazitäten) essentiell für das Erhalten des gewünschten Ergebnisses.

Aus der Druckschrift DE 42 37 196 sind ein Verfahren und eine Anordnung zur Messung zumindest einer Kapazität offenbart, bei welchen ein bezüglich seiner Kapazität zu messender Kondensator mit einem Anschluß konstant auf einem Bezugspotential gehalten wird, während der andere Anschluß des zu erfassenden Kondensators mit einem Null-Potential (Sensor-Massepotential) bzw. mit einem hiermit verknüpften Referenzpotential verbunden ist. Zur Aufladung und Entladung des Kondensators wird das Sensor-Massepotential umgeschaltet, so daß einerseits eine Aufladung während der Ladephase und andererseits eine Entladung während der Entladephase in Verbindung mit einer reduzierten Spannungsdifferenz erreicht wird. Zur Umschaltung des Sensor-Massepotentials ist eine Hilfsspannungsquelle vorgesehen, die wahlweise zuschaltbar ist und eine definierte Potentialverschiebung bewirkt.

Desweiteren sind aus der Druckschrift CHEN, James C. [u.a.]: An On-Chip, Attofarad Interconnect Charge-Based Capacitance Measurement (CBCM) Technique. In: IEDM, 1969, S. 69-72, und aus der Druckschrift McGAUGHY, Bruce W. [u.a.]: A Simple Method for On-Chip, Sub-Femto Farad Interconnect Capacitance Measurement. In: IEEE Electron Device Letters, 1997, Bd. 18, Nr. 1, S. 21-23, Kapazitätsmeßverfahren zur Messung von auf einem Chip vorhandenen parasitären Kapazitäten bekannt, wobei Signalgeneratoren auf dem Chip vorgesehen sein können, so daß lediglich eine Gleichstrom-Meßeinrichtung erforderlich ist. Mittels zweier Transistoren werden zwei sich nicht überlappende Signale aufgebracht und es erfolgt eine Aufladung und Entladung der zu erfassenden Kapazitäten, wobei der Ladestrom zur Bestimmung der Kapazität gemessen wird. Die durch die Messung erfaßten Teststrukturen sind derart aufgebaut, daß nur eine Teststruktur die zu messende Kapazität aufweist, während die andere Teststruktur keine derartige Kapazität enthält, und wobei ein Spannungspegel angelegt wird.

Speziell für die parametrische Beschreibung von CMOS-Prozessen und anderen Technologien ist es nötig, den Absolutwert beabsichtigter On-Chip-Kapazitäten, beispielsweise für Analoganwendungen, und unbeabsichtigter, aber technisch unvermeidbarer Parasitärkapazitäten, z. B. Leitungsbeläge, Leitungskreuzungen in verschiedenen Metallebenen, etc. zu charakterisieren. Für die mitunter sehr kritischen Analoganwendungen ist es zudem erforderlich, das Matching-Verhalten (Paarigkeits-Verhalten) gewünschter On-Chip-Kapazitäten zu kennen, d. h. es müssen Kapazitätsverhältnisse charakterisiert werden.

Um bei geringem Chipflächenverbrauch eine große Zahl von Ausführungsvarianten bewerten zu können und/oder um – ebenfalls bei vertretbarem Chipflächenverbrauch – eine gute statische Basis bei den vorgenommenenen Untersuchungen, z. B. für Mat ching-Untersuchungen, zu erhalten, ist es sinnvoll, die zu charakterisierenden Kapazitäten in Matrizen anzuordnen.

Darüber hinaus müssen matrixförmige Kapazitätsanordnungen z. B. in kapazitiven Sensoren vorgenommen werden, deren Aufgabe es ist, kapazitiv erfaßbare Parameter innerhalb bestimmter Grenzen als Funktion des Ortes zu messen (Beispiele: ortsaufgelöste Drucksensoren, Fingertipsensor).

Dabei ist für diese Fälle in bestimmten Anwendungen eine sehr hohe Genauigkeit wünschenswert oder erforderlich. Im Stand der Technik sind einige Meßmethoden bzw. -schaltungen bekannt, welche die zu charakterisierende Kapazität in einen Strom, eine Spannung oder eine Frequenz umsetzen, da diese Parameter mit externen Meßgeräten relativ problemlos mit hoher Genauigkeit gemessen werden können. Eine direkte Messung des Kapazitätswertes ist aufgrund der Parasiten in externen Zuleitungen, sowie Zuleitungen und Pads On-Chip ohnehin nicht möglich.

Schaltungen für die On-Chip-Kapazitäts-Spannungs-, On-Chip-Kapazitäts-Strom-, oder On-Chip-Kapazitäts-Frequenz-Umsetzung werden darüber hinaus in Produkten benötigt, in welchen Sensorsignale, die von kapazitiven Sensoren stammen, bewertet und weiterverarbeitet werden müssen (z. B. kapazitive Drucksensoren, Beschleunigungssensoren,...)

Alle vorbekannten Schaltungen weisen jedoch den Nachteil auf, daß interne Parasitärkapazitäten sowie andere Nicht-Idealitäten der verwendeten Bauelemente zu einem bestimmten Meßfehler führen, welcher um so größer ist, je geringer die zu charakterisierende Kapazität ist.

Im Stand der Technik werden Prinzipien und Schaltungen angegeben, die den Wert von Kapazitäten oder das Verhältnis zweier oder mehrerer Kapazitäten in eine einfacher handhabbare Größe wie Strom, Spannung oder Frequenz bzw. Strom-, Spannungs-, oder Frequenzverhältnisse umsetzen. Alle diese Schaltungen besitzen aber die im folgenden aufgeführten Nachteile:

– Parasitärkapazitäten und andere nicht-ideale Eigenschaften der in der jeweiligen Bewerterschaltung eingesetzten realen Bauelemente verfälschen das Meßergebnis oder müssen mit schaltungstechnischen Mitteln so weit wie möglich kompensiert werden. Keine der bislang bekannten Kompensationsmethoden führt jedoch zu einer vollständigen Fehlerunterdrückung.
– Viele der angegebenen Konzepte normieren die gemessenen Werte auf eine ebenfalls integrierte, quantitativ jedoch nicht exakt bekannte Referenzkapazität. Somit erlauben diese Verfahren zwar Aussagen über Kapazitätsverhältnisse, wie sie für Matching-Untersuchungen benötigt werden, präzise Schaltungen sind jedoch zum einen sehr aufwendig und die erzielte Auflösung bleibt trotz allen designtechnischen Aufwandes durch Parasitäreffekte und Nicht-Idealitäten der verwendeten Bauelemente beschränkt. Absolutwertbestimmungen kleiner Kapazitäten (z. B. Leitungskreuzungen), welche für die Prozeß-Parametrisierung unabdingbar sind, sind mit solchen Schaltungen ohnehin unmöglich.

So wurde beispielsweise von Chen et al. in "Proceedings of the IEEE International Conference on Microelectronic Test Structures", 1997, Seite 77 und "IEEE Transactions on Semiconductor Manufacturing", Band 11, Nr. 2, 1998, Seite 204, eine Bewerterschaltung vorgeschlagen. Auch mit diesem Verfahren war es jedoch nicht möglich, bei realen Bauelementen auf tretende Parasitärkapazitäten völlig von der Messung auszuschliessen.

Zusammenfassend kann gesagt werden, daß bis heute keine Methode bzw. Schaltung bekannt ist, die eine einfache und präzise, von Parasitäreffekten und dem Einfluß nicht-idealer Eigenschaften der in der Bewerterschaltung verwendeten Bauelemente freie Bestimmung der Absolutwerte von Kapazitäten, speziell von On-Chip-Kapazitäten in Matrizen-Anordnungen von Kapazitäten erlaubt. Das gleiche gilt für Schaltungen zur präzisen Bewertung von Kapazitätsverhältnissen. Selbstverständlich gilt, daß für den Fall der Verfügbarkeit einer hochpräzisen Schaltung oder Methode für die Absolutwertbestimmung gleichzeitig das Problem der Charakterisierung von Kapazitätsverhältnissen gelöst ist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltung und ein mit dieser Schaltung anwendbares Verfahren zur Verfügung zu stellen, welches die meßtechnische Eliminierung von Parasitäreffekten und sonstige Abweichungen bei der korrekten Bestimmung von Kapazitäten in Matrizen ermöglicht.

Diese Aufgabe wird durch die Schaltungsanordnung zum Bewerten von Kapazitäten in Matrizen gemäß dem unabhängigen Patentanspruch 1 sowie das Verfahren zum Bewerten von Kapazitäten in Matrizen gemäß dem unabhängigen Patentanspruch 21 gelöst. Weitere vorteilhafte Aspekte, Details und Ausgestaltungen der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beigefügten Zeichnungen.

Die Erfindung ist zunächst gerichtet auf eine Schaltungsanordnung zum Bewerten von Kapazitäten einer Matrix, die in zumindest einer Dimension eine Mehrzahl von Reihen mit zumindest einer Kapazität aufweist, mit einem Prüfzweig, der mit einer ersten Elektrode jeder der zu bewertenden Kapazitäten verbunden ist und mit dem an die ersten Elektroden zwei verschiedene Potentiale anlegbar sind, einem Meßzweig, der mit den zweiten Elektroden jeder der zu bewertenden Kapazitäten verbunden ist und der aufweist:
einen ersten Meßpfad und einen zweiten Meßpfad, die an einem gemeinsamen Potential anliegen, wobei der erste Meßpfad ein Instrument zur Bewertung der Kapazität aufweist und erster Meßpfad und zweiter Meßpfad mit den zweiten Elektroden verbindbar sind; wobei die Schaltungsanordnung durch Ansteuerungsmittel, die jede der zu bewertenden Kapazitäten einzeln auf die zwei verschiedenen Potentiale schalten können, gekennzeichnet ist.

Unter den zu bewertenden Kapazitäten sind hierbei alle in einer Matrix vorkommenden Kapazitäten zu verstehen, die gemessen werden müssen, beispielsweise On-Chip-Kapazitäten, die mit Halbleiter-Prozessen hergestellt werden können oder Kapazitäten bei diskreten Schaltungsanordnungen, Kondensatoren etc.

Eine Matrix weist eine Anordnung von Kapazitäten auf. Im einfachsten Fall handelt es sich dabei um eine einzelne Reihe von Kapazitäten. Eine solche Matrix könnte man als eindimensional bezeichnen, da lediglich in einer der Dimensionen eine Anordnung von Kapazitäten vorhanden ist. Eine zweidimensionale Matrix weist eine Mehrzahl von Reihen von Kapazitäten auf (demgegenüber weist die eindimensionale Matrix für jede dieser Reihen nur eine Kapazität auf), wobei jede der Kapazitäten einer Reihe zu einer anderen Reihe von Kapazitäten in der anderen Dimension gehört. Dementsprechend ist jede der Kapazitäten durch ihre eindeutige Zuordnung zu den Reihen der beiden Dimensionen definiert. Genauso verhält es sich bei drei- oder mehrdimensionalen Matrizen, bei denen allerdings mehr Gruppen von Reihen von Kapazitäten vorkommen. Jede Kapazität weist zwei Elektroden auf, die mit dem Rest einer Schaltung verbunden sind. Im Falle der Schaltungsanordnung zur Bewertung von Kapazitäten wird der Teil der Schaltung, welcher mit der einen Elektrode jeder der Kapazitäten verbunden ist, als Prüfzweig bezeichnet, da er bei der Prüfung der Kapazitäten beteiligt ist und der mit der anderen Elektrode jeder der Kapazitäten verbundene Zweig wird als Meßzweig bezeichnet, der so genannt wird, da in ihm die eigentliche Messung, das heißt Bewertung der Kapazitäten vorgenommen wird. Unter einem Pfad ist hier ein Punkte eindeutig verbindendes elektrisch Leitsystem zu verstehen, in das neben den eigentlichen Leitern weitere Elemente wie Schalter, Transistoren und Meßinstrumente eingegliedert sein können.

Diese erfindungsgemäße Schaltungsanordnung ermöglicht durch ihre Anlegbarkeit der verschiedenen Potentiale die Durchführung des erfindungsgemäßen Verfahrens zur Bewertung von Kapazitäten.

Das erfinderische Grundprinzip besteht darin, jeweils zumindest eine der zu bewertenden Kapazitäten zu aktivieren, d.h. die verwendeten Potentiale an sie anzulegen, um eine Bewertung der Kapazität vornehmen zu können, und dann eine messfehlerfreie Bewertung der Kapazität mittels des Meßzweigs durchzuführen. Kapazitäten können bei geeigneter Ansteuerung auch gruppiert werden, so daß mehrere Kapazitäten gleichzeitig bewertet werden können. Auch ist es möglich, einer entsprechenden Matrix von Kapazitäten mehrere Bewerterschaltungen zuzuordnen, welche entweder jeweils für Teilbereiche der Matrix zuständig sind oder die alle mit beliebigen Kapazitäten der Matrix verschaltet werden können.

Vorzugsweise weisen die Ansteuerungsmittel für jede Dimension der Matrix einer Anordnung von Schaltpfaden auf, wobei jeder der Reihen mit Kapazitäten zumindest ein Schaltpfad zugewiesen ist, der eine Ansteuerung und zumindest ein von der Ansteuerung schaltbares, in den Prüfzweig integriertes Steuerschaltelement aufweist, das zumindest eines der zwei verschie denen Potentiale an die ersten Elektroden einer Reihe mit Kapazitäten anlegbar macht.

Auf diese Weise bildet sich ein n-dimensionales Gitter von Schaltpfaden, mit dem durch Anwahl jeweils einer der Reihen pro Dimension eine bestimmte, im Schnittpunkt der Reihen liegende Kapazität angesteuert werden kann. Das Aktivieren geschieht einfach dadurch, daß das erste und das zweite Potential auf die Elektrode der Kapazität geschaltet werden, was mit den Schaltelementen geschieht, welche für jede der Dimensionen an eine Stelle des für die jeweilige Kapazität zuständigen Teils des Prüfpfads in den Prüfpfad eingebaut werden.

Hierbei besteht die Möglichkeit, daß die Schaltpfade zumindest einer Dimension für jede der Kapazitäten einer Reihe zumindest ein in den zu der Kapazität führenden Teil des Prüfzweigs integriertes Steuerschaltelement aufweisen. Für solche Dimensionen weist also jeder Teil des Prüfzweigs, der eine Kapazität versorgt, ein eigenes Steuerschaltelement zu seiner Aktivierung auf. Die von einem Schaltpfad angesteuerten Steuerschaltelemente einer Reihe von Kapazitäten werden gleichzeitig geschaltet.

Alternativ können die Schaltpfade zumindest einer Dimension für jede der Reihen von Kapazitäten zumindest ein in den zu der Reihe führenden Teil des Prüfzweigs integriertes Steuerschaltelement aufweisen. Bei dieser Variante wird also nicht jede Kapazität in der jeweiligen Dimension einzeln schaltbar, sondern es können nur ganze Reihen geschaltet werden. Dies stellt gegenüber der obigen Möglichkeit eine Vereinfachung dar, da für jeden der Schaltpfade nur noch ein Steuerschaltelement benötigt wird. Es versteht sich, daß die beiden Kon zepte der Anschaltung miteinander kombiniert werden können, so daß beispielsweise für eine erste Dimension jede einzelne Kapazität ein eigenes Schaltelement erhält und für eine zweite Dimension alle Kapazitäten über ein gemeinsames Steuerschaltelement aktiviert werden.

Zu Realisierung der Steuerung der Schaltpfade können die Ansteuerungsmittel einen Adressdecoder mit einem individuell ansteuerbaren Ausgang für jede der Reihen von Kapazitäten und die Ansteuerungen eine Signalleitung zwischen jedem Ausgang und dem Steuerschaltelement aufweisen. Für jede der Dimensionen wird ein eigener Adressdecoder benötigt, wobei die Adressdecoder der einzelnen Dimensionen zu einer gemeinsamen Einheit zusammengefasst werden können.

In einer einfachen bevorzugten Ausführungsform kann an den Prüfzweig einfach eine Wechselspannung angelegt werden, deren Amplitudenmaxima dann jeweils die zwei verschiedenen Potentiale darstellen. Die Wechselspannung kann vorzugsweise eine Rechteckspannung sein, um ein klares und schnelles Hin- und Herschalten zwischen den beiden verschiedenen Potentialen zu ermöglichen.

Alternativ ist es auch möglich, daß der Prüfzweig für jede der Kapazitäten einen ersten Prüfpfad mit einem ersten Schaltelement und einen zweiten Prüfpfad mit einem zweiten Schaltelement aufweist, wobei am ersten Prüfpfad ein erstes Potential und am zweiten Prüfpfad ein zweites Potential anliegen und beide Prüfpfade über einen Knoten mit der ersten Elektrode verbunden sind. Durch diese bevorzugte Anordnung ist vermittels der beiden Schaltelemente gewährleistet, daß die verschiedenen Potentiale an die Elektrode einer Kapazität anlegbar sind. In diesem Falle erfolgt die Verbindbarkeit über Schaltelemente, welche in die Prüfpfade integiert sind.

Vorteilhafterweise sollten beide Prüfpfade jeweils einschaltbar sein. Daher ist es bevorzugt, daß die Schaltpfade zumindest einer Dimension für jede der Kapazitäten einer Reihe ein in den ersten Prüfpfad integriertes Steuerschaltelement und ein in den zweiten Prüfpfad integriertes Steuerschaltelement aufweisen.

Auch diese Schaltungsanordnung lässt sich wie oben dadurch vereinfachen, daß die Schaltpfade zumindest einer Dimension für jede Reihe von Kapazitäten ein in den ersten Prüfpfad integriertes Steuerschaltelement und ein in den zweiten Prüfpfad integriertes Steuerschaltelement aufweisen. Bei dieser Ausführungsform werden also wiederum alle Kapazitäten einer Reihe, die von einem gemeinsamen Schaltpfad gesteuert werden, von einem einzigen Steuerschaltelement geschaltet (sofern auch in den anderen Dimensionen die entsprechenden Steuerschaltelemente eingeschaltet werden).

Das bezüglich der Schaltelemente oben ausgeführte gilt auch im Meßzweig, der dadurch gekennzeichnet sein kann, daß die Verbindung des ersten Meßpfads über ein drittes Schaltelement und die Verbindung des zweiten Meßpfads über ein viertes Schaltelement erfolgen. Vorzugsweise ist zumindest eines der Schaltelemente ein Transistor. In der Tat werden bei üblichen Schaltungen, speziell bei Halbleiterschaltungen, alle Schaltelemente Transistoren sein.

Vorzugsweise ist das Instrument zur Bewertung der Kapazitäten ein Strommeßgerät. Es ist jedoch auch vorstellbar, andere Instrumente zu verwenden, sofern sie geeignet sind, eine Bewertung der zu bewertenden Kapazitäten durchzuführen. Insbesondere werden sogenannte integrierende Meßgeräte verwendet, welche in der Lage sind, ein Stromflußintegral am Meßpfad zu bestimmen. Wie weiter unten im Einzelnen erläutert werden wird, erfolgt eine Bewertung der Kapazität mittels des Meßinstruments während des Ladens oder während des Entladens der Kapazität mit den Potentialen. Während des komplementären Vorgangs, also des Entladens oder des Ladens, erfolgt hingegen an diesem Meßinstrument keine Bewertung.

Es ist jedoch möglich, ein zweites Meßinstrument in den zweiten Meßpfad zu integrieren, welches eine von der ersten Bewertung unabhängige, zweite Bewertung der Kapazität während des zur ersten Bewertung komplementären Vorgangs, also des Entladens oder des Ladens, vornimmt. Durch Abgleich der beiden so erhaltenen, voneinander unabhängigen Bewertungen kann die Genauigkeit des erfindungsgemäßen Verfahrens weiter gesteigert werden.

Ein wichtiger Aspekt beim erfindungsgemäßen Verfahren ist das zeitlich koordinierte Anlegen der verschiedenen Potentiale an die verschiedenen Pfade, beziehungsweise Zweige, einer Schaltungsanordnung. Daher werden vorzugsweise zur Ansteuerung der Schaltelemente Taktsignale vorgesehen, die direkt oder indirekt an die Schaltelemente geführt werden und die ermöglichen können, periodisch und synchronisiert die verschiedenen relevanten Potentiale an die Elektroden der zu bewertenden Kapazität anzulegen. Diese verschiedenen Taktsignale können voneinander unabhängig generiert werden oder einen gemeinsamen Ursprung aufweisen. Beispielsweise ist es möglich, daß am ersten Schaltelement und am zweiten Schaltelement eine gemeinsame Taktwechselspannung als Taktsignal anliegt und das erste oder zweite Schaltelement so ausgebildet sind, daß sie von der Wechselspannung alternierend geschaltet werden oder geschaltet werden können. Hierzu bietet sich beispielsweise bei Verwendung von Transistoren an, daß das erste und zweite Schaltelement einen pMOS- und einen nMOS-Transistor aufweisen, welche von der Taktwechselspannung alternierend geschaltet werden oder geschaltet werden können.

Um die Synchronisierung der Taktsignale oder einer eventuell verwendeten Taktwechselspannung in einfacher Weise sicherzustellen, kann es außerdem bevorzugt sein, daß die Schaltungsanordnung weiterhin aufweist: ein Mittel zur Erzeugung der an den Schaltelementen anliegenden Taktsignale und gegebenenfalls einer verwendeten Taktwechselspannung aus einem Mastertaktsignal.

Somit wird nur ein Mastertaktsignal benötigt, um daraus alle anderen für die Ausführung des erfindungsgemäßen Verfahrens mit der Schaltungsanordnung notwendigen Taktsignale zu generieren.

Um die Ausführung der Schaltungsanordnung weiter zu vereinfachen, kann es weiterhin bevorzugt sein, daß das gemeinsame Potential gleich dem ersten oder dem zweiten Potential ist. Wiederum kann es vorteilhaft sein, wenn das erste oder zweite Potential eine Betriebsspannung, die der Schaltungsanordnung ohnedies immanent ist, darstellt und das andere der zweiten oder ersten Potentials die Masse ist.

Die Erfindung ist weiter gerichtet auf ein Verfahren zum Bewerten von Kapazitäten, insbesondere unter Verwendung der oben beschriebenen erfindungsgemäßen Schaltungsanordnung mit folgenden Schritten:

– Aktivieren zumindest einer bestimmten, zu bewertenden Kapazität einer Matrix, die in zumindest einer Dimension eine Mehrzahl von Reihen mit zumindest einer Kapazität aufweist,
– Laden und Entladen der zu bewertenden, aktivierten Kapazität durch alternierendes Anlegen eines ersten und eines zweiten, vom ersten unterschiedlichen Potentials an eine erste Elektrode der Kapazität über einen Prüfzweig und Anlegen eines gemeinsamen Potentials an eine zweite Elektrode der Kapazität über einen Meßzweig; und
– Zumindest ein Bewerten der Kapazität während des Ladens oder des Entladens der Kapazität in dem Meßzweig.

Bezüglich der Vorteile und Details des erfindungsgemäßen Verfahrens wird auf das oben zur Schaltungsanordnung Gesagte verwiesen und vollinhaltlich Bezug genommen. Ebenso versteht sich, daß alles für das erfindungsgemäße Verfahren ausgeführte in gleicher Weise für die erfindungsgemäße Schaltungsanordnug gelten soll. Das Prinzip des erfindungsgemäßen Verfahrens beruht darauf, daß nach Aktivierung einer bestimmten Kapazität in einer Matrix von Kapazitäten eine der beiden Elektroden der zu bewertenden Kapazität (bei Verwendung einer erfindungsgemäßen Schaltanordnung, die mit dem Prüfzweig verbundene Elektrode) zwischen zwei Potentialen periodisch umgeladen wird, während die andere Elektrode auf einem gemeinsamen Potential verbleibt und die Bewertung der Kapazität nur anhand des Lade- beziehungsweise Entladevorgangs erfolgt.

Das Aktivieren erfolgt vorzugsweise dadurch, daß der zu einer bestimmten Kapazität führende Teil des Prüfzweigs eingeschaltet wird.

Das Einschalten des bestimmten Teils des Prüfzweigs kann durch in diesen Teil des Prüfzweigs integrierte Steuerschaltelemente erfolgen, wobei für jede der Dimensionen ein Steuerschaltelement vorgesehen ist.

Alternativ kann das Einschalten des bestimmten Teils des Prüfzweigs durch in den Prüfzweig integrierte Steuerschal telemente erfolgen, wobei für zumindest eine der Dimensionen ein Steuerschaltelement in diesen bestimmten Teil des Prüfzweigs integriert ist und für zumindest eine der Dimensionen ein Steuerschaltelement in einen Teil des Prüfzweigs integriert ist, der zu einer Reihe von Kapazitäten führt und zu dem auch der bestimmte Teil gehört. Diese beiden Ausführungsformen lassen sich bei mehreren Dimension miteinander kombinieren.

Das zumindest eine Bewerten der Kapazität erfolgt vorzugsweise durch ein Instrument, welches in einen ersten Meßpfads des Meßzweigs integriert ist. Dieses Meßinstrument kann beispielsweise ein Strommeßgerät sein, so daß das Bewerten mittels Messen eines Stromflußintegrals durch den ersten Meßpfad des Meßzweigs während des Ladens oder des Entladens der Kapazität erfolgen kann.

Um den Fehler während der Meßbewertung der Kapazität zu minimieren, wird es insbesondere bevorzugt, daß im Falle der Bewertung der Kapazität während des Ladens die zumindest eine Bewertung nicht während des Entladens erfolgt, und daß im Falle der Bewertung der Kapazität während des Entladens die zumindest eine Bewertung nicht während des Ladens erfolgt.

Das erfindungsgemäß angelegte gemeinsame Potential, welches während des Bewertens über das Meßinstrument geführt werden muß, wird vorzugsweise über einen zweiten Meßpfad des Meßzweigs direkt an die zweite Elektrode angelegt, während die zumindest eine Bewertung nicht erfolgt. Auf diese Weise ist es möglich, zuverlässig sicherzustellen, daß nur während des eigentlichen Meßvorgangs, also entweder während des Ladens oder während des Entladens, eine Messung über das Meßinstrument erfolgt und dennoch während der gesamten Zeit die zweite Elektrode am gemeinsamen Potential verbleibt, um ein Umladen zu gewährleisten. Die oben geschilderten zeitlichen Verläufe der Messung während des Ladens und Entladens bedeuten nicht, daß zu allen Zeiten eine Messung erfolgen muß oder ein bestimmtes Potential an den Elektroden anliegen muß. Vielmehr ist es auch möglich, nur über bestimmte Zeitintervalle Potentiale anzulegen, beziehungsweise Messungen durchzuführen, während in anderen Zeitintervallen die für das erfindungsgemäße Verfahren verwendete Anordnung völlig von allen äußeren Potentialen abgekoppelt ist und somit auch nicht gemessen wird.

Es ist allerdings bevorzugt, daß das Bewerten der Kapazität so erfolgt, daß der gesamte Ladevorgang oder der gesamte Entladevorgang erfaßt wird.

Wie bereits oben im Hinblick auf die Vorrichtung ausgeführt, kann eine weitere, unabhängige Bewertung während des komplementären Vorgangs zur zumindest einen Bewertung erfolgen. Die Erfindung weist daher vorzugsweise den weiteren Schritt auf: -Zweites Bewerten der Kapazität während des Vorgangs des Entladens oder Ladens, bei dem das zumindest eine Bewerten nicht durchgeführt wird.

Das zweite Bewerten der Kapazität wird vorzugsweise durch ein zweites Instrument erfolgen, welches in einen zweiten Meßpfad integriert ist, um zu gewährleisten, daß der vom ersten Instrument abgeleitete Stromfluß während des komplementären Vorgangs des Entladens oder des Ladens durch das zweite Instrument fließen kann.

Das alternierende Anlegen des ersten und zweiten Potentials an die erste Elektrode kann beispielsweise in einem einfachen Fall durch Anlegen einer Wechselspannung an den Prüfzweig erfolgen. Es ist allerdings auch möglich, daß das alternierende Anlegen des ersten und des zweiten Potentials durch alternierendes Aufschalten eines ersten Prüfpfads mit einem ersten Potential und eines zweiten Prüfpfads mit einem zweiten Potential auf die erste Elektrode erfolgen kann.

Dieses Aufschalten kann beispielsweise mittels in die Prüfpfade integrierte Schaltelemente, beispielsweise Schalter oder Transistoren, erfolgen.

Um zu gewährleisten, daß eine Bewertung der Kapazität tatsächlich nur während des gewünschten Vorgangs, also beispielsweise des Ladens oder des Entladens, erfolgt, ist es möglich, daß der erste Meßpfad und der zweite Meßpfad alternierend auf die zweite Elektrode aufgeschaltet werden. Auch dieses Aufschalten kann mittels in die Meßpfade integrierter Schaltelemente erfolgen.

Eine besonders bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens führt zu einer weiteren Reduktion des Meßfehlers, da der Mismatch innerhalb des Meßzweigs eliminiert wird. Dieses Verfahren weist die weiteren Schritte auf:

– Vertauschen der zeitlichen Korrelation zwischen dem Anlegen des ersten und zweiten Potentials und dem zumindest einen Bewerten während des Laden oder des Entladens;
– Erneutes Bewerten der Kapazität in dem Meßzweig; und
– Genaueres Bestimmen der Kapazität aus den beiden Bewertungen.

Das Vertauschen der zeitlichen Korrelation kann beispielsweise dadurch erfolgen, das die Phase der Wechselspannung um 180° gegenüber dem Zeitraum der zumindest einen Bewertung verschoben wird, oder dadurch, daß entweder die zeitliche Ansteuerung der beiden Meßpfade oder das Anlegen der beiden Potentiale am Prüfzweig miteinander vertauscht werden.

Im folgenden soll die Erfindung anhand von bevorzugten Ausführungsbeispielen erläutert werden, wobei auf die beigefüg ten Zeichnungen Bezug genommen werden wird, in denen folgendes dargestellt ist:
1 zeigt eine Schaltungsanordnung, welche die eigentliche Bewertung jeder einzelnen Kapazität durchführen kann;
2 zeigt ein Ausführungsbeispiel einer Schaltungsanordnung gemäß der vorliegenden Erfindung;
3 zeigt ein weiteres Ausführungsbeispiel einer vereinfachten Schaltungsanordnung gemäß der vorliegenden Erfindung;
4 zeigt noch ein weiteres Ausführungsbeispiel einer Schaltungsanordnung gemäß der vorliegenden Erfindung unter Verwendung von Wechselspannung.
Bevor die Erfindung im einzelnen erläutert wird, soll zunächst die für die Erfindung verwendete Schaltungsanordnung zur Bewertung einer einzelnen Kapazität dargestellt werden. 1 zeigt eine schematische Darstellung einer Prinzipschaltung, welche in der Erfindung verwendet werden kann. Die in der Figur mit eingezeichneten Kapazitäten C_p,12 und C_p,34 stehen für die in realen technischen Anwendungen unvermeidbaren Parasitärkapazitäten an den Knoten N₁₂ und N₃₄. Ihre Auswirkung auf die Funktion der Schaltung, bzw. die Tatsache, daß diese Parasitärkapazitäten das Meßergebnis nicht verfälschen, wird weiter unten im Detail diskutiert.
Das in 1 gezeigte Prinzip beruht darauf, daß eine erste Elektrode der Kapazität C_char, die mit dem Knoten N₁₂ des Prüfzweigs 2 verbunden ist, periodisch umgeladen wird zwischen den Spannungswerten V₁ und V₂, welche an den beiden Prüfpfaden anliegen, während die andere, zweite Elektrode, die mit dem Knoten N₃₄ des Meßzweigs 3 verbunden ist, auf dem gemeinsamen Potential V₀ verbleibt und der Mittelwert des nur während des Lade- (bzw. je nach Definition und Wahl von V₁, V₂ und V₃₄ ggf. auch des Entlade-) vorgangs auftretenden Verschiebestromes gemessen wird, der zwischen der Elektrode der Kapazität, die auf konstantem Potential V₀ liegt, und der Spannungsquelle, die dieses Potential liefert, auftritt. Dies geschieht dadurch,

– daß eine der beiden Elektroden der Kapazität (diejenige, die in der Abbildung mit dem Knoten N₁₂ des Prüfzweigs verbunden ist) mittels der Schaltelemente (hier der Tranistoren T1 und T2) in periodischem Wechsel gemäß dem in der Abbildung gezeigten Timing-Diagramm mit den Potentialen V₁ und V₂ verbunden wird, so daß der Knoten N₁₂ mit der gleichen Periode zwischen diesen beiden Potentialen umgeladen wird,
– daß die andere der beiden Elektroden (diejenige, die in der Abbildung mit dem Knoten N₃₄ des Meßzweigs verbunden ist), auf ein festes Potential, beispielsweise V₀ gelegt wird, wobei die Verbindung dieser Elektrode mit der Spannungsquelle, die das Potential V₀ liefert, gemäß dem in der 1a gezeigten Timing-Diagramm entweder über den Strom-Prüfpfad, der durch Schließen des Transistors T3 entsteht, oder aber über den Strom-Prüfpfad, der durch Schließen des Transistors T4 entsteht, hergestellt wird,
– und daß entweder der mit dem Lade- oder der mit dem Entladevorgang auftretende Verschiebestrom (in der 1a I _meas,3) mittels eines geeigneten Instrumentes gemessen wird, welches träge gegenüber der gewählten Taktfrequenz ist und damit integrierend wirkt, und wobei dieses Strommeßinstrument 1 entweder (wie in der Figur gezeigt) in dem gleichen Strom-Meßpfad wie der Transistor T3 oder aber in dem gleichen Strom-Meßpfad wie der Transistor T4 liegt. Hierbei können an allen Stellen statt der dargestellten Transistoren auch andere Formen von Schaltelementen verwendet werden.

Wie aus dem Timing-Diagramm in 1a ersichtlich ist, haben alle zur Ansteuerung verwendeten Signale Φ₁, Φ₂, Φ₃, und Φ₄ die gleiche Frequenz, jedoch unterschiedliche Phasenlage und ggf. auch unterschiedliche Duty-Cycle-Verhältnisse.
Gemäß dem in 1a gezeigten Timing-Diagramm für den "OPEN"- und "CLOSED"-Zustand der Transistoren T₁, T₂, T₃, und T₄, welcher durch die Ansteuersignale Φ₁, Φ₂, Φ₃, und Φ₄ definiert wird, wird die Einhaltung der beiden folgenden, für das Funktionieren der Methode vorteilhaften Bedingungen garantiert:

– der Knoten N₃₄ wird jeweils vor Beginn und nach Beendigung eines Umladevorgangs der zu bewertenden Kapazität über genau einen der beiden möglichen Meßpfade mit dem Potential V₀ verbunden, so daß das Strommeßinstrument 1 – je nachdem, ob es in dem gleichen Meßpfad wie der Transistor T₃ oder aber in dem gleichen Meßpfad wie der Transistor T₄ liegt – entweder den Verschiebungsstrom, der dem gesamtem Ladevorgang entspricht oder aber den Verschiebungsstrom, der dem gesamtem Entladevorgang der Kapazität C_char entspricht, mißt.
– Frequenz und Dauer der "OPEN"-Phasen der Signale Φ₁, Φ₂, Φ₃, und Φ₄ werden so gewählt, daß das Potential am Knoten N₁₂ während der Umladevorgänge jeweils sicher die vollen Werte V₁ und V₂ erreicht.

Im Timing-Diagramm der 1a sind ferner Zeitintervalle eingezeichnet (punktierte Bereiche), in denen die eine oder die andere oder aber beide der beiden Elektroden der Kapazitat C_char "floaten". Insbesondere ist auch eine exakt komplementäre Ansteuerung der Transistoren T₁ und T₂ möglich, d.h. daß das Schließen von T₁ (T₂) jeweils zeitgleich mit dem Öffnen von T₂ (T₁) erfolgt bzw. daß das Ansteuersignal Φ₂ exakt komplementär zum Ansteuersignal Φ₁ ist.
Die Berechnung der Kapazität aus den Parametern V₁, V₂ und f = 1/T erfolgt durch die unter angegebene Gleichung (1). Die Wahl des Potentials V₀ hat keinen Einfluß auf das Meßergebnis, sofern C_char spannungsunabhängig ist, es sich also um eine ideale Kapazität handelt.
Das Meßergebnis wird ferner nicht vom Wert und von den weiteren Eigenschaften, z. B. Linearität oder Spannungsabhängigkeit, der Parasitärkapazitäten C_p,₁₂ und C_p,34 beeinflußt. Zwar wird die Parasitärkapazität C_p,12 ebenfalls zwischen den Potentialen V₁ und V₂ umgeladen, der hierfür nötige Strom fließt aber ausschließlich über die Transistoren T₁ und T₂ und durch die Quellen V₁ und V₂, nicht aber über die Transistoren T₃ und T₄, und somit auch nicht über das Strommeßinstrument 1 und die Quelle V₀. Da als Meßgröße I _meas,3 hier der zwischen dem Knoten N₃₄ und der Spannungsquelle V₀ fließende Verschiebungsstrom herangezogen wird, und dieser exakt gleich ist mit dem zum Umladen der mit dem Knoten N₁₂ verbundenen Elektrode von C_char benötigten Strom (≠ Gesamtstrom zum Umladen des Knotens N₁₂), wird diese Meßgröße nicht von der Parasitärkapazität C_p,12 beeinträchtigt.
Die Parasitärkapazität C_p,34 geht ebenfalls nicht ins Meßergebnis ein, da sie als Folge des konstanten Potentials am Knoten N₃₄ während des gesamten Meßablaufs nicht umgeladen wird und somit auch nicht zum Auftreten eines dieser Kapazität zuzuordnenden Lade-/Entladestromes führt.
Es ist möglich, die Takte Φ₁ und Φ₂ bzw. Φ₁₂ zu vertauschen und zu invertieren (sofern die Aufschaltung über n-MOS und p-MOS Transistoren T₁ bzw. T₂ erfolgt) oder die Takte Φ₃ und Φ₄ miteinander zu vertauschen, bzw. den Strom nicht in dem Pfad mit dem Transistor T₃ sondern in dem mit dem Transistor T₄ zu messen. Alle diese Maßnahmen wirken sich bei idealen Bauelementen und Meßinstrumenten nur auf das Vorzeichen des Mittelwertes der Meßgröße I _meas aus, nicht jedoch auf deren Betrag.
Der zeitliche Mittelwert des gemessenen Stromes ergibt sich für diese ideale Anordnung gemäß I meas,1 = Cchar × (V1 – V2) × f (1) wobei f = 1/T und T die Periodendauer ist. Daraus ergibt sich für die zu bewertende Kapazität
I _meas,1 Steht dabei für den zeitlichen Mittelwert des gemessenen Stromes I_meas,1(t) über eine ganze Periode T bzw. ein ganzzahliges Vielfaches davon, wobei die Festlegung des Startpunktes τ dieser Periode(n) beliebig ist. In der meßtechnischen Praxis erhält man den Wert von C_char, indem man den Mittelwert des Ladestromes I_meas,1 bei einer nicht zu geringen Frequenz f (z. B. f ≥ 10 kHz) mit Hilfe eines Meßinstrumentes, welches bei der gewählten Frequenz zu träge ist, um dem Zeitverlauf des Stromes zu folgen, z. B. alle Typen der von der Fa.
Hewlett-Packard angebotenen Parameter-Analyzern, über eine Zeitdauer mißt, welche groß gegen die Periodendauer T ist. Das Meßinstrument wirkt in diesem Falle also integrierend.
Weiterhin spielen Parametervariationen der Transistoren T₁ und T₂ keine Rolle. Mismatch der Transistoren T₃ und T₄ kann jedoch zu einer geringfügigen Verfälschung des Meßergebnisses führen, was jedoch durch wiederholte Messung eines Zweigstromes mit invertiertem Signal Φ₁₂ (bezugnehmend auf 1b)) vollständig kompensiert werden kann. Die Kapazität berechnet sich in diesem Falle gemäß Cchar = (|I meas,3(Φ12 nicht invertiert)| + |I meas,3(Φ12 intertiert)|)/[2 × (V1 – V2) × f] (2a) bzw. Cchar = (|I meas,4(Φ12 nicht invertiert)| + |I meas,4(Φ12 intertiert)|)/[2 × (V1 – V2) × f] (2a)
Ebenso kann sich ein Mismatch in den Pegeln der Signale Φ₃ und Φ₄ ähnlich wie ein Schwellenspannungsmismatch der Transistoren T₃ und T₄ auswirken. Auch dieser Effekt wird durch die oben genannte Maßnahme kompensiert bzw. kann von vornherein dadurch unterbunden werden, daß die zur Ansteuerung der Gates von T₃ und T₄ bereitgestellten Signale On-Chip von Invertern gepuffert werden, die wiederum mit identischen Versorgungsspannungen betrieben werden.
Gemäß dem Timing-Diagramm in 1a ist es möglich, Φ₁ = Φ₂ zu wählen. In 1b ist dieser für die Praxis sehr günstige Spezialfall dargestellt. Die Signale Φ₁ und Φ₂ aus 1a werden hier zu einem Signal Φ₁₂ zusammengefaßt, das den gemeinsamen Gateanschluß der Transistoren T₁ und T₂ ansteuert. Die Transistoren T₁ und T₂ bilden dabei einen einfachen CMOS-Inverter, der zur Ansteuerung nur ein Eingangssignal benötigt, was eine vorteilhafte Vereinfachung gegenüber der Schaltung aus 1a darstellt.
Die Frequenz und Dauer der entsprechenden Zeitintervalle der Taktsignale Φ₁, Φ₂, Φ₃ und Φ₄, bzw. Φ₁₂, Φ₃, und Φ₄ muß in dieser konkretisierten, mit realen Bauelementen ausgeführten Umsetzung so gewählt werden, daß eine Aufladung der Kapazität C_char auf den vollen Wert von V₁ bzw. eine Entladung auf den vollen Wert von V₂ möglich ist und daß die jeweiligen Verschiebungsströme während der Zeitintervalle, in denen T₃ bzw. T₄ leitet, vollständig wieder abklingen.
2 zeigt eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung mit einer N × M Matrixschaltung auf Basis eines CMOS-Prozesses, in der das Prinzip gemäß 1 erfindungsgemäß auf eine Matrixanordnung sngewendet wurde. Dabei sind Reihen von Kapazitäten in einer Dimension (12) und in der anderen Dimension (13) vorhanden. Jede "Zelle" 5 innerhalb dieser Matrix enthält neben der zu bewertenden Kapazität C_char,x,y, x = 1, 2, 3, ..., y = 1, 2, 3, ... Transistoren T_1,x,y und T₂ _, _x, _y, deren Funktion der Funktion der Transistoren T₁ und T₂ in 1 entspricht, ferner Transistoren T_5,x,y, T_6,x _, _y, T_7, _x,y, und T_8,x,y als Steuerschaltelemente, mittels derer die Auswahl genau einer Kapazität bzw. Zelle innerhalb der Matrix geschieht. Die Transistoren T_5,x,y, T_6,x,y, T_7, _x,y, und T_8,x,y wer den dabei über Schaltpfade 6, 7, 8, 9, angesprochen. Die Funktion der Transistoren T_9,x,y und T_10,x,y wird weiter unten besprochen.
Die Auswahl geschieht dadurch, daß zwei Ansteuerungsmittel, die x- und y-Decoder 10, 11 an genau einem ihrer Ausgänge XOUT_x, x = 1 ... N, bzw. YOUT_y, y = 1 ... M, ein logisches H-Signal (H) und an allen anderen Ausgängen ein logisches L-Signal (L) an die Schaltpfade 6, 8 liefern. An den Komplementärausgängen XOUT _x und YOUT _y für die Schaltpfade 7, 9 liegen die entsprechenden logischen Komplementärsignale an.
Dadurch sind genau in der Zelle 5 mit den Koordinaten x und y mit 1 ≤ × ≤ N und 1 ≤ y ≤ M, für die XOUT_x = H und YOUT_y = H gilt, die Transistoren T_5,x,y, T_6,x,y, T_7,x,y, und T_8,x,y in leitendem Zustand, so daß eine Umladung der in dieser Zelle befindlichen Kapazität über die über das Signal Φ₁₂ angesteuerten Transistoren T_1,x,y und T_2,x,y möglich ist. Die Transistoren T_9,x,y, und T_10,x,y, in dieser Zelle sind ferner beide in gesperrtem Zustand, so daß sie den Umladevorgang nicht beeinflussen. In allen anderen (nicht ausgewählten "Zellen") sperrt mindestens einer der Transistoren T_5,x,y und T_6,x,y, und mindestens einer der Transistoren T_7,x,y und T_8,x,y, so daß eine Umladung der Kapazitäten innerhalb dieser Zellen über die jeweiligen Transistoren T_1,x,y und T_2,x,y nicht möglich ist. Ferner ist dort mindestens einer der Transistoren T_9,x,y und T_10,x,y innerhalb dieser Zellen in leitendem Zustand, so daß über allen nicht ausgewählten Kapazitäten ein definiertes Potential (hier V₂ – V₀) liegt.
In Tabelle 1 ist das Ergebnis einer Simulation einer 2 x 2 Matrix gezeigt, die Kapazitäten enthält, deren Werte um den Mittelwert 10 fF streuen. Dabei wurde ferner V₁ = VDD = 3.3 V, V₂ = V₀ = GND-Potential = 0 V, und T = 1000 ns gewählt.
Die Technologieparameter für die Transistoren T₁ – T₄ entstammen einem 3.3 V CMOS-Prozeß mit einer Oxiddicke von 9 nm und einer minimalen Kanallänge von 0.5 μm. Die Kanallänge aller Transistoren wurde zu L = 1 μm gewählt. Für die Weite der Transistoren T₃ und T₄ gilt hier W = 10 μm, alle übrigen n-MOS-Transistoren besitzen die Weite W = 1 μm, alle p-MOS-Transistoren die Weite W = 2 μm.
Tabelle 1: Simulation zu 2 x 2 Matrix gemäß Figur 2. V₁ = VDD = 3.3 V, V₂ = V₀ = GND-Potential = 0 V, und T = 1000 ns.
Wie man sieht, ergibt sich hier eine exzellente Übereinstimmung zwischen den in der Simulation für C_char,x,y angegebenen Werten und dem ermittelten Wert. Der Betrag des absoluten Bewertungsfehlers liegt unterhalb von 0.002 fF, der Betrag des relativen Meßfehlers ist damit ≤ 0.02 %. Bei der in der Simulation verwendeten Betriebsspannung von VDD = 3.3 V entspricht dies einem Fehler von etwa 40 Elementarladungen q (q = 1.602 10^–19 As) . Es kann somit angenommen werden, daß diese Abweichungen durch numerische Ungenauigkeiten des Simulators und nicht durch Eigenschaften der Schaltung bedingt sind.
Folgende Anmerkungen sollen die Erläuterung dieser Ausführungsform ergänzen:

– Sofern es zulässig ist, daß eine Elektrode der nicht ausgewählten Kapazitäten "floated", können die Transistoren T_9,x,y und T_10,x,y entfallen.
– Die Reihenfolge der Transistoren T_1,x,y, T_5,x,y und T_6,x,y bzw. T_2,x,y T_7,x,y und T_8,x,y kann vertauscht werden. Ferner ist es möglich, die Auswahltransistoren bzgl. einer Koordinate, d. h . entweder T_5,x,y und T_8,x,y oder T_6,x,y und T_7,x,y nicht individuell innerhalb jeder Zelle auszuführen, sondern für gesamte Spalten (erste Dimension) oder aber für gesamte Zeilen (zweite Dimension).

3 zeigt eine weitere Ausführungsform der vorliegenden Erfindung, in welcher gemäß den zuvor gemachten Anmerkungen eine mögliche Vertauschung der Reihenfolge der Transistoren innerhalb einer Zelle vorgenommen wurde, die Transistoren zur x-Auswahl T_5,x,y und T_8,x,y aus 2 durch Transistoren T_5,x und T_8,x ersetzt wurden, die nun komplette Reihen 12 einer Dimension auswählen, und in denen die Transistoren T_9,x,y und T_10,x,y fortgelassen wurden. Ferner wurde V₁ = VDD = 3.3 V, und V₂ = V₀ = GND-Potential = 0 V gewählt.
4 zeigt eine weiter vereinfachte Ausführungsform der vorliegenden Erfindung, bei welcher der Prüfzweig 2 von einer Wechselspannung 4 gespeist wird. Hier wird einfach bei jeder Zelle 5 für jede Dimension je ein Steuerschaltelement SW_1,x,y ( für den Y-Decoder 11) und SW_2,x _, _y (für den X-Decoder 10) vorgesehen, welches in den zu der Kapazität C_char _, _x _, _y führenden Prüfzweig integriert ist. Anstelle der einzelnen Steuerschal telemente, hier Transistoren, ist es auch möglich, Transfergates (n parallel p) zu verwenden, bei denen jeweils ein n-MOS und ein p-MOS Transistor dafür sorgen, daß die volle Spannung aufgebaut werden kann. Entsprechend der verwendeten Transistortechnologie werden hier wiederum die inverterten Ausgänge zu X_out und Y_o _ut zur Ansteuerung mitbenötigt.
Wie bereits zuvor diskutiert, kann Mismatch der Transistoren T₃ und T₄ zu einer bestimmten Verfälschung des Meßergebnisses führen. Parametervariationen aller anderen in 2 und 3 verwendeten Transistoren sind unkritisch. Ferner kann auch hier ein Mismatch in den Pegeln der Signale Φ₃ und Φ₄ wie ein Schwellenspannungsmismatch der Transistoren T₃ und T₄ aufgefaßt werden, welches sich dann ebenfalls als geringer Meßfehler äußert.
Wie auch bei der einfachen Schaltung gemäß 1 können solche Fehler durch zweimalige Messung eines Zweigstromes mit nicht-invertiertem und invertiertem Signal Φ₁₂ und Berechnung der Kapazität gemäß G1. (2) vollständig kompensiert werden kann. Ferner können die Gatesignale von T₃ und T₄ auch hier mit Invertern gepuffert werden, die zu vollkommen identischen Pegeln für beide Transistoren führen.
Für den Fall, daß Kapazitätsverhältnisse (z. B. für Untersuchungen zum Kapazitätsmatching) bewertet werden sollen, können solche Kompensationsmaßnahmen jedoch auch für hochpräzise Anforderungen häufig entfallen, wie in der folgenden Diskussion gezeigt wird.
Im folgenden soll der Fall untersucht werden, daß mit Hilfe einer der erfindungsgemäßen Schaltungen zwei Kapazitäten mit den Werten C_char _,1 = C_char + ½ δC_char und C_char,2 = C_char – ½ δC_char ins Verhältnis C_char,1/C_char,2 gesetzt werden sollen.
Die reale relative Abweichung der Kapazitätswerte δr beträgt dann also:
Bei der Berechnung des Meßfehlers für das Kapazitätsverhältnis muß berücksichtigt werden, daß der durch Parametervariationen von T₃ und T₄ bedingte Meßfehler ΔC_char sich in gleicher Weise auf C_char,1 und C_char,2 auswirkt, da das Transistorpaar T₃ und T₄ nur einmal in der gesamten Matrix vorhanden ist und für die Bewertung aller Kapazitäten genutzt wird. Wir erhalten also für die Abweichung Δδr, die die Differenz zwischen meßtechnisch ermitteltem und tatsächlichem Wert für δr angibt:
Unter der (zutreffenden) Bedingung, daß der Meßfehler ΔC_char/C_char klein gegen 1 is, kann G1 . (4) näherungsweise auch geschrieben werden als
woraus Δδr/δ = ΔCchar/C char (6) folgt.
Wenn z. B. das Kapazitätsverhältnis von Kapazitäten, deren Mittelwert 10 fF beträgt, ermittelt werden soll und wir für den Maximalfehler |(ΔC_char/C _char )_max| etwa 1 % annehmen, bedeutet dieses für Kapazitäten mit Abweichungen von z. B. ± 0.1 (10.01 fF und 9.99 fF), ± 1 % (10.1 fF und 9.9 fF), oder ± 10 (11 fF und 9 fF), daß anstelle der wahren Ergebnisse die Werte ± 0.099 %, ± 0.99 %, oder ± 9.9 % ermittelt werden.
Sofern also eine Anordnung gemäß 2 oder 3 zur Bewertung von Kapazitätsverhältnissen eingesetzt wird (wobei häufig die relative Streubreite der Meßwerte σ(C_char/C _char), d. h. die absolute Streubreite σ(C_char) normiert auf den Mittelwert C _char von Interesse ist), entspricht der Fehler dieser Streubreite genau dem Meßfehler (ΔC_char/C _char).
Für die allermeisten Anwendungen dieser Art ist ein solcher Fehler vernachlässigbar.

Claims

Schaltungsanordnung zum Bewerten von Kapazitäten einer Matrix, die in zumindest einer Dimension eine Mehrzahl von Reihen (12, 13) mit zumindest einer Kapazität (C_char) aufweist, mit – einem Prüfzweig (2), der mit ersten Elektroden jeder der zu bewertenden Kapazitäten (C_char) verbunden ist und mit dem an die ersten Elektroden zwei verschiedene Potentiale (V₁, V₂) anlegbar sind, – einem Meßzweig (3), der mit zweiten Elektroden jeder der zu bewertenden Kapazitäten (C_char) verbunden ist und der einen ersten Meßpfad und einen zweiten Meßpfad aufweist, die an einem gemeinsamen Potential (V₀) anliegen, wobei der erste Meßpfad ein Instrument (1) zur Bewertung der Kapazitäten (C_char) aufweist und der erste und zweite Meßpfad mit den zweiten Elektroden verbindbar sind, und – Ansteuerungsmitteln, die jede der zu bewertenden Kapazitäten (C_char) einzeln auf die zwei verschiedenen Potentiale schalten.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ansteuerungsmittel für jede Dimension der Matrix eine Anordnung von Schaltpfaden aufweisen, wobei jeder der Reihen (12, 13) mit Kapazitäten (C_char) zumindest ein Schaltpfad zugewiesen ist, der eine Ansteuerung und zumindest ein von der Ansteuerung schaltbares, in den Prüfzweig (2) integriertes Steuerschaltelement (T₅, T₆, T₇, T₈) aufweist, mit welchem zumindest eines der zwei verschiedenen Potentiale an die ersten Elektroden einer Reihe mit Kapazitäten (C_char) anlegbar ist.
Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltpfade zumindest einer Dimension für jede der Kapazitäten (C_char) einer Reihe zumindest ein in den zu der Kapazität (C_char) führenden Teil des Prüfzweigs (2) integriertes Steuerschaltelement (T₅, T₆, T₇, T₈) aufweisen.
Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Schaltpfade zumindest einer Dimension für jede der Reihen von Kapazitäten (C_char) zumindest ein in den zu der Reihe führenden Teil des Prüfzweigs (2) integriertes Steuerschaltelement (T₅, T₈) aufweisen.
Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Ansteuerungsmittel einen Adressdecoder (10, 11) mit einem individuell ansteuerbaren Ausgang (XOUT, YOUT) für jede der Reihen (12, 13) von Kapazitäten und die Ansteuerungen eine Signalleitung (6, 7, 8, 9) zwischen jedem Ausgang (XOUT, YOUT) und dem Steuerschaltelement aufweisen.
Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß am Prüfzweig (2) eine Wechselspannung anliegt.
Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Wechselspannung eine Rechteckspannung ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Prüfzweig (2) für jede der Kapazitäten (C_char) einen ersten Prüfpfad mit einem ersten Schaltelement (T₁) und einen zweiten Prüfpfad mit einem zweiten Schaltelement (T₂) aufweist, wobei am ersten Prüfpfad ein erstes Potential (V₁) und am zweiten Prüfpfad ein zweites Potential (V₂) anliegen und beide Prüfpfade über einen Knoten mit der ersten Elektrode verbunden sind.
Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Schaltpfade zumindest einer Dimension für jede der Kapazitäten (C_char) einer Reihe (12, 13) ein in den ersten Prüfpfad integriertes Steuerschaltelement (T₅, T₆) und ein in den zweiten Prüfpfad integriertes Steuerschaltelement (T₇, T₈) aufweisen.
Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Schaltpfade zumindest einer Dimension für jede Reihe von Kapazitäten (C_char) ein in den ersten Prüfpfad integriertes Steuerschaltelement (T₆) und ein in den zweiten Prüfpfad integriertes Steuerschaltelement (T₇) aufweisen.
Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Verbindung des ersten Meßpfads über ein drittes Schaltelement (T₃) und die Verbindung des zweiten Meßpfads über ein viertes Schaltelement (T₄) erfolgt.
Schaltungsanordnung nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß zumindest eines der Schaltelemente oder/und Steuerschaltelemente ein Transistor ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Instrument (1) zur Bewertung ein Strommeßgerät ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der zweite Meßpfad ein zweites Instrument für eine weitere, von der Bewertung unabhängige zweite Bewertung der Kapazität (C_char) aufweist.
Schaltungsanordnung nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, daß zur Ansteuerung der Schaltelemente Taktsignale vorgesehen sind, die direkt und/oder indirekt in die Schaltelemente geführt werden.
Schaltungsanordnung nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, daß am ersten Schaltelement (T₁) und am zweiten Schaltelement (T₂) eine gemeinsames Taktwechselspannung anliegt und das erste und zweite Schaltelement so ausgebildet sind, daß sie von der Taktwechselspannung alternierend geschaltet werden oder geschaltet werden können.
Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß erstes und zweites Schaltelement einen p-MOS und einen n-MOS Transistor aufweisen, die von der Taktwechselspannung alternierend geschaltet werden oder geschaltet werden können.
Schaltungsanordnung nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß sie weiterhin aufweist ein Mittel zur Erzeugung der an den Schaltelemente anliegenden Taktsignale und gegebenenfalls einer verwendeten Taktwechselspannung aus einem Mastertaktsignal.
Schaltungsanordnung nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß das gemeinsame Potential gleich dem ersten oder dem zweiten Potential ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß das erste oder das zweite Potential eine Betriebspannung ist und/das zweite oder das erste Potential die Masse ist.
Verfahren zum Bewerten von Kapazitäten, unter Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 20, mit folgenden Schritten: – Aktivieren zumindest einer bestimmten, zu bewertenden Kapazität (C_char) einer Matrix, die in zumindest einer Dimension eine Mehrzahl von Reihen (12, 13) mit zumindest einer Kapazität (C_char) aufweist, – Laden und Entladen der zu bewertenden, aktivierten Kapazität (C_char) durch alternierendes Anlegen eines ersten und eines zweiten, vom ersten unterschiedlichen Potentials an eine erste Elektrode der Kapazität (C_char) über einen Prüfzweig (2) und Anlegen eines gemeinsamen Potentials an eine zweite Elektrode der Kapazität (C_char) über einen Meßzweig (3), und – Zumindest ein Bewerten der Kapazität (C_char) während des Ladens oder Entladens der Kapazität (C_char) in dem Meßzweig (3) durch – Verbinden der zweiten Elektrode der Kapazität (C_char) zum zumindest einen Bewerten während des Ladens oder Entladens der Kapazität (C_char) über ein Instrument (1) in einem ersten Meßpfad des Meßzweigs (3) mit dem gemeinsamen Potential, und – Verbinden der zweiten Elektrode der Kapazität (C_char) jeweils während des Entladens oder Ladens der Kapazität (C_char) über einen zweiten Meßpfad des Meßzweigs (3) mit dem gemeinsamen Potential, wenn das zumindest eine Bewerten nicht erfolgt.
Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß das Aktivieren dadurch erfolgt, daß der zu einer bestimmten Kapazität (C_char) führende Teil des Prüfzweigs (2) eingeschaltet wird.
Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß das Einschalten des bestimmten Teils des Prüfzweigs (2) durch in diesen Teil des Prüfzweigs (2) integrierte Steuerschaltelemente (T₅, T₆, T₇, T₈) erfolgt, wobei für jede der Dimensionen zumindest ein Steuerschaltelement vorgesehen ist.
Verfahren nach Anspruch 22 oder 23, dadurch gekennzeichnet, daß das Einschalten des bestimmten Teils des Prüfzweigs durch in den Prüfzweig integrierte Steuerschaltelemente erfolgt, wobei für zumindest eine der Dimensionen zumindest ein Steuerschaltelement (T₆, T₇) in diesen bestimmten Teil des Prüfzweigs integriert ist und für zumindest eine der Dimensionen zumindest ein Steuerschaltelement (T₅, T₈) in einen Teil des Prüfzweigs integriert ist, der zu einer Reihe von Kapazitäten (C_char) führt und zu dem auch der bestimmte Teil gehört.
Verfahren nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, daß das Bewerten mittels Messen eines Stromflussintegrals durch den ersten Meßpfad des Meßzweigs (3) während des Ladens oder des Entladens der Kapazität (C_char) erfolgt.
Verfahren nach einem der Ansprüche 21 bis 25, dadurch gekennzeichnet, daß im Falle der Bewertung der Kapazität (C_char) während des Ladens die zumindest eine Bewertung nicht während des Entladens erfolgt und daß im Falle der Bewertung der Kapazität (C_char) während des Entladens die zumindest eine Bewertung nicht während des Ladens erfolgt.
Verfahren nach einem der Ansprüche 21 bis 26, dadurch gekennzeichnet, daß das gemeinsame Potential über einen zweiten Meßpfad des Meßzweigs (3) an die zweite Elektrode angelegt wird, während die zumindest eine Bewertung nicht erfolgt.
Verfahren nach einem der Ansprüche 21 bis 27, dadurch gekennzeichnet, daß das Bewerten der' Kapazität (C_char) so erfolgt, daß der gesamte Ladevorgang oder der gesamte Entladevorgang erfasst wird.
Verfahren nach einem der Ansprüche 21 bis 28, dadurch gekennzeichnet, daß es den weiteren Schritt aufweist: -Zweites Bewerten der Kapazität (C_char) während des Vorgangs des Entladens oder Ladens, bei dem das zumindest eine Bewerten nicht durchgeführt wird.
Verfahren nach Anspruch 29, dadurch gekennzeichnet, daß das zweite Bewerten der Kapazität (C_char) durch ein zweites Meßinstrument erfolgt, welches in einen/den zweiten Meßpfad des Meßzweigs (3) integriert ist.
Verfahren nach einem der Ansprüche 21 bis 30, dadurch gekennzeichnet, daß das alternierende Anlegen des ersten und zweiten Potentials durch Anlegen einer Wechselspannung an den Prüfzweig (2) erfolgt
Verfahren nach einem der Ansprüche 21 bis 31, dadurch gekennzeichnet, daß das alternierende Anlegen des ersten und zweiten Potentials durch alternierendes Aufschalten eines ersten Prüfpfads mit einem ersten Potential und eines zweiten Prüfpfads mit einem zweiten Potential auf die erste Elektrode erfolgt.
Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß das Aufschalten mittels in die Prüfpfade integrierter Schaltelemente erfolgt.
Verfahren nach einem der Ansprüche 21 bis 33, dadurch gekennzeichnet, daß der erste Meßpfad und der zweite Meßpfad alternierend auf die zweite Elektrode aufgeschaltet werden.
Verfahren nach Anspruch 34, dadurch gekennnzeichnet, daß das Aufschalten mittels in die Meßpfade integrierter Schaltelemente erfolgt.
Verfahren nach einem der Ansprüche 21 bis 35, dadurch gekennzeichnet, daß es die weiteren Schritte aufweist: -Vertauschen der zeitlichen Korrelation zwischen dem Anlegen des ersten und zweiten Potentials und dem zumindest einen Bewerten während des Laden oder des Entladens; -Erneutes Bewerten der Kapazität (C_char) in dem Meßzweig; und -Genaueres Bestimmen der Kapazität (C_char) aus den beiden Bewertungen.