JP7294036B2 - 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 - Google Patents
半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7294036B2 JP7294036B2 JP2019179446A JP2019179446A JP7294036B2 JP 7294036 B2 JP7294036 B2 JP 7294036B2 JP 2019179446 A JP2019179446 A JP 2019179446A JP 2019179446 A JP2019179446 A JP 2019179446A JP 7294036 B2 JP7294036 B2 JP 7294036B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- semiconductor device
- semiconductor
- test
- low voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
また、本開示に係る半導体試験装置は、電源と、被試験物である複数個の半導体装置の各々に設けられた高電圧端子と電源の高電圧側とを接続する高電圧配線と、半導体装置の各々に設けられた低電圧端子と電源の低電圧側とを接続する低電圧配線と、半導体装置の各々に対して、一端が電源の低電圧側と、他端が低電圧端子と、低電圧配線を介して直列に接続される第1スイッチと、半導体装置の各々に対して、一端が高電圧端子に、他端が低電圧端子に接続される第2スイッチと、半導体装置の各々の低電圧端子に接続され、低電圧端子間を電気的にオンあるいはオフするための複数個の双方向ダイオードと、第1スイッチおよび第2スイッチを制御する制御回路と、を備える。
実施の形態1の半導体試験装置について、図1から図5を用いて説明する。図1は、本実施の形態の半導体試験装置100を示す概略図であり、図2は、その試験回路110を示す回路図である。図3は、半導体試験装置100を用いた試験方法を示すフローチャートである。また、図4は、試験開始時の試験回路110を示す回路図、図5は、試験開始後の試験回路110の一例を示す回路図である。
実施の形態2の半導体試験装置について、図7から図9を用いて説明する。図7は、本実施の形態の半導体試験装置の試験回路210を示す回路図である。また、図8は、試験開始時の試験回路210を示す回路図、図9は、試験開始後の試験回路210の一例を示す回路図である。
実施の形態3の半導体試験装置について、図11を用いて説明する。図11は、本実施の形態の半導体試験装置の試験回路310を示す回路図である。
実施の形態4は、実施の形態1から3のいずれかの半導体試験装置を用いた半導体装置の製造方法に関する。図13は、本実施の形態の半導体装置の製造方法を示すフローチャートである。
2 ウエハステージ
3 プローブ
4 プローブカード
5 制御部
5a 制御回路
6 半導体ウエハ
7、71、8 半導体装置
7a、8a ドレイン電極
7b、8b ゲート電極
7c ソース電極
8c メインソース電極
8d センスソース電極
11 高電圧配線
12 低電圧配線
13 回路遮断スイッチ(第1スイッチ)
14 ドレインソース間スイッチ(第2スイッチ)
15 ゲートソース間スイッチ(第4スイッチ)
16 ソース間接続スイッチ(第3スイッチ)
17 スイッチ接続配線
18 双方向ダイオード
19 ゲートソース間遮断スイッチ(第5スイッチ)
100 半導体試験装置
110、120、210、220、310、320 試験回路
Claims (13)
- 電源と、
被試験物である複数個の半導体装置の各々に設けられた高電圧端子と前記電源の高電圧側とを接続する高電圧配線と、
前記半導体装置の各々に設けられた低電圧端子と前記電源の低電圧側とを接続する低電圧配線と、
前記半導体装置の各々に対して、一端が前記電源の低電圧側と、他端が前記低電圧端子と、前記低電圧配線を介して直列に接続される第1スイッチと、
前記半導体装置の各々に対して、一端が前記高電圧端子に、他端が前記低電圧端子に接続される第2スイッチと、
前記半導体装置の各々の前記低電圧端子に接続され、前記低電圧端子間を電気的にオンあるいはオフするための複数個の第3スイッチと、
前記第1スイッチ、前記第2スイッチおよび前記第3スイッチを制御する制御回路と、
を備えた半導体試験装置。 - 前記制御回路は、
試験開始時に、前記第1スイッチをオンに、前記第2スイッチをオフに制御し、
試験開始後に、基準値以上の漏れ電流が検出された半導体装置を不良の半導体装置と判定し、前記不良の半導体装置に接続された前記第1スイッチをオフに制御した後に、前記不良の半導体装置に接続された前記第2スイッチをオンに制御すること
を特徴とする請求項1に記載の半導体試験装置。 - 前記制御回路は、
試験開始時に、前記第3スイッチをオンに制御し、
試験開始後に、前記不良の半導体装置の前記低電圧端子に接続された前記第3スイッチをオフに制御した後に、前記不良の半導体装置に接続された前記第1スイッチをオフに制御すること
を特徴とする請求項2に記載の半導体試験装置。 - 前記電源の低電圧側に接続され、前記複数個の第3スイッチを接続するための第3スイッチ接続配線をさらに有し、
前記第3スイッチは、一端が前記半導体装置の各々の前記低電圧端子にそれぞれ独立して接続され、他端が前記第3スイッチ接続配線に共通して接続されること
を特徴とする請求項2または3に記載の半導体試験装置。 - 電源と、
被試験物である複数個の半導体装置の各々に設けられた高電圧端子と前記電源の高電圧側とを接続する高電圧配線と、
前記半導体装置の各々に設けられた低電圧端子と前記電源の低電圧側とを接続する低電圧配線と、
前記半導体装置の各々に対して、一端が前記電源の低電圧側と、他端が前記低電圧端子と、前記低電圧配線を介して直列に接続される第1スイッチと、
前記半導体装置の各々に対して、一端が前記高電圧端子に、他端が前記低電圧端子に接続される第2スイッチと、
前記半導体装置の各々の前記低電圧端子に接続され、前記低電圧端子間を電気的にオンあるいはオフするための複数個の双方向ダイオードと、
前記第1スイッチおよび前記第2スイッチを制御する制御回路と、
を備えた半導体試験装置。 - 前記制御回路は、
試験開始時に、前記第1スイッチをオンに、前記第2スイッチをオフに制御し、
試験開始後に、基準値以上の漏れ電流が検出された半導体装置を不良の半導体装置と判定し、前記不良の半導体装置に接続された前記第1スイッチをオフに制御した後に、前記不良の半導体装置に接続された前記第2スイッチをオンに制御すること
を特徴とする請求項5に記載の半導体試験装置。 - 前記電源の低電圧側に接続され、前記複数個の双方向ダイオードを接続するための双方向ダイオード接続配線をさらに有し、
前記双方向ダイオードは、一端が前記半導体装置の各々の前記低電圧端子にそれぞれ独立して接続され、他端が前記双方向ダイオード接続配線に共通して接続されること
を特徴とする請求項6に記載の半導体試験装置。 - 前記半導体装置は、ゲート電極、前記高電圧端子としてのドレイン電極および前記低電圧端子としてのソース電極を有するMOSFETであり、
前記半導体装置の各々に対して、一端が前記ゲート電極に、他端が前記ソース電極にそれぞれ接続される第4スイッチがさらに設けられていること
を特徴とする請求項2、3、4、6、および7のいずれか1項に記載の半導体試験装置。 - 前記制御回路は、
試験開始時に、前記第4スイッチをオフに制御し、
試験開始後に、前記不良の半導体装置に接続された前記第2スイッチをオンに制御するのと同時に、前記不良の半導体装置に接続された前記第4スイッチをオンに制御すること
を特徴とする請求項8に記載の半導体試験装置。 - 前記被試験物は、裏面側に前記高電圧端子としてのドレイン電極、表面側にゲート電極および前記低電圧端子としてのソース電極が形成された複数個のMOSFETを有する半導体ウエハであり、
前記高電圧配線に接続され、前記半導体ウエハの裏面側が接触するように載置されることで前記複数個のMOSFETの前記ドレイン電極に電気的に接続されるウエハステージ
と、
前記ウエハステージと対向して設けられ、前記半導体ウエハの表面側に接触することで前記複数個のMOSFETの前記ソース電極の各々に対して独立して電気的に接続されるプローブと、
前記低電圧配線に接続され、前記プローブを保持するプローブカードと、
前記高電圧配線と前記低電圧配線が接続され、前記第1スイッチと前記第2スイッチと前記制御回路とを内部に有する制御部と、を備えること
を特徴とする請求項1から9のいずれか1項に記載の半導体試験装置。 - 電源の高電圧側と複数個の半導体装置の各々に設けられた高電圧端子とを電気的に接続するステップと、
前記電源の低電圧側と前記半導体装置の各々に設けられた低電圧端子とを電気的に接続するステップと、
前記半導体装置の各々の前記低電圧端子に接続され、前記低電圧端子間を電気的にオンあるいはオフするための複数個の第3スイッチをオンにした状態で、前記複数個の半導体装置の各々に対して、同時に電圧印加を開始して、漏れ電流を検出するステップと、
基準値以上の漏れ電流が検出された半導体装置を不良の半導体装置と判定し、複数個の第3スイッチのうち、前記不良の半導体装置の前記低電圧端子に接続された前記第3スイッチをオフした後に、前記半導体装置の各々に対して、一端が前記電源の低電圧側と、他端が前記低電圧端子と、低電圧配線を介して直列に接続される第1スイッチのうち、前記不良の半導体装置に接続される第1スイッチをオフにすることで前記不良の半導体装置と前記電源の低電圧側とを電気的に切り離し、その後、前記半導体装置の各々に対して、一端が前記高電圧端子に、他端が前記低電圧端子に接続される第2スイッチのうち、前記不良の半導体装置に接続される第2スイッチをオンにすることで、前記不良の半導体装置の前記低電圧端子の電位を前記高電圧端子と同電位まで上げるステップと、
を含む半導体装置の試験方法。 - 基板の表面にドリフト層を形成する工程と、
前記ドリフト層の上にウェル領域を選択的に形成する工程と、
前記ウェル領域の表層部にソース領域を選択的に形成する工程と、
前記ウェル領域および前記ソース領域を含む前記ドリフト層の表面側にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ソース領域の上にソース電極を形成する工程と、
前記基板の裏面にドレイン電極を形成する工程と、
以上の工程を経て完成した複数個の半導体装置が形成された半導体ウエハを、前記半導体ウエハの裏面側が接触するようにウエハステージ上に載置し、電源の高電圧側と前記ドレイン電極とを電気的に接続する工程と、
前記半導体ウエハの表面側にプローブを接触させ、前記電源の低電圧側と前記ソース電極とを電気的に接続する工程と、
前記半導体装置の各々の低電圧端子に接続され、前記低電圧端子間を電気的にオンあるいはオフするための複数個の第3スイッチをオンにした状態で、前記複数個の半導体装置の各々に対して、同時に電圧印加を開始して、漏れ電流を検出する工程と、
基準値以上の漏れ電流が検出された半導体装置を不良の半導体装置と判定し、複数個の第3スイッチのうち、前記不良の半導体装置の前記低電圧端子に接続された前記第3スイッチをオフした後に、前記半導体装置の各々に対して、一端が前記電源の低電圧側と、他端が前記低電圧端子と、低電圧配線を介して直列に接続される第1スイッチのうち、前記不良の半導体装置に接続される第1スイッチをオフにすることで前記不良の半導体装置と前記電源の低電圧側とを電気的に切り離し、その後、前記半導体装置の各々に対して、一端が高電圧端子に、他端が前記低電圧端子に接続される第2スイッチのうち、前記不良の半導体装置に接続される第2スイッチをオンにすることで、前記不良の半導体装置の前記ソース電極の電位を前記ドレイン電極と同電位まで上げる工程と、
試験により不良と判断された半導体装置に印をつける工程と、
前記半導体ウエハに形成された前記半導体装置をダイシングする工程と、
ダイシングされた前記半導体装置の良品と不良品とを選別する工程と、
を含む半導体装置の製造方法。 - 前記半導体装置は、前記ソース電極として、メインソース電極と、前記メインソース電極よりも静電容量が小さいセンスソース電極と、を有するカレントセンス内蔵の半導体装置であり、
前記ソース電極を形成する工程において、前記メインソース電極と前記センスソース電極とを形成し、
電圧印加を開始する工程において、前記メインソース電極と前記センスソース電極との間に双方向ダイオードを接続しておくこと
を特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019179446A JP7294036B2 (ja) | 2019-09-30 | 2019-09-30 | 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 |
US16/844,183 US11380596B2 (en) | 2019-09-30 | 2020-04-09 | Semiconductor test apparatus, semiconductor device test method, and semiconductor device manufacturing method |
DE102020124491.6A DE102020124491A1 (de) | 2019-09-30 | 2020-09-21 | Halbleitertesteinrichtung, Testverfahren für Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen |
CN202011022280.8A CN112582290B (zh) | 2019-09-30 | 2020-09-25 | 半导体测试装置、半导体装置的测试方法及半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019179446A JP7294036B2 (ja) | 2019-09-30 | 2019-09-30 | 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021056100A JP2021056100A (ja) | 2021-04-08 |
JP7294036B2 true JP7294036B2 (ja) | 2023-06-20 |
Family
ID=74872957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019179446A Active JP7294036B2 (ja) | 2019-09-30 | 2019-09-30 | 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11380596B2 (ja) |
JP (1) | JP7294036B2 (ja) |
CN (1) | CN112582290B (ja) |
DE (1) | DE102020124491A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT202000012556A1 (it) * | 2020-05-27 | 2021-11-27 | Crea Collaudi Elettr Automatizzati Srl | Sistema di sicurezza per scheda sonda ad aghi per test ad alta tensione ed alta corrente su dispositivi a semiconduttore di potenza e relativa macchina di test. |
KR102436931B1 (ko) * | 2021-10-20 | 2022-08-25 | 한국전기연구원 | 반도체 소자 신뢰성 시험장치 및 그의 구동방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258378A (ja) | 2006-03-22 | 2007-10-04 | Tokyo Electron Ltd | 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法 |
JP2010210330A (ja) | 2009-03-09 | 2010-09-24 | Espec Corp | 半導体試験装置および測定装置 |
JP2013257177A (ja) | 2012-06-11 | 2013-12-26 | Sharp Corp | 半導体試験装置 |
JP2014225557A (ja) | 2013-05-16 | 2014-12-04 | 住友電気工業株式会社 | 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール |
JP7034041B2 (ja) | 2018-09-19 | 2022-03-11 | 三菱電機株式会社 | 半導体装置の検査装置および半導体装置の検査方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127746A (en) * | 1996-10-21 | 2000-10-03 | International Rectifier Corp. | Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor |
JP3206727B2 (ja) * | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型mosfetおよびその製造方法 |
DE10010888B4 (de) * | 2000-03-06 | 2004-02-12 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten in Matrizen |
US7310213B2 (en) * | 2003-09-26 | 2007-12-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device provided with overheat protection circuit and electronic circuit using the same |
JP4930904B2 (ja) * | 2007-09-07 | 2012-05-16 | サンケン電気株式会社 | 電気回路のスイッチング装置 |
CN101706541B (zh) * | 2009-12-04 | 2012-12-26 | 中国电力科学研究院 | 一种直流输电换流阀故障电流实验检测装置 |
DE102011114366A1 (de) * | 2010-09-27 | 2012-05-16 | Sma Solar Technology Ag | Überstromüberwachung für einen selbstleitenden Halbleiterschalter |
FR3041101B1 (fr) * | 2015-09-16 | 2017-10-20 | Commissariat Energie Atomique | Dispositif de caracterisation d’un commutateur de puissance |
JP7119310B2 (ja) | 2017-08-31 | 2022-08-17 | 富士電機株式会社 | 半導体試験装置 |
US11022654B1 (en) * | 2020-03-12 | 2021-06-01 | University Of Tennessee Research Foundation | Universal driver systems and methods of operating the same |
CN112526312A (zh) * | 2020-12-18 | 2021-03-19 | 华北电力大学 | 一种igbt器件的多应力作用测试系统及方法 |
-
2019
- 2019-09-30 JP JP2019179446A patent/JP7294036B2/ja active Active
-
2020
- 2020-04-09 US US16/844,183 patent/US11380596B2/en active Active
- 2020-09-21 DE DE102020124491.6A patent/DE102020124491A1/de active Pending
- 2020-09-25 CN CN202011022280.8A patent/CN112582290B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258378A (ja) | 2006-03-22 | 2007-10-04 | Tokyo Electron Ltd | 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法 |
JP2010210330A (ja) | 2009-03-09 | 2010-09-24 | Espec Corp | 半導体試験装置および測定装置 |
JP2013257177A (ja) | 2012-06-11 | 2013-12-26 | Sharp Corp | 半導体試験装置 |
JP2014225557A (ja) | 2013-05-16 | 2014-12-04 | 住友電気工業株式会社 | 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール |
JP7034041B2 (ja) | 2018-09-19 | 2022-03-11 | 三菱電機株式会社 | 半導体装置の検査装置および半導体装置の検査方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112582290A (zh) | 2021-03-30 |
DE102020124491A1 (de) | 2021-04-01 |
CN112582290B (zh) | 2024-03-08 |
US20210098314A1 (en) | 2021-04-01 |
JP2021056100A (ja) | 2021-04-08 |
US11380596B2 (en) | 2022-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8164091B2 (en) | Multi-purpose poly edge test structure | |
US9455205B2 (en) | Semiconductor devices and processing methods | |
US8779794B2 (en) | Transistor power switch device and method of measuring its characteristics | |
JP7294036B2 (ja) | 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 | |
WO1991018417A1 (en) | Integrated circuit power device with automatic removal of defective devices | |
JP4867639B2 (ja) | 半導体素子評価装置及び半導体素子評価方法 | |
JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
CN106716154A (zh) | 半导体模块、电性连接器以及检查装置 | |
EP0669537B1 (en) | Integrated semiconductor device | |
US7573687B2 (en) | Power semiconductor device | |
US5446310A (en) | Integrated circuit power device with external disabling of defective devices and method of fabricating same | |
KR100331973B1 (ko) | 반도체 웨이퍼용 특성 평가회로 및 그 평가방법 | |
JPH0864769A (ja) | 集積回路 | |
KR102210779B1 (ko) | 복수의 게이트 패드를 갖는 반도체 디바이스 | |
US11670388B2 (en) | Trimming method | |
US5392187A (en) | Integrated circuit power device with transient responsive current limiting means | |
JP2008153615A (ja) | 電力用半導体装置 | |
JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
JP2014033000A (ja) | 半導体装置および半導体装置の試験方法 | |
JP7497629B2 (ja) | 半導体チップの試験装置および試験方法 | |
US11887901B2 (en) | Semiconductor device and test apparatus and method thereof | |
JP7109581B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN108292614B (zh) | 利用断开及短路检测两者的互连监测 | |
KR20010110157A (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
KR20020056291A (ko) | 반도체소자의 테스트패턴 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210917 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230522 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7294036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |